CN107591377A - 一种功率器件的多dbc封装结构及封装方法 - Google Patents

一种功率器件的多dbc封装结构及封装方法 Download PDF

Info

Publication number
CN107591377A
CN107591377A CN201710816578.8A CN201710816578A CN107591377A CN 107591377 A CN107591377 A CN 107591377A CN 201710816578 A CN201710816578 A CN 201710816578A CN 107591377 A CN107591377 A CN 107591377A
Authority
CN
China
Prior art keywords
upper strata
dbc
dbc substrates
substrates
power device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710816578.8A
Other languages
English (en)
Other versions
CN107591377B (zh
Inventor
陈材
黄志召
李宇雄
陈宇
康勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Yibian Electric Co.,Ltd.
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201710816578.8A priority Critical patent/CN107591377B/zh
Publication of CN107591377A publication Critical patent/CN107591377A/zh
Application granted granted Critical
Publication of CN107591377B publication Critical patent/CN107591377B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种功率器件的多DBC封装结构及封装方法，其中，该封装结构包括功率器件、直接覆铜陶瓷基板(即DBC板)、引线、散热基板、解耦电容、功率端子和驱动端子以及外壳，这个封装结构形成由功率器件组成的半桥电路；本发明提供的这种封装结构及封装方法，利用DBC+DBC，形成多层结构，同时优化功率回路结构，利用互感抵消减小换流回路的寄生电感，减小了开关过程中的过电压和振荡。

Description

一种功率器件的多DBC封装结构及封装方法
技术领域
本发明属于功率半导体模块的封装技术领域，更具体地，涉及一种功率器件的多DBC封装结构及封装方法。
背景技术
在电力***、电力牵动、数据中心、电动汽车、新能源应用等多个领域，利用电力电子设备来实现能量转换是常用的手段，功率半导体器件作为电力电子变换器的基本组成单元，在其中起着至关重要的作用。随着电力电子变换器功率等级的提高，单个功率半导体器件封装的分离器件(如TO247封装)已经不能满足高功率的要求，而多个分立器件并联会造成寄生参数大、体积大、散热困难等问题，因此在大功率应用场合，由多个芯片并联封装成的功率半导体模块受到了广泛的应用。
传统硅器件的性能在很多方面都逼近了它的理论极限，从而导致在实际应用中很难满足电力电子***对功率器件在阻断电压、通态电流、开关频率以及高温、高效等方面的新要求。在这种情况下，第三代基于宽禁带半导体的功率器件应运而生。作为一种宽禁带半导体材料，碳化硅不但击穿电场强度高、热稳定性好，还具有载流子饱和漂移速度高、热导率高等特点，可以用来制造各种耐高温的高频、高效大功率器件，应用于传统硅器件难以胜任的场合。理论上碳化硅器件的开关频率可以达到上兆赫兹，但是现有商用器件的封装结构大大限制了碳化硅器件的高频应用，主要是由于在封装过程中基板、芯片、引线互联引起的杂散电感比较大，而一般的器件封装模块也是通过功率接线端子引出电极，这些引线都会增大回路的寄生电感。这些寄生电感会使器件在关断过程中承受较大的尖峰电压，严重时可能会损坏器件，因此必须设法降低功率器件模块的寄生电感。
围绕如何降低碳化硅器件封装结构中的寄生电感这一问题，现有封装结构有键合结构、平板结构、混合结构封装结构。其中，键合结构工艺简单、可靠性高，但是单面的封装尺寸大，寄生电感大；平板结构寄生参数小、散热性好，但是工艺复杂、可靠性差；混合封装结构是由键合线结构、直接覆铜陶瓷基板(Direct Bonding Copper，DBC)技术的结合，具有前2者的优点。但是现有混合封装结构仍存在寄生电感较大且未得到有效优化、焊接面积小造成可靠性降低的问题，因此有必要进行封装结构及封装方法的优化。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种功率器件的多DBC封装结构及封装方法，由此解决现有的功率器件封装结构中寄生电感较大、焊接面积小的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种功率器件的多DBC封装结构，包括：散热基板、底层DBC基板、贴装在所述底层DBC基板上的功率器件、焊接在所述底层DBC基板上的上层DBC基板；
所述功率器件在所述底层DBC基板上的贴装位置与所述上层DBC基板的窗口对应；所述功率器件的电极与所述上层DBC基板之间通过引线键合实现电气连接；所述上层DBC基板的上下铜箔通过通孔实现电气连接；所述底层DBC基板与所述上层DBC基板通过焊料实现电气连接。
优选地，所述底层DBC基板分为三个相同的子底层DBC基板，所述散热基板是整块铜基板，增强散热；各子底层DBC基板分别焊接在散热基板的对应位置上，各子底层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面分为第一焊接面和第二焊接面，且第一焊接面和第二焊接面之间的间距大于功率器件的最大工作电压对应的电气绝缘距离。
优选地，所述上层DBC基板分为三个相同的子上层DBC基板，分别焊接在对应的子底层DBC基板上，各子上层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离；下层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离，上层与下层之间通过通孔实现电气连接。
优选地，所述功率器件包括第一MOSFET芯片、第二MOSFET芯片、第一SBD芯片以及第二SBD芯片；
所述第一MOSFET芯片和所述第二MSOFE芯片分别由六个MOSFET芯片并联组成，所述第一SBD芯片和所述第二SBD芯片分别由三个SBD芯片并联组成；
所述第一MOSFET芯片并联所述第一SBD芯片，组成半桥电路的上管；所述第二MOSFET芯片并联所述第二SBD芯片，组成半桥电路的下管；上管与下管串联构成半桥电路结构。
优选地，所述第一MOSFET芯片的漏极以及所述第一SBD芯片的阴极和所述上层DBC基板底层的相应铜箔，被焊接到所述底层DBC基板的第一焊接面；所述第一MOSFET芯片的源极以及所述第一SBD芯片的阳极与所述上层DBC基板顶层的对应铜箔，通过第一键合线连接；在所述上层DBC基板上与所述第一MOSFET芯片的漏极连接的底层铜箔与所述上层DBC基板的顶层对应铜箔通过通孔连接；
所述第二MOSFET芯片的漏极以及所述第二SBD芯片的阴极和所述上层DBC基板底层的相应铜箔，被焊接到所述底层DBC基板的第二焊接面；所述第二MOSFET芯片的源极以及所述第二SBD芯片的阳极与所述上层DBC基板顶层的对应位置，通过第二键合线连接，在所述上层DBC基板上与所述第二MOSFET芯片的漏极连接的底层铜箔与在所述上层DBC基板上与所述第一MOSFET芯片的源极连接的顶层铜箔通过通孔连接。
优选地，所述上层DBC基板上，上层三块不同的铜箔作为焊接封装结构的三个功率端子的位置，所述功率端子提供与外部主电路连接的接口；所述的第一MOSFET的栅极与源极，通过第一驱动键合线连接到所述的上层DBC基板的上层对应铜箔上，对应的上管驱动连接器焊接在该铜箔上；所述的第二MOSFET的栅极与源极，通过第二驱动键合线连接到所述的上层DBC基板的对应铜箔上，对应的下管驱动连接器焊接在该铜箔上；驱动连接器提供与外部驱动电路连接的接口。
优选地，驱动连接器与MOSFET芯片的电极之间的连接方式采用Kelvin连接，以减小共源电感；驱动连接器、MOSFET栅极和源极以及连接驱动连接器与MOSFET栅极和源极的部分构成驱动回路，MOSFET漏源极和连接其漏源极的部分构成功率回路；驱动回路与功率回路互相垂直，起到降低驱动回路与功率回路之间的耦合作用，以减少功率回路对驱动回路的干扰，增强了驱动的稳定性。
优选的，所述上层DBC基板上设置的窗口尺寸与功率器件的尺寸匹配，使得加工过程中功率器件可从所述窗口安放到所述底层DBC基板上，并且窗口个数与功率器件的个数相同。
优选的，所述底层DBC基板和所述上层DBC基板均采用双面覆铜的陶瓷基板，其中，上层与下层均采用高导无氧铜，中间层采用氮化铝、氧化铝、氮化硅或氧化铍中的一种；所述底层DBC基板的中间层将功率器件产生的热量传递到所述底层DBC基板的底部散热面，并实现封装结构内部的电气部件对散热器的绝缘隔离。
优选的，所述底层DBC基板焊接在散热基板上，散热基板固定在散热器上；散热基板和散热器的尺寸根据所述底层DBC基板的大小确定，需要保证可靠安装。
优选的，所述封装结构还包括外壳；
所述外壳固定在所述散热基板上，具有可完全包围上层DBC基板与下层DBC基板电路结构的底面积，外壳高度高于引线高度；外壳将上层DBC基板、下层DBC基板以及功率器件罩起来，起到保护封装结构的作用；且在外壳与上层DBC基板、下层DBC基板以及功率器件之间的空隙空间，灌注有绝缘保护胶。
按照本发明的另一方面，提供了一种基于上述第一方面任意一项所述的功率器件的多DBC的封装结构的封装方法，包括：
(1)根据待封装的功率器件，制备设计的底层DBC基板和上层DBC基板；所述上层DBC基板上开有窗口；窗口个数与待封装的功率器件的个数相同，窗口尺寸与待封装的功率器件尺寸匹配；
(2)将上层DBC基板焊接在底层DBC基板上，并将待封装的功率器件从上层DBC基板的窗口焊接到底层DBC基板上，同时将解耦电容焊接在上层DBC基板上；
(3)采用引线键合工艺将待封装的功率器件的电极与上层DBC基板进行电连接；
(4)将功率端子焊接到上层DBC基上；
(5)将底层DBC基板焊接在散热基板上，将外壳粘贴在底层DBC基板上；
(6)将绝缘硅凝胶注入外壳中；静置使绝缘硅凝胶固化。
优选地，步骤(1)所制备得到的底层DBC基板的上层铜箔被刻蚀为两个焊接面，这两个焊接面之间的绝缘间距为1.5mm；步骤(1)所制备得到的上层DBC基板的上层被刻蚀为三个焊接面，下层铜箔被刻蚀为两个焊接面，同一层的焊接面之间的绝缘间距为1.5mm。
优选地，步骤(2)具体包括如下子步骤：
(2.1)将融化温度超过220摄氏度的高温焊料通过丝网印刷涂在底层DBC基板上表面的焊接面；
(2.2)根据焊接面的位置贴装上层DBC基板，并通过上层DBC基板上的窗口将待封装的功率器件放置在底层DBC基板上表面的焊接面上；
(2.3)采用真空回流焊的方法将待封装的功率器件和上层DBC基板焊接在底层DBC基板的焊接面上。
优选地，步骤(2.1)中采用的高温焊料为锡、银、铜的混合材料，锡、银、铜的比例为96.5：3：0.5。
优选地，步骤(4)中采用的低温焊料为锡、铅的混合材料，锡、铅的比例为63:37，步骤(5)中采用的低温焊料为锡、铅的混合材料，锡、铋的比例为42:58。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：
(1)本发明提供的功率器件的封装结构，由功率器件构成的半桥电路结构，有效地减少了功率回路的路径，从而减小了功率回路的寄生电感；
(2)本发明提供的功率器件的封装结构，由于功率器件半桥电路结构的输入、输出端子的布局使得换流路径上的导体呈平行结构，因此在开关管换流过程中构成了电流流向相反的功率导线，利用互感抵消起到减小开关管换流回路的寄生电感的作用，由此起到减小功率器件开关过程中的过电压和振荡；
(3)本发明提供的功率器件的封装结构，由于驱动信号利用Kelvin连接方式，起到有效降低共源电感的作用；驱动信号线与功率线呈垂直结构，可以使驱动回路与功率回路之间的耦合进一步减小，从而降低功率回路对驱动回路的干扰，增强驱动的稳定性；
(4)本发明提供的功率器件的封装结构，焊接在上层DBC板上的功率端子，相互平行，起到减少功率端子带来的接触电阻和功率端子引入的电感的作用；
(5)本发明提供的功率器件的封装结构，所述的封装结构将多个并联的芯片对称分布在三个子模块中，三个子模块中的芯片布局结构相同，有效地解决了多个芯片并联引起的换流回路寄生参数差异大的问题。其次，在每个子模块中都集成了高频解耦电容，可以进一步抑制开关过程中的电压尖峰；
(6)本发明提供的功率器件的封装结构以及封装方法，底层DBC基板和上层DBC板的之间的焊接采用全面焊接，极大的增强了封装结构的可靠性。
附图说明
图1是本发明实施例公开的一种功率器件的多DBC封装结构的整体图；
图2是本发明实施例公开的一种封装结构去掉外壳后的结构示意图；
图3是本发明实施例公开的一种封装结构的去掉外壳后的一个侧视示意图；
图4是本发明实施例公开的一种封装结构的散热基板结构示意图；
图5是本发明实施例公开的一种封装结构的外壳结构示意图；
图6是本发明实施例公开的一种封装结构的底层DBC基板结构示意图；
图7是本发明实施例公开的一种封装结构的上层DBC板正面结构示意图；
图8是本发明实施例公开的一种封装结构的上层DBC板正面结构带通孔的示意图；
图9是本发明实施例公开的一种封装结构的上层DBC板背面结构示意图；
图10是本发明实施例公开的一种封装结构的功率端子结构示意图；
图11是本发明实施例公开的一种封装结构的驱动端子面结构示意图；
图12是本发明实施例公开的一种封装结构的芯片位置示意图；
图13是本发明实施例公开的一种封装结构的键合线位置示意图；
图14是本发明实施例公开的一种半桥电路的电路原理图；
图15是本发明实施例公开的一种封装结构与外部电路连接方式的一个示例图；
图16是本发明实施例公开的一种功率器件的多DBC封装结构的封装方法的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
由于混合封装结构需要组成多层结构，考虑到散热，底层采用直接覆铜陶瓷基板(Direct Bonding Copper，DBC)，而上层一般采用PCB板。但是PCB板的绝缘材料采用环氧树脂，其绝缘强度一般在30kV/mm，但是散热性能不佳，因而采用PCB的混合封装结构不适宜应用在大电流、大功率、高温的场合，而DBC基板的绝缘材料一般是氧化铝或氮化铝，虽然其绝缘强度都小于环氧树脂，但是散热性能优于环氧树脂。故采用多DBC的混合封装结构，适宜应用于大电流、大功率的场合。因此，本发明提出了一种功率器件的多DBC封装结构及封装方法，从而得到一种低寄生电感、可靠性高的功率器件封装结构。
为了实现上述目的，本发明所采用的方案是，通过功率器件、直接覆铜陶瓷基板(即DBC板)、引线、散热基板、解耦电容、功率端子和驱动端子以及外壳组成设计的封装结构；这个封装结构形成一个半桥电路，具体包括：散热基板、底层DBC基板、贴装在底层DBC基板上的功率器件、焊接在底层DBC基板上的上层DBC基板；
功率器件在底层DBC基板上的贴装位置与上层DBC基板的窗口对应；功率器件的电极与上层DBC基板之间通过引线键合实现电气连接；上层DBC基板的上下铜箔通过通孔实现电气连接；底层DBC基板与上层DBC基板通过焊料实现电气连接。
在一个可选的实施方式中，该封装结构可以适用于碳化硅功率器件、硅基功率器件或者氮化镓功率器件等，在本发明中将不做限定。
在一个可选的实施方式中，底层DBC基板分为三个相同的子底层DBC基板，散热基板是整块铜基板，各子底层DBC基板分别焊接在散热基板的对应位置上，各子底层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面分为第一焊接面和第二焊接面，且第一焊接面和第二焊接面之间的间距大于功率器件的最大工作电压对应的电气绝缘距离；
上层DBC基板分为三个相同的子上层DBC基板，分别焊接在对应的子底层DBC基板上，各子上层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离；下层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离，上层与下层之间通过通孔实现电气连接。
通过固定在底层DBC基板上的上层DBC基板、通过上层DBC基板窗口贴装在底层DBC基板上并与上层DBC基板之间通过引线实现电气连接的功率器件以及底层DBC基板，一起构成半桥电路，其中功率器件的换流回路所流经的路径大大减短，同时，换流回路中存在电流流向相反的导电层，可以起到互感抵消的作用，由此减小回路寄生电感。
在一个可选的实施方式中，功率器件包括第一MOSFET芯片、第二MOSFET芯片、第一SBD芯片以及第二SBD芯片；
第一MOSFET芯片和第二MSOFE芯片分别由六个MOSFET芯片并联组成，第一SBD芯片和第二SBD芯片分别由三个SBD芯片并联组成；
第一MOSFET芯片并联第一SBD芯片，组成半桥电路的上管；第二MOSFET芯片并联第二SBD芯片，组成半桥电路的下管；上管与下管串联构成半桥电路结构。
在一个可选的实施方式中，第一MOSFET芯片的漏极、第一SBD芯片的阴极和上层DBC基板底层的相应铜箔，被焊接到底层DBC基板的第一焊接面；第一MOSFET芯片的源极、第一SBD芯片的阳极与上层DBC基板顶层的对应位置，通过第一键合线连接；在上层DBC基板上与第一MOSFET芯片的漏极连接的底层铜箔与上层DBC基板的顶层对应铜箔通过通孔连接；
第二MOSFET芯片的漏极、第二SBD芯片的阴极和上层DBC基板底层的相应铜箔，被焊接到底层DBC基板的第二焊接面；第二MOSFET芯片的源极、第二SBD芯片的阳极与上层DBC基板顶层的对应位置，通过第二键合线连接，在上层DBC基板上与第二MOSFET芯片的漏极连接的底层铜箔与上层DBC基板上与第一MOSFET芯片的源极连接的顶层铜箔通过通孔连接。
其中，功率器件与封装结构的正、负电极的布局使得换流路径上的导体呈平行结构；以下管换流过程为例，封装结构的正电极到第一SBD芯片阴极的导线，与第一MOS管源极到AC电极的导线中的电流流向相反；与第一MOS管源极到AC电极的导线中的电流流向，与第二MOS管源极到负电极的导线中的电流流向相反，起到利用互感抵消来减小寄生电感的作用，从而有效地减小功率器件在开关过程中的过电压和振荡。
在一个可选的实施方式中，上层DBC板上上层三块不同的铜箔作为焊接封装结构的三个功率端子的位置；功率端子提供与外部主电路连接的接口。第一MOSFET的栅极与源极，通过第一驱动键合线连接到上层DBC基板的上层对应铜箔上，对应的上管驱动连接器焊接在该铜箔上；第二MOSFET的栅极与源极，通过第二驱动键合线连接到上层DBC基板的对应铜箔上，对应的下管驱动连接器焊接在该铜箔上；驱动连接器提供与外部驱动电路连接的接口。
其中，驱动连接器与MOSFET芯片的电极之间的连接方式采用Kelvin连接，以减小共源电感；驱动连接器、MOSFET栅极和源极以及连接驱动信号端子与MOSFET栅极和源极的部分构成驱动回路，MOSFET漏源极和连接其漏源极的部分构成功率回路；驱动回路与功率回路互相垂直，起到降低驱动回路与功率回路之间耦合的作用，以减少功率回路对驱动回路的干扰，增强了驱动的稳定性。
在一个可选的实施方式中，上层DBC板上设置的窗口尺寸与功率器件的尺寸匹配，使得加工过程中功率器件可从所述窗口安放到底层DBC基板上，并且需要考虑工作时的电气绝缘安全；窗口个数与功率器件的个数相同。
在一个可选的实施方式中，底层DBC基板和上层DBC基板均采用双面覆铜的陶瓷基板，其中，上层与下层均采用高导无氧铜，中间层采用氮化铝、氧化铝、氮化硅或氧化铍中的一种；底层DBC基板的中间层将功率器件产生的热量传递到底层DBC基板的底部散热面，并实现封装结构内部的电气部件对散热器的绝缘隔离。
在一个可选的实施方式中，底层DBC基板焊接在散热基板上，散热基板通过螺丝可固定在散热器上；散热基板和散热器的尺寸根据底层DBC基板的大小确定，需要保证可靠安装。
在一个可选的实施方式中，该封装结构还包括外壳；
外壳固定在散热基板上，具有可完全包围上层DBC基板与下层DBC基板电路结构的底面积，外壳高度高于引线高度；外壳将上层DBC基板、下层DBC基板以及功率器件罩起来，起到保护封装结构的作用；且在外壳与上层DBC基板、下层DBC基板以及功率器件之间的空隙空间，灌注有绝缘保护胶。
其中，外壳上表面设有孔洞，用来注入绝缘凝胶，孔洞直径为3mm～5mm。
现结合附图和具体实施方式对本发明进一步说明。在本发明实施例中，相同的标号用于表示相同的元件。
下面结合附图及实施例对本发明作进一步的说明。图1-3所示，本发明提供的封装结构包括：散热基板1、外壳2，封装与壳体内的电路结构，电路结构包括功率端子92、驱动端子91、底层DBC基板3、上层DBC基板4、MOSFET芯片71、二极管72、用于功率连接的键合线5、用于驱动连接的键合线6、解耦电容8。其中功率端子包括三个正功率端子923、三个负功率端子921、三个AC功率端子922；驱动端子包括上管驱动端子(911、912、913)、下管驱动端子(914、915、916)；底层DBC基板3包括(301、302、303)、上层DBC板4包括(401、402、403)、MOSFET芯片有上管(71-1、71-2、71-3、71-4、71-5、71-6)、下管(71-7、71-8、71-9、71-10、71-11、71-12)、SBD芯片有上管(72-1、72-2、72-3)、下管(72-4、72-5、72-6)。散热基板1通过螺丝可固定在散热器上；外壳2用于保护封装结构以及填充硅凝胶；底层DBC基板(301、302、303)通过回流焊接到散热基板1上，在底层DBC基板(301、302、303)上焊接有上层DBC板(401、402、403)、MOSFET芯片(71-1、71-2、71-3、71-4、71-5、71-6、71-7、71-8、71-9、71-10、71-11、71-12)和SBD芯片(72-1、72-2、72-3、72-4、72-5、72-6)，利用铝线将MOSFET芯片、SBD芯片(72-1、72-2、72-3、72-4、72-5、72-6)和上层DBC板(401、402、403)连接起来；功率端子和驱动端子通过回流焊接在上层DBC的表面。
本发明所述的散热基板1，如图4所示，其中101是螺丝孔，用于连接散热器；102是表面深1mm的糟，目的是在焊接底层DBC时用于对位。
本发明所述的外壳2，如图5所示，并通过密封胶与散热基板1粘接在一起，所述壳体的正面上孔202，用于功率端子的引出；所述壳体的正面上孔201，用于驱动端子的引出；所述壳体的正面有直径为4mm的孔203，用来注入硅凝胶；所述壳体2内灌封有玻璃化温度超过200度的硅凝胶，灌封的硅凝胶的高度以将所有引线浸没为准。
图6是本发明的封装结构的底层DBC板结构图。如图6所示，所述的DBC基板分为三块相同的DBC基板(301、302、303)，DBC基板为三层结构，上下层均为高导无氧铜箔，中间层为氮化铝或氧化铝陶瓷层，该陶瓷层将功率芯片产生的热量传到模块底部散热基板，并提供封装模块内部对散热基板的绝缘；该陶瓷基板301的上层铜箔301-1、301-2被刻蚀为相应的形状，可提供焊接功率芯片和与上层DBC板4连接的位置；其中铜箔301-1和铜箔301-2之间的间隙距离为1.5mm，可提供有效的绝缘距离；所述的DBC基板的下层铜箔可作为和散热基板相连的接触面。
图7是本发明所述的上层DBC板的正面结构示意图，图8是本发明所述的上层DBC板的正面结构带通孔的示意图，图9是本发明所述的上层DBC板的背面结构示意图。所述的上层DBC板(401、402、403)的下层铜箔401-6、401-7有与底层DBC(301、302、303)的上层铜箔301-1、301-2有相同形状，通过焊接将底层DBC与上层DBC连接起来；其中上层DBC板上有孔401-1，可将芯片置于其中，焊接到底层DBC上；上层DBC板上有上层铜箔401-2、401-3、401-4、401-5、下层铜箔401-6、401-7；上层DBC板的中间层里面还有相应的通孔401-8、401-9，其中401-8将上层DBC板的上层铜箔401-3与下层铜箔401-7连接起来，一起构成半桥电路中的AC，401-9将上层DBC板的上层铜箔401-4与下层铜箔的401-6连接起来，一起构成半桥电路中的DC+；另外，上层铜箔401-5提供半桥电路的DC-，401-2用于驱动端子和驱动键合线的连接。上层铜箔401-3还可用于焊接AC端子，并用于连接半桥结构中上桥臂MOSFET的源极；上层铜箔401-4还可用于焊接DC正端子；上层铜箔401-5还可用于焊接DC负端子，并用于连接半桥结构中下桥臂MOSFET的源极。
图10是本发明所述的功率端子结构示意图，图11是本发明所述的驱动端子结构示意图。其中功率端子包括DC+功率端子922、DC-功率端子921、AC功率端子923，每个端子都有如921-1所示的孔，用于与外部电路连接。驱动端子是如图11所示的母排，由底部导电的911-2、固定作用的塑料外壳911-3、插针911-2；其中911-2通过焊料与上层DBC的上层铜箔401-2相连接，再通过插针911-2与外部驱动相连。
图12是本发明所述的芯片位置示意图，图13是本发明所述的键合线和解耦电容位置示意图。本发明所述的芯片分别放在三个小模块内，以其中一个为例说明，芯片71-1、71-2、72-1分别放置在上层DBC的类似401-1的孔，并通过焊料焊接到底层DBC的上层铜箔301-1；71-7、71-8、72-4分别放置在上层DBC的类似401-1的孔，并通过焊料焊接到底层DBC的上层铜箔301-2。三个小模块内部键合线的位置相同，以其中一个为例说明，键合线分成功率键合线(501、502、503、504、505、506)和驱动键合线(601、602、603、604)，其中键合线501、502、505是上管上的键合线，将芯片的源极与上层DBC的上层铜箔401-4连接起来；键合线503、504、506是下管上的键合线，将芯片的源极与上层DBC的上层铜箔401-5连接起来；键合线601、602是上管上的键合线，将芯片的栅极、源极与上层DBC的上层铜箔401-2连接起来。由这些芯片、键合线和DBC的铜箔和端子构成半桥电路。此外，本设计还集成解耦电容(51)，如图13所示，该解耦电容跨接在上层DBC的上层铜箔401-4、401-5之间，可减小关断时的过电压。如图12所示，MOSFET芯片的驱动信号线采用Kelvin连接方式，驱动信号线501、502、503、504和功率线601、602、603、604呈垂直结构。图12所示的信号线的连接方式极大地减小了驱动回路的寄生电感，避免了共源电感对驱动回路造成的干扰；另外信号线和功率线的垂直结构极大地减小了驱动回路和功率回路的耦合，进一步减小共源电感。
图14是本发明所述的半桥电路原理图。所述的半桥电路结构由上下桥臂以及各自反并联的二极管组成。上桥臂由6个MOSFET芯片(71-1、71-2、71-3、71-4、71-5、71-6)并联组成，并且并联3个SBD芯片(72-1、72-2、72-3)；下桥臂由6个MOSFET芯片(71-7、71-8、71-9、71-10、71-20、71-30)并联组成，并且并联3个SBD芯片(72-4、72-5、72-6)。
根据本发明的封装结构的布局方式，在半桥电路中，开关管换流回路的导体长度大大减小，同时在换流过程中，功率引线存在电流流向相反的结构，充分利用了互感抵消技术进一步减小了寄生电感。
图15是本发明的封装结构与外部电路连接方式的一个示例图。所述的封装结构中，D是功率模块，D焊接到散热器A上，保证散热；C是驱动板，模块D的驱动端子连接到驱动板C上；B是直流侧电容板，模块D通过电容板B中的孔与电热板B上的L型铜箔连接。
图16是本发明提供的一种封装方法的流程图。
如图16所示，本发明提供的封装方法，具体包括以下步骤。
步骤S101：根据待封装的功率器件，制备设计的底层DBC基板和上层DBC基板；上层DBC基板上开有窗口；窗口个数与待封装的功率器件的个数相同，窗口尺寸与待封装的功率器件尺寸匹配；
其中，上层DBC基板的绝缘层选择具有高的热导率的氮化铝(AlN)材料，氮化铝的热膨胀系数与碳化硅的相近，通过打孔、电镀、刻蚀形成如图6-9所示的结构。
采用超声波清洗和化学清洗的方法清除底层DBC基板和上层DBC板表面的颗粒物质和离子杂质。
其中，步骤S101所制备得到的底层DBC基板的上层铜箔被刻蚀为两个大的焊接面，这两个焊接面之间的绝缘间距为1.5mm；，步骤S101所制备得到的上层DBC基板的上层被刻蚀为三个大的焊接面，下层铜箔被刻蚀为两个大的焊接面，同一层的焊接面之间的绝缘间距为1.5mm。
步骤S102：在底层DBC基板的正面铜箔上印刷锡膏，将上层DBC基板焊接在底层DBC基板上，并将待封装的功率器件从上层DBC基板的窗口焊接到底层DBC基板上，同时解耦电容焊接到上层DBC基板上；
其中，选用熔点为220摄氏度的Sn96.5/Ag3.0/Cu0.5锡膏，通过钢网丝将锡膏印到底层DBC上的铜箔表面；待封装的功率器件和上层DBC板通过真空高温回流焊技术焊接在底层DBC板上，具体地，步骤S102包括以下子步骤：
S102.1：将融化温度超过220摄氏度的高温焊料通过丝网印刷涂在底层DBC基板上表面的焊接面；
S102.2：根据焊接面的位置贴装上层DBC基板，并通过上层DBC基板上的窗口将待封装的功率器件放置在底层DBC基板上表面的焊接面上；
S102.3：采用真空回流焊的方法将待封装的功率器件和上层DBC基板焊接在底层DBC基板的焊接面上。
其中，在步骤S102.1中采用的高温焊料为锡、银、铜的混合材料，锡、银、铜的比例为96.5:3:0.5；采用高温焊料可以提高封装结构的工作温度，提高稳定性；同时方便该封装结构在应用时的焊料选取；应用中对封装结构进行焊接时即可采用融化温度低于200摄氏度的焊料。
步骤S103：采用引线键合工艺将待封装的功率器件的电极与上层DBC基板进行电气连接；
其中，将引线的一端通过键合工艺连接到待封装的功率器件的上表面电极，将引线的另一端通过键合工艺连接到上层DBC板的铜箔上，具体实施时，引线的数量和粗细可以根据待封装的功率器件电极的面积和所通过电流的大小而选取，在这里不做具体限定。
步骤S104：通过设计的治具将功率端子和驱动连接器焊接到上层DBC基板的铜箔上；
其中，在步骤S104中，选用熔点为183摄氏度的Pb37/Sn63锡膏，在端子上印刷锡膏，通过真空高温回流焊技术将端子焊接在上层DBC上。
其中，在步骤S104中，采用的低温焊料为锡、铅的混合材料，锡、铅的比例为63:37；采用的低温焊料与步骤S102.1中采用的高温焊料的要保证足够的温度差。
步骤S105：在散热基板上印刷锡膏，将底层DBC基板焊接在散热基板上，将外壳粘贴在底层DBC基板上；
其中，选用熔点为138摄氏度的Sn42/Bi58锡膏，通过钢网丝印到散热基板的表面；底层DBC基板通过真空高温回流焊技术焊接在散热基板上；然后安装外壳，填充硅凝胶。将绝缘硅凝胶注入外壳中；静置使绝缘硅凝胶固化。外壳通过密封剂粘合在散热基板上，外壳的大小以能够完全覆盖内部结构为准；硅凝胶通过点胶法灌入到外壳内，灌封后静置24小时，等待硅凝胶固化。
其中，在步骤S105中采用的低温焊料为锡、铅的混合材料，锡、铋的比例为42:58；采用的低温焊料与步骤S102.1中采用的高温焊料的要保证足够的温度差。
在一个可选的实施方式中，S102、S104以及S105中的焊料保证足够温度差，就可以完成该封装，同时熔化温度也不能超过各材料的最低熔化温度。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种功率器件的多DBC封装结构，其特征在于，包括：散热基板、底层DBC基板、贴装在所述底层DBC基板上的功率器件、焊接在所述底层DBC基板上的上层DBC基板；
所述功率器件在所述底层DBC基板上的贴装位置与所述上层DBC基板的窗口对应；所述功率器件的电极与所述上层DBC基板之间通过引线键合实现电气连接；所述上层DBC基板的上下铜箔通过通孔实现电气连接；所述底层DBC基板与所述上层DBC基板通过焊料实现电气连接。
2.根据权利要求1所述的封装结构，其特征在于，所述底层DBC基板分为三个相同的子底层DBC基板；所述散热基板是整块铜基板，增强散热；各子底层DBC基板分别焊接在散热基板的对应位置上，各子底层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面分为第一焊接面和第二焊接面，且第一焊接面和第二焊接面之间的间距大于功率器件的最大工作电压对应的电气绝缘距离；
所述上层DBC基板分为三个相同的子上层DBC基板，分别焊接在对应的子底层DBC基板上，各子上层DBC基板均为三层结构，其中，上层与下层均为高导材料，中间层为绝缘传热材料；上层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离；下层表面通过刻蚀方法得到需要的电路结构，且不同网络的高导材料之间的间距大于功率器件最大工作电压对应的电气绝缘距离；上层与下层之间通过通孔实现电气连接。
3.根据权利要求1或2所述的封装结构，其特征在于，所述功率器件包括第一MOSFET芯片、第二MOSFET芯片、第一SBD芯片以及第二SBD芯片；
所述第一MOSFET芯片和所述第二MSOFE芯片分别由六个MOSFET芯片并联组成，所述第一SBD芯片和所述第二SBD芯片分别由三个SBD芯片并联组成；
所述第一MOSFET芯片并联所述第一SBD芯片，组成半桥电路的上管；所述第二MOSFET芯片并联所述第二SBD芯片，组成半桥电路的下管；上管与下管串联构成半桥电路结构。
4.根据权利要求3所述的封装结构，其特征在于，所述第一MOSFET芯片的漏极以及所述第一SBD芯片的阴极和所述上层DBC基板底层的相应铜箔，被焊接到所述底层DBC基板的第一焊接面；所述第一MOSFET芯片的源极以及所述第一SBD芯片的阳极与所述上层DBC基板顶层的对应铜箔，通过第一键合线连接；在所述上层DBC基板上与所述第一MOSFET芯片的漏极连接的底层铜箔与所述上层DBC基板的顶层对应铜箔通过通孔连接。
所述第二MOSFET芯片的漏极以及所述第二SBD芯片的阴极和所述上层DBC基板底层的相应铜箔，被焊接到所述底层DBC基板的第二焊接面；所述第二MOSFET芯片的源极以及所述第二SBD芯片的阳极与所述上层DBC基板顶层的对应位置，通过第二键合线连接；在所述上层DBC基板上与所述第二MOSFET芯片的漏极连接的底层铜箔与在所述上层DBC基板上与所述第一MOSFET芯片的源极连接的顶层铜箔通过通孔连接。
5.根据权利要求4所述的封装结构，其特征在于，在所述上层DBC基板上，上层三块不同的铜箔作为焊接封装结构三个功率端子的位置，所述功率端子提供与外部电路连接的接口；所述第一MOSFET的栅极与源极，通过第一驱动键合线连接到所述上层DBC基板的上层对应铜箔上，对应的上管驱动连接器焊接在该铜箔上；所述第二MOSFET的栅极与源极，通过第二驱动键合线连接到所述上层DBC基板的对应铜箔上，对应的下管驱动连接器焊接在该铜箔上；驱动连接器提供与外部驱动电路连接的接口；
驱动连接器与MOSFET芯片之间的连接方式采用Kelvin连接，以减小共源电感；驱动连接器、MOSFET栅极和源极以及连接驱动连接器与MOSFET栅极和源极的键合线和铜箔构成驱动回路，MOSFET漏源极和连接其漏源极的部分构成功率回路；驱动回路与功率回路互相垂直，起到降低驱动回路与功率回路之间的耦合的作用，以减少功率回路对驱动回路的干扰，增强了驱动的稳定性。
6.根据权利要求3所述的封装结构，其特征在于，所述底层DBC基板和所述上层DBC基板均采用双面覆铜的陶瓷基板，其中，上层与下层均采用高导无氧铜，中间层采用氮化铝、氧化铝、氮化硅或氧化铍中的一种；所述底层DBC基板的中间层将功率器件产生的热量传递到所述底层DBC基板的底部散热面，并实现封装结构内部的电气部件对散热器的绝缘隔离。
7.根据权利要求3所述的封装结构，其特征在于，所述封装结构还包括外壳；
所述外壳固定在所述散热基板上，具有可完全包围上层DBC基板与下层DBC基板电路结构的底面积，外壳高度高于引线高度；外壳将上层DBC基板、下层DBC基板以及功率器件罩起来，起到保护封装结构的作用；且在外壳与上层DBC基板、下层DBC基板以及功率器件之间的空隙空间，灌注有绝缘保护胶。
8.一种基于上述权利要求1至7任意一项所述的功率器件的多DBC封装结构的封装方法，其特征在于，包括：
(1)根据待封装的功率器件，制备设计的底层DBC基板和上层DBC基板；所述上层DBC基板上开有窗口，窗口个数与待封装的功率器件的个数相同，窗口尺寸与待封装的功率器件尺寸匹配；
(2)将上层DBC基板焊接在底层DBC基板上，并将待封装的功率器件从上层DBC基板的窗口焊接到底层DBC基板上，同时解耦电容焊接到上层DBC基板上；
(3)采用引线键合工艺将待封装的功率器件的电极与上层DBC基板进行电气连接；
(4)将功率端子和驱动连接器焊接到上层DBC基板上；
(5)将底层DBC基板焊接在散热基板上，并将外壳粘贴在底层DBC基板上；
(6)将绝缘硅凝胶注入外壳中；静置使绝缘硅凝胶固化。
9.根据权利要求8所述的封装方法，其特征在于，步骤(1)所制备得到的底层DBC基板的上层铜箔被刻蚀为两个焊接面，这两个焊接面之间的绝缘间距为1.5mm；步骤(1)所制备得到的上层DBC基板的上层被刻蚀为三个焊接面，下层铜箔被刻蚀为两个焊接面，同一层的焊接面之间的绝缘间距为1.5mm。
10.根据权利要求9所述的封装方法，其特征在于，步骤(2)具体包括如下子步骤：
(2.1)将融化温度超过220摄氏度的高温焊料通过丝网印刷涂在底层DBC基板上表面的焊接面；
(2.2)根据焊接面的位置贴装上层DBC基板，并通过上层DBC基板上的窗口将待封装的功率器件放置在底层DBC基板上表面的焊接面上；
(2.3)采用真空回流焊的方法将待封装的功率器件和上层DBC基板焊接在底层DBC基板的焊接面上。
CN201710816578.8A 2017-09-12 2017-09-12 一种功率器件的多dbc封装结构及封装方法 Active CN107591377B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710816578.8A CN107591377B (zh) 2017-09-12 2017-09-12 一种功率器件的多dbc封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710816578.8A CN107591377B (zh) 2017-09-12 2017-09-12 一种功率器件的多dbc封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN107591377A true CN107591377A (zh) 2018-01-16
CN107591377B CN107591377B (zh) 2019-09-06

Family

ID=61051997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710816578.8A Active CN107591377B (zh) 2017-09-12 2017-09-12 一种功率器件的多dbc封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN107591377B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817612A (zh) * 2019-03-14 2019-05-28 华北电力大学 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN110867416A (zh) * 2018-08-27 2020-03-06 株洲中车时代电气股份有限公司 一种功率半导体模块封装结构
CN111245230A (zh) * 2018-11-29 2020-06-05 致茂电子(苏州)有限公司 半桥电路组件及切换式电源供应器
CN112434400A (zh) * 2020-10-15 2021-03-02 北京交通大学 一种mosfet栅源电压干扰传导路径模型
CN113113389A (zh) * 2021-03-26 2021-07-13 浙江大学 一种具有低近场辐射emi噪声的功率模块
CN113163578A (zh) * 2021-03-10 2021-07-23 重庆大学 极低寄生电感脉冲形成单模块封装结构和堆叠封装结构
CN113488460A (zh) * 2021-06-02 2021-10-08 华中科技大学 一种多芯片并联的半桥型碳化硅功率模块
CN113497014A (zh) * 2020-03-21 2021-10-12 华中科技大学 一种多芯片并联的功率模块的封装结构及封装方法
CN113973429A (zh) * 2021-10-26 2022-01-25 西安微电子技术研究所 一种双层结构的隔离栅极驱动器的结构及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097416A (zh) * 2010-11-04 2011-06-15 嘉兴斯达微电子有限公司 一种新型封装结构的大功率模块
CN104867888A (zh) * 2015-05-04 2015-08-26 嘉兴斯达半导体股份有限公司 一种高散热性SiC的功率模块
CN105390484A (zh) * 2014-08-20 2016-03-09 英飞凌科技股份有限公司 具有负载电流汇流导轨的低电感的电路装置
CN105914185A (zh) * 2016-06-21 2016-08-31 华中科技大学 一种碳化硅功率器件的封装结构及封装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097416A (zh) * 2010-11-04 2011-06-15 嘉兴斯达微电子有限公司 一种新型封装结构的大功率模块
CN105390484A (zh) * 2014-08-20 2016-03-09 英飞凌科技股份有限公司 具有负载电流汇流导轨的低电感的电路装置
CN104867888A (zh) * 2015-05-04 2015-08-26 嘉兴斯达半导体股份有限公司 一种高散热性SiC的功率模块
CN105914185A (zh) * 2016-06-21 2016-08-31 华中科技大学 一种碳化硅功率器件的封装结构及封装方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110867416A (zh) * 2018-08-27 2020-03-06 株洲中车时代电气股份有限公司 一种功率半导体模块封装结构
CN110867416B (zh) * 2018-08-27 2021-08-10 株洲中车时代半导体有限公司 一种功率半导体模块封装结构
CN111245230A (zh) * 2018-11-29 2020-06-05 致茂电子(苏州)有限公司 半桥电路组件及切换式电源供应器
CN109817612A (zh) * 2019-03-14 2019-05-28 华北电力大学 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN109817612B (zh) * 2019-03-14 2024-05-03 华北电力大学 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN113497014A (zh) * 2020-03-21 2021-10-12 华中科技大学 一种多芯片并联的功率模块的封装结构及封装方法
CN113497014B (zh) * 2020-03-21 2022-06-07 华中科技大学 一种多芯片并联的功率模块的封装结构及封装方法
CN112434400A (zh) * 2020-10-15 2021-03-02 北京交通大学 一种mosfet栅源电压干扰传导路径模型
CN113163578A (zh) * 2021-03-10 2021-07-23 重庆大学 极低寄生电感脉冲形成单模块封装结构和堆叠封装结构
CN113163578B (zh) * 2021-03-10 2023-03-31 重庆大学 极低寄生电感脉冲形成单模块封装结构和堆叠封装结构
CN113113389A (zh) * 2021-03-26 2021-07-13 浙江大学 一种具有低近场辐射emi噪声的功率模块
CN113113389B (zh) * 2021-03-26 2024-06-07 浙江大学 一种具有低近场辐射emi噪声的功率模块
CN113488460A (zh) * 2021-06-02 2021-10-08 华中科技大学 一种多芯片并联的半桥型碳化硅功率模块
CN113973429A (zh) * 2021-10-26 2022-01-25 西安微电子技术研究所 一种双层结构的隔离栅极驱动器的结构及方法
CN113973429B (zh) * 2021-10-26 2023-05-30 西安微电子技术研究所 一种双层结构的隔离栅极驱动器的结构及方法

Also Published As

Publication number Publication date
CN107591377B (zh) 2019-09-06

Similar Documents

Publication Publication Date Title
CN107591377B (zh) 一种功率器件的多dbc封装结构及封装方法
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
CN105914185B (zh) 一种碳化硅功率器件的封装结构及封装方法
CN104716128B (zh) 功率模块、电源变换器以及功率模块的制造方法
US7948069B2 (en) Surface mountable hermetically sealed package
CN103311193B (zh) 半导体功率模块封装结构及其制备方法
CN111916438B (zh) 一种碳化硅维也纳整流器半桥模块的封装结构
CN117374040A (zh) 功率模块及车辆
CN115985899A (zh) 一种功率半导体模块的封装结构及封装方法
CN115173729A (zh) 一种智能功率模块
CN107146775A (zh) 一种低寄生电感双面散热功率模块
CN220155541U (zh) 一种多芯片串联的igbt模块封装结构
CN114121915A (zh) 氮化镓宽禁带功率模块封装结构及封装方法
CN114121909A (zh) 一种多芯片并联的高温功率模块的封装结构及封装方法
CN115775795A (zh) 智能功率模块及功率转换设备
CN214381606U (zh) 一种低寄生参数功率模块的封装结构
CN112911799A (zh) 一种低寄生参数功率模块的封装结构及封装方法
CN116130446A (zh) 半导体功率模块、电机控制器和车辆
CN216902933U (zh) 兼容多拓扑的功率半导体模块的封装结构及模组结构
CN216902932U (zh) 集成母线电容的功率半导体模块的封装结构
CN209785916U (zh) 一种双面冷却功率模块的封装结构
CN220672562U (zh) 一种氮化镓半桥模块
CN212209492U (zh) 功率模块
CN213816149U (zh) 一种碳化硅功率模块结构
CN115050703B (zh) 功率器件封装结构及功率变换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201210

Address after: 430071 g2-1021, Wuhan New Energy Research Institute building, 999 Gaoxin Avenue, Donghu New Technology Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Yibian Electric Co.,Ltd.

Address before: 430074 Hubei Province, Wuhan city Hongshan District Luoyu Road No. 1037

Patentee before: HUAZHONG University OF SCIENCE AND TECHNOLOGY

TR01 Transfer of patent right