发明内容
为解决上述技术问题,本申请实施例提供了一种功率器件封装结构及功率变换器,以降低功率器件封装结构的寄生电感。
为实现上述目的,本申请实施例提供了如下技术方案:
一种功率器件封装结构,包括壳体和位于所述壳体内的封装结构,所述封装结构包括:
基板,所述基板包括彼此绝缘的多个导电部,所述多个导电部包括连通至所述基板第一侧的第一导电部、连通至所述基板第二侧的第二导电部以及贯穿所述基板的第三导电部,所述第一导电部和所述第二导电部延伸方向平行,且所述第一导电部和所述第二导电部电流方向相反;
位于所述基板第一侧层叠的第一芯片和第一金属层,所述第一芯片分别与所述第一导电部和所述第一金属层电连接,所述第一金属层还与所述第三导电部电连接,且所述第一金属层背离所述基板的表面裸露在所述壳体外;
位于所述基板第二侧层叠的第二芯片和第二金属层,所述第二芯片分别与所述第三导电部和所述第二金属层电连接,所述第二金属层还与所述第二导电部电连接,且所述第二金属层背离所述基板的表面裸露在所述壳体外;
其中,依次电连接的所述第一导电部、所述第一芯片、所述第一金属层、所述第三导电部、所述第二芯片、所述第二金属层和所述第二导电部构成半桥电路的换流路径,所述第一导电部和所述第二导电部由直流功率端子引出。
可选的,还包括:
位于所述第一芯片和所述第一金属层之间的第一中介层,所述第一中介层分别与所述第一芯片和所述第一金属层通过烧结层电连接;
位于所述第二芯片和所述第二金属层之间的第二中介层,所述第二中介层分别与所述第二芯片和所述第二金属层通过烧结层电连接。
可选的,还包括:
位于所述第一导电部和所述第一芯片之间的第三金属层,所述第三金属层与所述第一导电部通过焊接层电连接;
位于所述第三导电部和所述第二芯片之间的第四金属层,所述第四金属层与所述第三导电部通过焊接层电连接。
可选的,还包括:
位于所述第三导电部和所述第一金属层之间,沿背离所述基板的方向依次排布的第五金属层和第三中介层,所述第五金属层与所述第三导电部之间通过焊接层电连接,所述第三中介层分别与所述第五金属层和所述第一金属层通过烧结层电连接。
可选的,还包括:
位于所述第二导电部和所述第二金属层之间,沿背离所述基板的方向依次排布的第六金属层和第四中介层,所述第六金属层与所述第二导电部之间通过焊接层电连接,所述第四中介层分别与所述第六金属层和所述第二金属层通过烧结层电连接。
可选的,还包括:
位于所述基板第一侧的第一门级驱动电路和第一门级端子,所述第一门级驱动电路与所述第一芯片通过第一绑定线电连接,且所述第一门级驱动电路由所述第一门级端子引出;
位于所述基板第二侧的第二门级驱动电路和第二门级端子,所述第二门级驱动电路与所述第二芯片通过第二绑定线电连接,且所述第二门级驱动电路由所述第二门级端子引出。
可选的,还包括:高频解耦电容,所述高频解耦电容位于所述直流功率端子处。
可选的,所述多个导电部还包括第四导电部,所述第四导电部与所述第三导电部电连接,且由交流功率端子引出。
一种功率变换器,包括:
多个功率器件封装结构和外部门级驱动电路,每个所述功率器件封装结构为上述任意一项所述的功率器件封装结构,所述外部门级驱动电路为各个所述功率器件封装结构中的第一芯片和第二芯片发送驱动信号。
可选的,还包括:
第一散热器和第二散热器,所述第一散热器与各个所述功率器件封装结构中的第一金属层相贴合,所述第二散热器与各个所述功率器件封装结构中的第二金属层相贴合。
与现有技术相比,上述技术方案具有以下优点:
本申请实施例所提供的功率器件封装结构,包括壳体和位于壳体内的封装结构,该封装结构以电力电子拓扑最基本的电路原胞形式-半桥电路为基础,将半桥电路中的一个功率器件-第一芯片通过基板中的第一导电部设置在基板的第一侧,且第一芯片通过第一金属层又和贯穿基板的第三导电部电连接,同时将半桥电路中的另一个功率器件-第二芯片通过贯穿基板的第三导电部设置在基板的第二侧,且第二芯片通过第二金属层又和基板中的第二导电部电连接,使得依次电连接的第一导电部、第一芯片、第一金属层、第三导电部、第二芯片、第二金属层和第二导电部构成半桥电路的3D换流路径,从而在功率器件封装结构的内部实现电流换流路径,大大减小换流路径的物理尺寸,从而降低寄生电感,同时,第一导电部与第二导电部延伸方向平行,且电流方向相反,而且,电流从基板的第一导电部经第一芯片到第一金属层,再从第一金属层到基板的第三导电部,电流方向也相反,同理,电流从基板的第三导电层经第二芯片到第二金属层,再从第二金属层到基板的第二导电层,电流方向也相反,可见,电流路径采用叠层的方式,利用反向电流产生的磁场相互抵消,从而进一步降低寄生电感。
并且,本申请实施例所提供的功率器件封装结构,将传统的在芯片底部散热的方式更改为在芯片的顶部散热,具体通过第一芯片背离基板一侧的第一金属层裸露在封装壳体外,来对第一芯片产生的热量进行散热,并通过第二芯片背离基板一侧的第二金属层裸露在封装壳体外,来对第二芯片产生的热量进行散热,且第一芯片和第二芯片分别位于基板的两侧,使得第一金属层和第二金属层分别从基板的两侧进行散热,从而提升散热性能,大大降低芯片发热对基板的要求,这样一方面无需使用较大体积的基板来对芯片进行散热,使得功率器件封装结构的物理尺寸可以较小,那么换流路径的物理尺寸也可以较小,从而进一步降低寄生电感,另一方面使得基板可采用常规的PCB材料,而无需采用耐高温的PCB材料,从而不需要增加额外的***成本,使得成本较低。
由此可见,本申请实施例所提供的功率器件封装结构,既降低了寄生电感,还提升了散热性能,即在具有较小的寄生电感的同时兼顾了良好的散热性能,也大大降低了芯片发热对基板的要求,降低了成本。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请,但是本申请还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似推广,因此本申请不受下面公开的具体实施例的限制。
其次,本申请结合示意图进行详细描述,在详述本申请实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本申请保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述,非常有必要提出一种功率器件封装结构,以降低功率器件封装结构的寄生电感。
发明人研究发现,目前主要是功率器件的封装结构大大限制了宽禁带功率器件的高频应用,在PCB级的电力电子功率变换器中,常用直插或者贴片的封装形式的功率器件来实现不同的电力电子电路拓扑,其中,如图1所示,直插式是将功率器件的管脚穿过PCB板的安装孔并焊接在PCB板上,如图2所示,贴片式是将功率器件的管脚焊接在PCB板表面的焊盘上,但此类封装形式存在以下缺点:
(1)封装引脚会带来较多的寄生电感,不利于功率器件的开关性能;
(2)电力电子电路拓扑所需的电流换流路径需要在PCB基板中(即在功率器件的外部)通过铺铜来实现,这样一方面受到工艺规则的限制,换流路径较长,另一方面,功率器件需通过引线接入换流路径中,引线会增大回路的寄生电感,使得总体所引入的换流回路的寄生电感较大,也不利于功率器件的开关性能;
(3)此类封装形式的散热能力有限,不利于提高输出功率;
(4)此类封装形式不利于模块设计,多并联/模块化扩展难度较高。
为了解决以上问题,针对PCB级应用的宽禁带功率器件,现在已提出了以下两种解决方案:
第一种解决方案是采用绝缘金属基板,如图3所示,相比于传统的PCB基板,该绝缘金属基板010的最底层采用了较厚的金属层011,并联合较高导热性能的材料层012共同增强散热,此时,宽禁带功率器件013产生的热量经由层间的通孔014传导至高导热性能的材料层012及最下面的厚金属层011进行散热。然而,这种解决方案虽然改善了宽禁带功率器件散热的情况,但宽禁带功率器件的封装仍为传统的贴片式封装,因此,电力电子拓扑实现方式与传统方式相同,即需要在功率器件外部通过多层PCB来实现电流换流的路径,由前述已知,这样一方面受到工艺规则的限制,换流路径较长,另一方面,功率器件通过引线接入换流路径中,引线会增大回路的寄生电感,总体所引入的换流回路的寄生电感较大。
第二种解决方案是将宽禁带功率器件020嵌入到PCB基板021内部,如图4所示,通过PCB基板021层间的通孔022不仅能够实现芯片发热的传导,还能够实现3D形式的电力电子拓扑的换流路径,相比于传统的直插式或贴片式的封装,PCB嵌入式的封装使得换流回路中的寄生电感值极大的减小。然而,在这种解决方案中,由于宽禁带功率器件的芯片被放置在PCB基板内部,并且,宽禁带功率器件的芯片工作温度较高(最高可达175degC),因此,芯片的散热会受限于多层PCB材料,我们知道,常规PCB材料的散热性能并不好,那么,要想达到相同的散热效果,一方面需要将PCB基板的体积做大,另一方面PCB材料需要采用更高温度耐受的材料,但这样不可避免地会带来成本的增加,同时对***的可靠性也带来了一定的挑战。
由此可见,要想降低功率器件封装结构的寄生电感,不得不考虑功率器件散热的问题,而由上述分析可知,以上两个解决方案均没有实现降低功率器件封装结构的寄生电感和改善功率器件散热性能的兼顾。
基于上述研究的基础上,本申请实施例提供了一种功率器件封装结构,图5给出了本申请实施例所提供的功率器件封装结构的剖面结构示意图,图6给出了本申请实施例所提供的功率器件封装结构的外观示意图,如图5和图6所示,该功率器件封装结构包括:
壳体100和位于壳体100内的封装结构200,该封装结构200包括:
基板10,基板10包括彼此绝缘的多个导电部,多个导电部包括连通至基板第一侧的第一导电部11、连通至基板第二侧的第二导电部12以及贯穿基板的第三导电部13,第一导电部11和第二导电部12延伸方向平行,且第一导电部11和第二导电部12电流方向相反;
位于基板10第一侧层叠的第一芯片20和第一金属层21,第一芯片20分别与第一导电部11和第一金属层21电连接,第一金属层21还与第三导电部13电连接,且第一金属层21背离基板10的表面裸露在壳体100外;
位于基板10第二侧层叠的第二芯片30和第二金属层31,第二芯片30分别与第三导电部13和第二金属层31电连接,第二金属层31还与第二导电部12电连接,且第二金属层31背离基板10的表面裸露在壳体100外;
其中,如图5中的箭头所示,依次电连接的第一导电部11、第一芯片20、第一金属层21、第三导电部13、第二芯片30、第二金属层31和第二导电部12构成半桥电路的换流路径,第一导电部11和第二导电部12由直流功率端子40引出。
需要说明的是,在本实施例中,基板10可采用多层PCB来实现,如图5所示,基板10可包括多层导电层,各层导电层之间由绝缘层所隔离,那么,可根据实际需要使得不同导电层之间通过通孔连接,从而形成彼此绝缘的第一导电部11、第二导电部12和第三导电部13。
具体的,如图5所示,第一导电部11可以由靠近基板10第一侧的一层导电层,通过多个通孔连接至基板第一侧表面的导电层而组成,以便于和位于基板10第一侧的第一芯片20电连接;第二导电部12可以直接由基板10第二侧表面的导电层来组成,以便于和位于基板10第二侧的第二芯片30电连接;第三导电部13可以由多层导电层和多个通孔来形成贯穿基板10的导电部,其中,第一导电部11和第二导电部12由直流功率端子40而引出,且第二导电部12可通过贯穿基板10的多个通孔也连接至基板10的第一侧。
图5中及以上说明只是分别列举了第一导电部、第二导电部和第三导电部的一种组成形式,可以理解的是,第一导电部、第二导电部和第三导电部各自可以有很多种组成形式,只要能够使得第一导电部连通至基板第一侧和第一芯片电连接,第二导电部连通至基板第二侧和第二芯片电连接,以及第三导电部贯穿基板以实现基板第一侧和第二侧的电连接即可。
本申请实施例所提供的功率器件封装结构,以电力电子拓扑最基本的电路原胞形式-半桥电路为基础,将半桥电路中的一个功率器件-第一芯片20通过基板10中的第一导电部11设置在基板10的第一侧,且第一芯片20通过第一金属层21又和贯穿基板10的第三导电部13电连接,同时将半桥电路中的另一个功率器件-第二芯片30通过贯穿基板10的第三导电部13设置在基板10的第二侧,且第二芯片30通过第二金属层31又和基板10中的第二导电部12电连接,使得依次电连接的第一导电部11、第一芯片20、第一金属层21、第三导电部13、第二芯片30、第二金属层31和第二导电部12构成半桥电路的3D换流路径(如图5中箭头所示),从而在功率器件封装结构的内部实现电流换流路径,大大减小换流路径的物理尺寸,从而降低寄生电感,同时,第一导电部11与第二导电部12延伸方向平行,且电流方向相反,而且,电流从基板10的第一导电部11经第一芯片20到第一金属层21,再从第一金属层21到基板10的第三导电部13,电流方向也相反,同理,电流从基板10的第三导电层13经第二芯片30到第二金属层31,再从第二金属层31到基板10的第二导电层12,电流方向也相反,可见,电流路径采用叠层的方式,利用反向电流产生的磁场相互抵消,从而进一步降低寄生电感。
并且,本申请实施例所提供的功率器件封装结构,将传统的在芯片底部散热的方式更改为在芯片的顶部散热,具体通过第一芯片20背离基板10一侧的第一金属层21裸露在封装壳体100外,来对第一芯片产生的热量进行散热,并通过第二芯片30背离基板10一侧的第二金属层31裸露在封装壳体100外,来对第二芯片产生的热量进行散热,且第一芯片和第二芯片分别位于基板的两侧,使得第一金属层和第二金属层分别从基板的两侧进行散热,从而提升散热性能,大大降低芯片发热对基板的要求,这样一方面无需使用较大体积的基板来对芯片进行散热,使得功率器件封装结构的物理尺寸可以较小,那么换流路径的物理尺寸也可以较小,从而进一步降低寄生电感,另一方面使得基板可采用常规的PCB材料,而无需采用耐高温的PCB材料,从而不需要增加额外的***成本,使得成本较低。
由此可见,本申请实施例所提供的功率器件封装结构,既降低了寄生电感,还提升了散热性能,即在具有较小的寄生电感的同时兼顾了良好的散热性能,也大大降低了芯片发热对基板的要求,降低了成本。
本申请对第一芯片20与第一金属层21之间的电连接方式并不做限定,下面分实施例进行说明。
可选的,在本申请的一个实施例中,第一芯片20和第一金属层21可以通过传统绑定线的方式进行连接。
但考虑到绑定线较细,基板、芯片及引线的互联所引起的杂散电感比较大,会增大换流回路的寄生电感,因此,可选的,在本申请的另一个实施例中,如图5所示,该功率器件封装结构还包括:
位于第一芯片20和第一金属层21之间的第一中介层22,第一中介层22分别与第一芯片20和第一金属层21通过烧结层23电连接。
在本实施例中,第一芯片20和第一金属层21之间通过第一中介层22及其两侧的烧结层23电连接,与通过绑定线电连接相比,一方面绑定线很细,而第一中介层及其两侧的烧结层形成导电柱,使得电流路径变宽,***,阻抗变小,另一方面,绑定线通常采用铝材料,而烧结层通常用银材料,即第一中介层及其两侧的烧结层相比于绑定线的材料属性也更优,因此,在第一芯片20和第一金属层21之间引入烧结的第一中介层22取代传统的绑定线,能够进一步减小内部封装带来的寄生电感,同时,第一中介层22及其两侧的烧结层23形成的导电柱,和传统的绑定线相比,与第一芯片的接触面积大大增加,从而还增强了第一芯片20产生的热量向第一金属层21扩散的能力,即增强了第一芯片20顶层散热的能力。
同理,本申请对第二芯片30和第二金属层31之间的电连接方式并不做限定,可选的,在本申请的一个实施例中,第二芯片30和第二金属层31可以通过传统绑定线的方式进行连接。但考虑到绑定线较细,会增大换流回路的寄生电感,因此,可选的,在本申请的另一个实施例中,如图5所示,该功率器件封装结构还包括:
位于第二芯片30和第二金属层31之间的第二中介层32,第二中介层32分别与第二芯片30和第二金属层31通过烧结层23电连接。
在本实施例中,第二中介层32及其两侧的烧结层23形成导电柱,一方面使得电流路径变宽,***,阻抗变小,能够进一步减小内部封装带来的寄生电感,另一方面,第二中介层32及其两侧的烧结层23形成的导电柱,与第二芯片30的接触面积大大增加,从而还增强了第二芯片30产生的热量向第二金属层31扩散的能力,即增强了第二芯片30顶层散热的能力。
本申请对第一芯片20和基板10的第一导电部11之间的电连接方式也不做限定,下面分实施例进行说明。
可选的,在本申请的一个实施例中,第一芯片20和基板10的第一导电部11之间直接电连接,类似于图4中芯片020和基板021中导电层通过多个通孔022的形式直接电连接。
可选的,在本申请的另一个实施例中,如图5所示,该功率器件封装结构还包括:
位于第一导电部11和第一芯片20之间的第三金属层24,第三金属层24与第一导电部11通过焊接层25电连接。
在本实施例中,基板10的第一导电部11和第一芯片20之间通过第三金属层24进行电连接,一方面能够使得第一芯片20和基板10的第一导电部11更好地连接,另一方面,第三金属层24作为缓冲层连接第一芯片20和基板10的第一导电层11,使得第一芯片20在工作时的可靠性也更好。
同理,本申请对第二芯片30和基板10的第三导电部13之间的电连接方式也不做限定,可选的,在本申请的一个实施例中,第二芯片30和基板10的第三导电部13之间直接电连接,类似于图4中芯片020和基板021中导电层通过多个通孔022的形式直接电连接。可选的,在本申请的另一个实施例中,如图5所示,该功率器件封装结构还包括:
位于第三导电部13和第二芯片30之间的第四金属层33,第四金属层33与第三导电部13通过焊接层25电连接。
在本实施例中,基板10的第三导电部13和第二芯片30之间通过第四金属层33进行电连接,一方面能够使得第二芯片30和基板10的第三导电部13更好地连接,另一方面,第四金属层33作为缓冲层连接第二芯片30和基板的第三导电层13,使得第二芯片30在工作时的可靠性也更好。
需要说明的是,对于第一芯片20和基板10的第一导电部11之间,以及第二芯片30和基板10的第三导电部13之间,通过一层金属层(即第三金属层24和第四金属层33)相连接,与图4中芯片020和基板021中导电层通过多个通孔022的形式直接电连接相比,电流路径变宽,***,阻抗变小,能够进一步减小内部封装带来的寄生电感。
在第一芯片20通过烧结的第一中介层23和第一金属层21电连接,并通过第三金属层24与基板10的第一导电部11电连接的基础上,考虑到实际工艺,可选的,在本申请的一个实施例中,如图5所示,该功率器件封装结构还包括:
位于第三导电部13和第一金属层21之间,沿背离基板10的方向依次排布的第五金属层26和第三中介层27,第五金属层26与第三导电部13之间通过焊接层25电连接,第三中介层27分别与第五金属层26和第一金属层21通过烧结层23电连接。
由前述可知,在本实施例中,第三中介层27和其两侧的烧结层23形成导电柱,使得电流路径变宽,***,阻抗变小,能够进一步减小内部封装带来的寄生电感,并且第三中介层27再通过第五金属层26和基板10的第三导电部13电连接,还能够提高封装结构的可靠性。
同理,在第二芯片30通过烧结的第二中介层32和第二金属层31电连接,并通过第四金属层33与基板10的第三导电部13电连接的基础上,考虑到实际工艺,可选的,在本申请的一个实施例中,如图5所示,该功率器件封装结构还包括:
位于第二导电部12和第二金属层31之间,沿背离基板10的方向依次排布的第六金属层34和第四中介层35,第六金属层34与第二导电部12之间通过焊接层25电连接,第四中介层35分别与第六金属层34和第二金属层31通过烧结层23电连接。
由前述可知,在本实施例中,第四中介层35和其两侧的烧结层23形成导电柱,使得电流路径变宽,***,阻抗变小,能够进一步减小内部封装带来的寄生电感,并且第四中介层35再通过第六金属层34和基板10的第二导电部12电连接,还能够提高封装结构的可靠性。
由于本申请各实施例所提供的功率器件封装结构,是以半桥拓扑作为一个元胞模块,而半桥拓扑是电力电子拓扑的最基本的电路元胞形式,因此,可以将驱动部分也集成到封装结构内部,使其成为一个智能功率模块,以便于多并联/模块化的扩展。
可选的,在本申请的一个实施例中,如图5所示,该功率器件封装结构还包括:
位于基板10第一侧的第一门级驱动电路50和第一门级端子51,第一门级驱动电路50与第一芯片20通过第一绑定线52电连接,且第一门级驱动电路50由第一门级端子51引出;
位于基板10第二侧的第二门级驱动电路60和第二门级端子61,第二门级驱动电路60与第二芯片30通过第二绑定线62电连接,且第二门级驱动电路60由第二门级端子61引出。
在本实施例中,将驱动第一芯片20工作的第一门级驱动电路50和驱动第二芯片30工作的第二门级驱动电路60均集成到封装结构内部,使得本实施例所提供的功率器件封装结构成为一个智能功率模块,以实现便捷的多并联/模块化***扩展。
需要说明的是,在本实施例中,第一芯片20(可以是宽禁带功率器件)的门级仍采用传统的绑定线引出,继而连接到内置的第一门级驱动电路50,通过第一门级端子51引出;同理,第二芯片30(可以是宽禁带功率器件)的门级也采用传统的绑定线引出,继而连接到内置的第二门级驱动电路60,通过第二门级端子61引出。由于第一芯片20和第一门级驱动电路50之间的绑定线52,以及第二芯片30和第二门级驱动电路60之间的绑定线62均不参与换流路径中电流的流通,因此,即使采用传统的绑定线连接也不会对换流路径上的寄生电感产生影响。
还需要说明的是,如图5所示,第一门级驱动电路50和第一绑定线52均与基板10第一侧的导电层电连接,以实现第一门级驱动电路50和第一绑定线52的电连接,进而实现第一门级驱动电路50和第一芯片20的电连接;同理,第二门级驱动电路60和第二绑定线62均与基板10第二侧的导电层电连接,以实现第二门级驱动电路60和第二绑定线62的电连接,进而实现第二门级驱动电路60和第二芯片30的电连接。
由此可见,本申请实施例所提供的功率器件封装结构,不仅降低了寄生电感,提升了散热能力,还克服了传统功率器件封装结构不利于模块设计,多并联/模块化扩展难度高的缺点,使得模块设计易于实现。
由前述可知,基板10的第一导电层11和第二导电层12通过直流功率端子40引出,在此基础上,可选的,在本申请的一个实施例中,如图5所示,该功率器件封装结构还包括:高频解耦电容70,该高频解耦电容70位于直流功率端子40处,即在引出的直流功率端子40处,继续添加高频解耦电容70,从而进一步降低寄生电感。
在上述任一实施例的基础上,可选的,在本申请的一个实施例中,如图5和图6所示,基板的多个导电部还包括第四导电部14,第四导电部14与第三导电部13电连接,且由交流功率端子80引出。
可选的,直流功率端子40和交流功率端子80可从基板10的两侧分别引出,本申请对此并不做限定,具体视情况而定。
可选的,如图5所示,第四导电部14由基板10内的一层金属层通过多个通孔连接至交流功率端子80,但本申请对第四导电部的具体组成形式也不做限定,只要第四导电部14和第三导电部13电连接,且由交流功率端子80引出即可。
需要说明的是,在上述各实施例中,第一金属层至第六金属层均可以采用铜金属层,但也可以采用其他金属层,具体视情况而定。
还需要说明的是,在上述各实施例中,壳体内采用注塑的封装方式,以实现更优的可靠性。
表1给出了本申请实施例所提供的功率器件封装结构,与前述采用绝缘金属基板的方案以及采用芯片嵌入PCB基板的方案的寄生电感对比情况,从表1可以看出,与前述采用绝缘金属基板的方案(寄生电感为12.74nH)以及采用芯片嵌入PCB基板的方案(寄生电感为8.89nH)相比,本申请实施例所提供的功率器件封装结构的寄生电感仅为2.23nH,大大减小了。
表1 本申请实施例所提供的功率器件封装结构与采用绝缘金属基板的方案以及采用芯片嵌入PCB基板的方案的寄生电感对比情况
|
绝缘金属基板 |
芯片嵌入PCB基板 |
本申请 |
寄生电感 |
12.74nH |
8.89nH |
2.23nH |
图7(a)-图7(b)分别给出了在同样的损耗散热条件下,传统的功率器件封装结构和本申请实施例所提供的功率器件封装结构的芯片温度分布情况,对比图7(a)和图7(b)可以看出,传统的功率器件封装结构的芯片结温最高为141degC,本申请实施例所提供的功率器件封装结构的芯片结温最高为128degC,温度降低了13degC。
由于本申请实施例所提供的功率器件封装结构可以实现模块化设计,容易扩展,因此,进一步地,本申请实施例还提供了一种功率变换器,如图8所示,该功率变换器包括:
多个功率器件封装结构300和外部门级驱动电路400,每个功率器件封装结构300为上述任一实施例所提供的功率器件封装结构,外部门级驱动电路400为各个功率器件封装结构300中的第一芯片和第二芯片发送驱动信号。
具体例如,当功率器件封装结构300包括第一门级驱动电路50和第二门级驱动电路60时,外部门级驱动电路400将驱动信号发送至第一门级驱动电路50,以使得第一门级驱动电路50驱动第一芯片20工作,同时外部门级驱动电路400还将驱动信号发送至第二门级驱动电路60,以使得第二门级驱动电路60驱动第二芯片30工作。
当功率器件封装结构300内部不包括门级驱动电路时,则外部门级驱动电路400也可以通过引线等方式,将驱动信号传输给各个功率器件封装结构300中的第一芯片20和第二芯片30,以驱动第一芯片和第二芯片工作。
在上述实施例的基础上,由于在各个功率器件封装结构中,无论是第一芯片还是第二芯片,芯片的下表面可连接至基板的导电部,上表面可采用烧结工艺,烧结至中介层,中介层再和一层厚金属层相连,并且该厚金属层裸露于封装结构外,实现芯片上表面散热,在此基础上,封装结构外还可以支持外部散热器的贴装,以进一步提升散热性能。
可选的,在本申请的一个实施例中,该功率变换器还包括:
第一散热器500和第二散热器600,第一散热器500与各个功率器件封装结构300中的第一金属层21相贴合,第二散热器600与各个功率器件封装结构300中的第二金属层31相贴合,以进一步提升散热性能。
需要说明的是,在本申请实施例所提供的功率变换器中,虽然各个功率器件封装结构300进行了***扩展,寄生电感值仍旧可以保持在一个较低的值(<7nH)。
综上,本申请实施例提供了一种功率器件封装结构及功率变换器,该功率器件封装结构包括壳体和位于壳体内的封装结构,该封装结构以电力电子拓扑最基本的电路原胞形式-半桥电路为基础,将第一芯片和第二芯片贴装在基板的两侧,构成半桥电路的3D换流路径,从而在功率器件封装结构的内部实现电流换流路径,大大减小换流路径的物理尺寸,降低寄生电感,同时,电流路径采用叠层的方式,利用反向电流产生的磁场相互抵消,进一步降低寄生电感,并且,将传统的在芯片底部散热的方式更改为在芯片的顶部散热,提升散热性能,即在具有较小的寄生电感的同时兼顾了良好的散热性能,也大大降低了芯片发热对基板的要求,降低了成本,还便于多并联/模块化的扩展。
本说明书中各个部分采用并列和递进相结合的方式描述,每个部分重点说明的都是与其他部分的不同之处,各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明,本说明书中各实施例中记载的特征可以相互替换或组合,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。