CN107577624A - 一种数据处理方法及电子设备 - Google Patents
一种数据处理方法及电子设备 Download PDFInfo
- Publication number
- CN107577624A CN107577624A CN201710835200.2A CN201710835200A CN107577624A CN 107577624 A CN107577624 A CN 107577624A CN 201710835200 A CN201710835200 A CN 201710835200A CN 107577624 A CN107577624 A CN 107577624A
- Authority
- CN
- China
- Prior art keywords
- backboard
- mainboard
- sent
- transmission data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
本发明公开了一种数据处理方法及电子设备，应用于主板的编程器件，通过接收主板的其他器件发送的传输数据，其他器件包括：BMC及CPU，对传输数据进行解析，将解析后的传输数据发送至背板，使背板对解析后的传输数据进行解码。本方案通过直接应用主板上的编程器件对需要传输至背板的数据进行解析，从而使背板直接接收解析后的数据，直接解码即可应用，避免了背板在接收到传输数据后进行解析的过程，从而使得背板上无需进行CPLD或PSOC的编写和烧录，降低了硬盘成本，简化了生产流程。
Description
技术领域
本发明涉及控制领域，尤其涉及一种数据处理方法及电子设备。
背景技术
目前，在硬盘数据处理过程中，通常为：硬盘的主板上的各个元器件分别通过与背板连接的线缆，将数据发送至背板，之后背板上的编程器件接收该数据，并将接收到的数据进行解析，以便于根据接收到的数据对背板上的其他硬件进行控制。
在上述方案中，在主板上的元器件将数据发送至背板之后，需要由背板上的编程器件对接收到的数据进行解析，这就导致在对主板进行可编程逻辑门阵列FPGA或复杂可编程逻辑器件CPLD的编写和烧录后，还需要对背板进行CPLD或片上可编程***PSOC的编写和烧录，从而造成硬盘成本较高、流程复杂的问题。
发明内容
有鉴于此，本发明提供一种数据处理方法及电子设备，以解决现有技术中需要分别对主板及背板进行编写和烧录，造成硬盘成本较高。流程复杂的问题，其具体方案如下：
一种数据处理方法，应用于主板的编程器件，包括：
接收主板的其他器件发送的传输数据，所述其他器件包括：基板管理控制器BMC及中央处理器CPU；
对所述传输数据进行解析，并将解析后的所述传输数据发送至背板，使所述背板对解析后的所述传输数据进行解码。
进一步的，所述编程器件与背板通过线缆连接，所述将解析后的所述传输数据发送至主板的背板，包括：
将解析后的所述传输数据通过所述线缆发送至背板。
进一步的，所述主板通过所述编程器件与背板连接，所述接收主板的其他器件发送的传输数据，包括：
接收待发送至背板的所述主板上的数据。
进一步的，所述接收主板的其他器件发送的传输数据，包括：
当所述其他器件包括BMC时，
接收BMC发送的传输数据，所述BMC发送的传输数据包括：所述BMC读取的与主机总线适配器或Raid卡连接的硬盘的相关信息。
一种数据处理方法，应用于背板，所述背板通过线缆与主板连接，包括：
接收至少一个主板发送的解析后的传输数据；
对所述接收到的解析后的传输数据进行解码，并根据解码后的数据控制所述背板上的器件。
进一步的，所述主板通过主板上的编程器件与所述背板连接，所述接收主板发送的解析后的传输数据，包括：
接收所述编程器件对待发送至所述背板的主板上的数据进行解析后发送的传输数据。
进一步的，所述背板包括至少一个解码芯片，所述接收至少一个主板发送的解析后的传输数据，包括：
所述至少一个解码芯片接收对应的至少一个主板发送的解析后的传输数据，并将所述传输数据发送至对应的硬盘驱动器。
一种电子设备，包括：主板及背板，所述主板包括：编程器件，
所述编程器件用于接收所述主板的其他器件发送的传输数据，所述其他器件包括：基板管理控制器BMC及中央处理器CPU，对所述传输数据进行解析，并将解析后的所述传输数据发送至背板；
所述背板接收至少一个所述主板发送的解析后的传输数据，对所述接收到的解析后的传输数据进行解码，并根据解码后的数据控制所述背板上的器件。
进一步的，所述主板上通过所述编程器件与所述背板连接，所述编程器件与所述背板通过线缆连接。
进一步的，所述编程器件接收所述主板的其他器件发送的传输数据，包括：
接收待发送至背板的所述主板上的数据。
从上述技术方案可以看出，本申请公开的数据处理方法及电子设备，应用于主板的编程器件，通过接收主板的其他器件发送的传输数据，其他器件包括：BMC及CPU，对传输数据进行解析，将解析后的传输数据发送至背板，使背板对解析后的传输数据进行解码。本方案通过直接应用主板上的编程器件对需要传输至背板的数据进行解析，从而使背板直接接收解析后的数据，直接解码即可应用，避免了背板在接收到传输数据后进行解析的过程，从而使得背板上无需进行CPLD或PSOC的编写和烧录，降低了硬盘成本，简化了生产流程。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的一种数据处理方法的流程图；
图2为本发明实施例公开的一种数据处理方法的流程图；
图3为本发明实施例公开的一种数据处理方法的流程图；
图4为本发明实施例公开的一种电子设备的结构示意图；
图5为本发明实施例公开的一种电子设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明公开了一种数据处理方法，应用于主板的编程器件，其中，主板包括：编程器件，基本管理控制器BMC、中央处理器CPU、主机总线适配器HBA、逻辑硬盘Raid Card及PCH等，其中，编程器件可以为：现场可编程门阵列FPGA或复杂可编程逻辑器件CPLD。
本实施例公开的数据处理方法的流程图如图1所示，包括：
步骤S11、接收主板的其他器件发送的传输数据，其他器件包括：BMC及CPU；
具体的，接收待发送至背板的主板上的数据，主板上的除编程器件之外的其他器件将需要传输至背板的数据发送至编程器件，即主板上所有与硬盘相关的、需要发送至背板的数据均通过编程器件发送至背板。
具体的，BMC及CPU上需要传输至背板的数据首先通过内部线缆传输至编程器件，PCH的串行总线SGPIO信号直接连接到编程器件。
具体的，BMC及CPU通过I2C总线将传输数据发送至编程器件。
其中，CPU通过I2C总线将传输数据发送至编程器件，具体可以包括：CPU通过NVMehot-plug I2C总线，即热插拔NVMe I2C协议总线将传输数据发送至编程器件，即CPU通过编程器件发送至背板的数据包括：热插拔数据，还可以包括：灯耗信息，此时，背板上设置有硬盘驱动器HDD的LED灯，用来指示当前硬盘是否有读写，或是否出现错误。
例如：Active LED及Status LED，其中，Active LED用来表征当前硬盘是否有读操作或写操作，通过闪烁或亮灯来表征，Status LED用来表征当前硬盘或读操作或写操作是否出现错误，或者，确定具体的某个LED灯。
步骤S12、对传输数据进行解析，并将解析后的传输数据发送至背板，使背板对解析后的传输数据进行解码。
通过主板上的编程器件对需要传输至背板的数据进行解析，使得传输至背板的数据为解析后的数据，避免了在背板中增加在背板中进行数据解析所需要的编程器件，实现了只在主板上设置一个编程器件，从而在完成主板上编程器件原有的工作的同时，还能够实现对需要传输至背板的数据的解析，从而减轻背板的成本及生产流程。
本实施例公开的数据处理方法，应用于主板的编程器件，通过接收主板的其他器件发送的传输数据，其他器件包括：BMC及CPU，对传输数据进行解析，将解析后的传输数据发送至背板，使背板对解析后的传输数据进行解码。本方案通过直接应用主板上的编程器件对需要传输至背板的数据进行解析，从而使背板直接接收解析后的数据，直接解码即可应用，避免了背板在接收到传输数据后进行解析的过程，从而使得背板上无需进行CPLD或PSOC的编写和烧录，降低了硬盘成本，简化了生产流程。
本实施例公开了一种数据处理方法，应用于主板的编程器件，其流程图如图2所示，包括：
步骤S21、接收主板的其他器件发送的传输数据，其他器件包括：BMC及CPU；
其中，BMC通过I2C总线将传输数据发送至编程器件，可以具体包括：接收BMC发送的传输数据，BMC发送的传输数据包括：BMC读取的与主机总线适配器或Raid卡连接的硬盘的相关信息。
步骤S22、对传输数据进行解析，并将解析后的数据通过线缆发送至背板，使背板对解析后的传输数据进行解码，其中，主板通过编程器件与背板连接，编程器件与背板通过线缆连接。
主板与背板之间仅通过编程器件与背板之间的线缆进行连接，而避免了采用主板与背板之间有多条线缆连接的情况，从而实现了主板传输至背板的数据，仅通过编程器件进行传输，为编程器件将需要传输至背板的数据进行解析后再传输至背板，从而避免背板再对传输数据进行解析打下了基础。
本实施例公开的数据处理方法，应用于主板的编程器件，通过接收主板的其他器件发送的传输数据，其他器件包括：BMC及CPU，对传输数据进行解析，将解析后的传输数据发送至背板，使背板对解析后的传输数据进行解码。本方案通过直接应用主板上的编程器件对需要传输至背板的数据进行解析，从而使背板直接接收解析后的数据，直接解码即可应用，避免了背板在接收到传输数据后进行解析的过程，从而使得背板上无需进行CPLD或PSOC的编写和烧录，降低了硬盘成本，简化了生产流程。
本实施例公开了一种数据处理方法，应用于背板，其中，背板与主板通过线缆连接，其流程图如图3所示，包括：
步骤S31、接收至少一个主板发送的解析后的传输数据；
主板通过主板上的编程器件与背板连接，编程器件与背板通过线缆连接，并且，主板与背板之间的连接仅为编程器件与背板之间的线缆，避免了采用主板与背板之间有多条线缆连接的情况，从而实现了主板传输至背板的数据，仅通过编程器件进行传输，为编程器件将需要传输至背板的数据进行解析后再传输至背板，从而避免背板再对传输数据进行解析打下了基础。
那么，接收主板发送的解析后的传输数据，包括：接收编程器件对待发送至背板的主板上的数据进行解析后发送的传输数据。
背板上设置有硬盘驱动器HDD，以及用于接收主板发送的解析后的传输数据的解码芯片。其中，解码芯片可以具体为：PCA95，也可以为其他芯片，在此不做具体限定。
至少一个解码芯片接收对应的至少一个主板发送的息后的传输数据，并将传输数据发送至对应的硬盘驱动器。
其中，解码芯片的数量与硬盘驱动器的数量相关，如：解码芯片可以为1个，该1个解码芯片可以与1个或多个硬盘驱动器相连；解码芯片也可以为多个，每个解码芯片分别与一个硬盘驱动器相连。
背板直接接收主板发送的解析后的传输数据，从而避免了在背板中增加在背板中进行数据解析所需要的编程器件，实现了只在主板上设置一个编程器件，从而在完成主板上编程器件原有的工作的同时，还能够实现对需要传输至背板的数据的解析，从而减轻背板的成本及生产流程。
步骤S32、对接收到的解析后的数据进行解码，并根据解码后的数据控制背板上的器件。
背板上的器件可以为：LED灯，用来指示当前硬盘是否有读写，或是否出现错误，如：Active LED及Status LED，其中，Active LED用来表征当前硬盘是否有读操作或写操作，通过闪烁或亮灯来表征，Status LED用来表征当前硬盘或读操作或写操作是否出现错误，或者，确定具体的某个LED灯。
本实施例公开的数据处理方法，应用于背板，通过接收至少爱一个主板发送的解析后的传输数据，对接收到的解析后的数据进行解码，并根据解码后的数据控制背板上的器件。本方案通过背板直接接收至少一个主板发送的解析后的传输数据，使得无需在接收数据后由背板再次进行解析，避免了背板在接收到传输数据后进行解析的过程，从而使得背板上无需进行CPLD或PSOC的编写和烧录，降低了硬盘成本，简化了生产流程。
本实施例公开了一种电子设备，其结构示意图如图4所示，包括：
主板41及背板42，主板41包括编程器件411及其他器件。
编程器件411用于接收主板41的其他器件发送的传输数据，其他器件包括：基板管理控制器BMC及中央处理器CPU，对传输数据进行解析，并将解析后的传输数据发送至背板42。
其中，主板41包括：编程器件，基本管理控制器BMC、中央处理器CPU、主机总线适配器HBA、逻辑硬盘Raid Card及PCH等，其中，编程器件可以为：现场可编程门阵列FPGA或复杂可编程逻辑器件CPLD。
具体的，编程器件411接收待发送至背板的主板上的数据，主板上的除编程器件之外的其他器件将需要传输至背板的数据发送至编程器件，即主板上所有与硬盘相关的、需要发送至背板的数据均通过编程器件发送至背板。
具体的，BMC及CPU上需要传输至背板的数据首先通过内部线缆传输至编程器件，PCH的串行总线SGPIO信号直接连接到编程器件。
具体的，BMC及CPU通过I2C总线将传输数据发送至编程器件。
其中，BMC通过I2C总线将传输数据发送至编程器件，可以具体包括：接收BMC发送的传输数据，BMC发送的传输数据包括：BMC读取的与主机总线适配器或Raid卡连接的硬盘的相关信息。
其中，CPU通过I2C总线将传输数据发送至编程器件，具体可以包括：CPU通过NVMehot-plug I2C总线，即热插拔NVMe I2C协议总线将传输数据发送至编程器件，即CPU通过编程器件发送至背板的数据包括：热插拔数据，还可以包括：灯耗信息，此时，背板上设置有硬盘驱动器HDD的LED灯，用来指示当前硬盘是否有读写，或是否出现错误。
例如：Active LED及Status LED，其中，Active LED用来表征当前硬盘是否有读操作或写操作，通过闪烁或亮灯来表征，Status LED用来表征当前硬盘或读操作或写操作是否出现错误，或者，确定具体的某个LED灯。
背板42接收至少一个主板41发送的解析后的传输数据，对接收到的解析后的传输数据进行解码，并根据解码后的数据控制背板上的器件。
主板通过主板上的编程器件与背板连接，编程器件与背板通过线缆连接，并且，主板与背板之间的连接仅为编程器件与背板之间的线缆，避免了采用主板与背板之间有多条线缆连接的情况，从而实现了主板传输至背板的数据，仅通过编程器件进行传输，为编程器件将需要传输至背板的数据进行解析后再传输至背板，从而避免背板再对传输数据进行解析打下了基础。
那么，背板接收主板发送的解析后的传输数据，包括：背板接收编程器件对待发送至背板的主板上的数据进行解析后发送的传输数据。
背板上设置有硬盘驱动器HDD，以及用于接收主板发送的解析后的传输数据的解码芯片。其中，解码芯片可以具体为：PCA95，也可以为其他芯片，在此不做具体限定。
其中，本实施例公开的电子设备的结构示意图可以具体如图5所示。
至少一个解码芯片接收对应的至少一个主板发送的息后的传输数据，并将传输数据发送至对应的硬盘驱动器。
其中，解码芯片的数量与硬盘驱动器的数量相关，如：解码芯片可以为1个，该1个解码芯片可以与1个或多个硬盘驱动器相连；解码芯片也可以为多个，每个解码芯片分别与一个硬盘驱动器相连。
背板直接接收主板发送的解析后的传输数据，从而避免了在背板中增加在背板中进行数据解析所需要的编程器件，实现了只在主板上设置一个编程器件，从而在完成主板上编程器件原有的工作的同时，还能够实现对需要传输至背板的数据的解析，从而减轻背板的成本及生产流程。
本实施例公开的电子设备，包括：主板及背板，主板包括编程器件及其他器件，编程器件用于接收主板的其他器件发送的传输数据，对传输数据进行解析，并将解析后的传输数据发送至背板，背板接收至少一个主板发送的解析后的传输数据，对接收到的解析后的传输数据进行解码，并根据解码后的数据控制背板上的器件。本方案通过主板上的编程器件将需要发送至背板的数据进行解析，使得在背板接收数据后无需由背板再次进行解析，避免了背板在接收到传输数据后进行解析的过程，从而使得背板上无需进行CPLD或PSOC的编写和烧录，降低了硬盘成本，简化了生产流程。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种数据处理方法，应用于主板的编程器件，其特征在于，包括：
接收主板的其他器件发送的传输数据，所述其他器件包括：基板管理控制器BMC及中央处理器CPU；
对所述传输数据进行解析，并将解析后的所述传输数据发送至背板，使所述背板对解析后的所述传输数据进行解码。
2.根据权利要求1所述的方法，其特征在于，所述编程器件与背板通过线缆连接，所述将解析后的所述传输数据发送至主板的背板，包括：
将解析后的所述传输数据通过所述线缆发送至背板。
3.根据权利要求1所述的方法，其特征在于，所述主板通过所述编程器件与背板连接，所述接收主板的其他器件发送的传输数据，包括：
接收待发送至背板的所述主板上的数据。
4.根据权利要求1所述的方法，其特征在于，所述接收主板的其他器件发送的传输数据，包括：
当所述其他器件包括BMC时，
接收BMC发送的传输数据，所述BMC发送的传输数据包括：所述BMC读取的与主机总线适配器或Raid卡连接的硬盘的相关信息。
5.一种数据处理方法，应用于背板，其特征在于，所述背板通过线缆与主板连接，包括：
接收至少一个主板发送的解析后的传输数据；
对所述接收到的解析后的传输数据进行解码，并根据解码后的数据控制所述背板上的器件。
6.根据权利要求5所述的方法，其特征在于，所述主板通过主板上的编程器件与所述背板连接，所述接收主板发送的解析后的传输数据，包括：
接收所述编程器件对待发送至所述背板的主板上的数据进行解析后发送的传输数据。
7.根据权利要求5所述的方法，其特征在于，所述背板包括至少一个解码芯片，所述接收至少一个主板发送的解析后的传输数据，包括：
所述至少一个解码芯片接收对应的至少一个主板发送的解析后的传输数据，并将所述传输数据发送至对应的硬盘驱动器。
8.一种电子设备，其特征在于，包括：主板及背板，所述主板包括：编程器件，
所述编程器件用于接收所述主板的其他器件发送的传输数据，所述其他器件包括：基板管理控制器BMC及中央处理器CPU，对所述传输数据进行解析，并将解析后的所述传输数据发送至背板；
所述背板接收至少一个所述主板发送的解析后的传输数据，对所述接收到的解析后的传输数据进行解码，并根据解码后的数据控制所述背板上的器件。
9.根据权利要求8所述的电子设备，其特征在于，所述主板上通过所述编程器件与所述背板连接，所述编程器件与所述背板通过线缆连接。
10.根据权利要求9所述的电子设备，其特征在于，所述编程器件接收所述主板的其他器件发送的传输数据，包括：
接收待发送至背板的所述主板上的数据。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710835200.2A CN107577624A (zh) | 2017-09-15 | 2017-09-15 | 一种数据处理方法及电子设备 |
| PCT/CN2018/077734 WO2019052124A1 (zh) | 2017-09-15 | 2018-03-01 | 一种数据处理方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710835200.2A CN107577624A (zh) | 2017-09-15 | 2017-09-15 | 一种数据处理方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107577624A true CN107577624A (zh) | 2018-01-12 |
Family
ID=61033137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710835200.2A Pending CN107577624A (zh) | 2017-09-15 | 2017-09-15 | 一种数据处理方法及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107577624A (zh) |
| WO (1) | WO2019052124A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109271300A (zh) * | 2018-09-26 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种sata硬盘的点灯方法、***及相关组件 |
| WO2019052124A1 (zh) * | 2017-09-15 | 2019-03-21 | 联想(北京)有限公司 | 一种数据处理方法及电子设备 |
| CN112965942A (zh) * | 2021-03-29 | 2021-06-15 | 深圳市广和通无线股份有限公司 | 内存转储文件解析方法、装置、设备及计算机存储介质 |
| CN114691586A (zh) * | 2022-05-26 | 2022-07-01 | 阿里巴巴（中国）有限公司 | 服务器、传输数据的方法以及带外管理芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070168746A1 (en) * | 2005-12-14 | 2007-07-19 | Stefano Righi | System and method for debugging a target computer using SMBus |
| CN104461974A (zh) * | 2013-09-13 | 2015-03-25 | 英业达科技有限公司 | 一种采用高速小型电脑***传输接口的服务器*** |
| CN106250340A (zh) * | 2016-07-27 | 2016-12-21 | 杭州宏杉科技有限公司 | 一种硬件控制电路及其控制方法 |
| CN107066746A (zh) * | 2017-04-21 | 2017-08-18 | 深圳市同泰怡信息技术有限公司 | 基于i2c接口通过cpld来实现pca9555功能的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105912076A (zh) * | 2016-04-20 | 2016-08-31 | 浪潮电子信息产业股份有限公司 | 一种硬盘背板及硬盘指示灯的控制方法和*** |
| CN106020379A (zh) * | 2016-05-24 | 2016-10-12 | 英业达科技有限公司 | 服务器*** |
| CN107577624A (zh) * | 2017-09-15 | 2018-01-12 | 联想(北京)有限公司 | 一种数据处理方法及电子设备 |
-
2017
- 2017-09-15 CN CN201710835200.2A patent/CN107577624A/zh active Pending
-
2018
- 2018-03-01 WO PCT/CN2018/077734 patent/WO2019052124A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070168746A1 (en) * | 2005-12-14 | 2007-07-19 | Stefano Righi | System and method for debugging a target computer using SMBus |
| CN104461974A (zh) * | 2013-09-13 | 2015-03-25 | 英业达科技有限公司 | 一种采用高速小型电脑***传输接口的服务器*** |
| CN106250340A (zh) * | 2016-07-27 | 2016-12-21 | 杭州宏杉科技有限公司 | 一种硬件控制电路及其控制方法 |
| CN107066746A (zh) * | 2017-04-21 | 2017-08-18 | 深圳市同泰怡信息技术有限公司 | 基于i2c接口通过cpld来实现pca9555功能的方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019052124A1 (zh) * | 2017-09-15 | 2019-03-21 | 联想(北京)有限公司 | 一种数据处理方法及电子设备 |
| CN109271300A (zh) * | 2018-09-26 | 2019-01-25 | 郑州云海信息技术有限公司 | 一种sata硬盘的点灯方法、***及相关组件 |
| CN109271300B (zh) * | 2018-09-26 | 2022-10-28 | 郑州云海信息技术有限公司 | 一种sata硬盘的点灯方法、***及相关组件 |
| CN112965942A (zh) * | 2021-03-29 | 2021-06-15 | 深圳市广和通无线股份有限公司 | 内存转储文件解析方法、装置、设备及计算机存储介质 |
| CN114691586A (zh) * | 2022-05-26 | 2022-07-01 | 阿里巴巴（中国）有限公司 | 服务器、传输数据的方法以及带外管理芯片 |
| CN114691586B (zh) * | 2022-05-26 | 2022-10-04 | 阿里巴巴（中国）有限公司 | 服务器、传输数据的方法以及带外管理芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019052124A1 (zh) | 2019-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107577624A (zh) | 一种数据处理方法及电子设备 | |
| CN1320436C (zh) | 储存虚拟化计算机***及用于其中的外接式控制器 | |
| KR101242896B1 (ko) | Ｉ/ｏ 처리 시스템의 채널 서브시스템에서 제어 블록에 대한 간접 데이터 주소지정 제공 | |
| KR101340176B1 (ko) | 스마트 스케일러블 스토리지 스위치 아키텍처 | |
| CN103107960B (zh) | 通过开关卡减少交换结构中交换故障的影响的方法和*** | |
| US8301810B2 (en) | SAS storage virtualization controller, subsystem and system using the same, and method therefor | |
| WO2019062218A1 (zh) | 一种实现多NVMe硬盘背板点灯的设计方法 | |
| CN106776196A (zh) | 一种服务器硬盘状态监控方法及*** | |
| CN105955898A (zh) | 一种兼容SAS硬盘与NVMe硬盘的硬盘背板 | |
| US9367510B2 (en) | Backplane controller for handling two SES sidebands using one SMBUS controller and handler controls blinking of LEDs of drives installed on backplane | |
| CN107832199A (zh) | 基于cpld的硬盘监控*** | |
| US20050228924A1 (en) | Expander device capable of persistent reservations and persistent affiliations | |
| CN111880727A (zh) | 一种用于硬盘端口号灵活分配的硬件架构及其实现方法 | |
| CN106933753B (zh) | 智能接口卡的控制方法及装置 | |
| US6973516B1 (en) | Method and apparatus for a controller capable of supporting multiple protocols | |
| TWI418991B (zh) | 針對智慧型儲存交換器所設計的快閃記憶體系統 | |
| CN109062829A (zh) | 一种硬盘扩展设备 | |
| US9507744B2 (en) | Handling two SGPIO channels using single SGPIO decoder on a backplane controller | |
| CN109117342A (zh) | 一种服务器及其硬盘健康状态监测*** | |
| US20130054874A1 (en) | Updating computer readable instructions on devices in a data storage fabric | |
| CN206684724U (zh) | 一种服务器模块化管理控制*** | |
| CN117349212A (zh) | 一种服务器主板及其固态硬盘***检测方法 | |
| US20230089389A1 (en) | Transaction analyzer for communication bus traffic | |
| US8427941B2 (en) | Redundant storage virtualization subsystem having data path branching functionality | |
| CN111459863B (zh) | 一种基于nvme-mi的机箱管理***及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180112 |
|
| RJ01 | Rejection of invention patent application after publication |