CN107565928A - 一种高倍增系数的电容倍增器 - Google Patents

Abstract

本发明公开了一种高倍增系数的电容倍增器包括第一共源共栅电路模块、第二共源共栅电路模块、跨导放大器电路模块、片内电容、第一偏置电流源、第二偏置电流源和第三偏置电流源，跨导放大器电路模块上设有第一输入端和第二输入端，第一输入端与第一共源共栅电路模块的输出端连接，第二输入端与第二共源共栅电路模块的输出端连接，跨导放大器电路模块的输出端与片内电容连接；本发明采用高输出阻抗的调节型共源共栅电路结构，并在跨导放大器电路模块的输出端增加电流镜结构，极大地提高了电容倍增器的倍增系数，产生了更大的等效片内电容。该电容倍增器的整个电路结构只使用CMOS晶体管和电容，故具有面积小、倍增系数高的特点。

Description

一种高倍增系数的电容倍增器

技术领域

本发明涉及集成电路技术领域，具体是一种高倍增系数的电容倍增器。

背景技术

电容作为一种基本的电子元件，在各种模拟电路中具有广泛的应用。如环路滤波器，低压差线性稳压器、交流-直流、直流-直流转换器等，往往需要用到数十nF或数十μF量级的大电容。若将该量级的电容集成在芯片内，势必会占用非常大的片内面积；若采用片外电容，则需要额外的引脚，也增加了印刷电路板(PCB)的面积和设计的难度，与此同时，增加的引脚还可能引入新的寄生参数，对电路性能产生进一步的影响。

采用片内有源器件构建电容倍增电路，以实现片内等效大电容是目前常用的电容倍增方法。根据信号转换模式的不同，电容倍增器可以分为电压模电容倍增器与电流模电容倍增器两种结构。

图1所示是传统的电压模电容倍增器的结构示意图，其本质是利用密勒效应，将跨接在X和Y这两个节点之间的片内电容C等效为节点X到地的电容C_eq1及节点Y到地的电容C_eq2。其中节点X端的等效电容C_eq1如式(1)所示，它相当于片内电容C被等效放大了(1+A_v)倍，A_v是节点X与节点Y间运算放大器的增益：

C_eq1＝(1+A_V)×C (1)

图1中，运算放大器的增益A_v通常可以达到100以上，因此该结构能产生较大的等效片内电容，但运算放大器在开环情况下线性度较差，且增益会随工艺和温度变化，导致倍增系数值的不稳定；此外，运算放大器的存在也限制了整个电容倍增器的动态范围，因此该电路结构并不适合于倍增精度高与动态范围受限的电容倍增器的设计。

图2所示是传统的电流模电容倍增器的结构示意图，其中流过片内电容C的电流为I_C。在电容C两端并联一个电流大小为K×I_C的电流源，流过输入节点Z的总电流I_eq＝(1+K)I_C。输入节点Z的等效电容C_eq如式(2)所示，它相当于片内电容C被等效放大了(1+K)倍：

式(2)中j与ω分别是虚单位与输入信号的角频率，V_in为节点Z端的输入电压，K为电流倍增系数。

该电流模电容倍增器通过电流镜实现电流的倍增，因此采用合适的版图技术，该电路结构可以实现很好的匹配，从而提高倍增系数的精度。但该电路结构中，电容的倍增系数取决于电流镜间的晶体管尺寸比例与电流比例，过高的电流倍增系数将不可避免地导致电路功耗的增加，因此该电路结构不适用于高倍数系数的电容倍增器的设计。

发明内容

本发明所要解决的技术问题是，针对现有技术的不足，提供一种高倍增系数的电容倍增器。

本发明解决上述技术问题所采用的技术方案为：一种高倍增系数的电容倍增器，包括第一共源共栅电路模块、第二共源共栅电路模块、跨导放大器电路模块、片内电容、第一偏置电流源、第二偏置电流源和第三偏置电流源，所述的跨导放大器电路模块上设有第一输入端和第二输入端，所述的第一输入端与所述的第一共源共栅电路模块的输出端连接，所述的第二输入端与所述的第二共源共栅电路模块的输出端连接，所述的跨导放大器电路模块的输出端与所述的片内电容连接；

第一共源共栅电路模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五PMOS管、第六PMOS管和第七PMOS管，第二NMOS管和第三NMOS管为共源共栅结构；跨导放大器电路模块包括第八PMOS管、第九PMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六PMOS管和第十七PMOS管，第十NMOS管的栅极为跨导放大器电路模块的第一输入端，第十一NMOS管的栅极为跨导放大器电路模块的第二输入端；第二共源共栅电路模块包括第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一PMOS管、第二十二PMOS管、第二十三PMOS管和第二十四NMOS管，第十八NMOS管和第二十NMOS管为共源共栅结构；

第十NMOS管的栅极分别与第二NMOS管的漏极和第五PMOS管的漏极连接，第五PMOS管的栅极与第六PMOS管的栅极连接，第二NMOS管的栅极分别与第一NMOS管的漏极和第六PMOS管的漏极连接，第六PMOS管的栅极分别与第七PMOS管的栅极和漏极连接，第七PMOS管的漏极与第二偏置电流源的一端连接，第二偏置电流源的另一端接地，第一NMOS管的栅极分别与第二NMOS管的源极和第三NMOS管的漏极连接，第三NMOS管的漏极与片内电容的一端连接，片内电容的另一端与所述的跨导放大器电路模块的输出端连接，第三NMOS管的栅极分别与第四NMOS管的栅极和漏极连接，第四NMOS管的漏极与第一偏置电流源的一端连接，第一偏置电流源的另一端接输入电源；

第十一NMOS管的栅极分别与第十八NMOS管的漏极和第二十一PMOS管的漏极连接，第二十一PMOS管的栅极与第二十二PMOS管的栅极连接，第十八NMOS管的栅极分别与第十九NMOS管的漏极和第二十二PMOS管的漏极连接，第二十二PMOS管的栅极分别与第二十三PMOS管的栅极和漏极连接，第二十三PMOS管的漏极与第二偏置电流源的一端连接，第二偏置电流源的另一端接地，第十九NMOS管的栅极分别与第十八NMOS管的源极和第二十NMOS管的漏极连接，第二十NMOS管的栅极分别与第二十四NMOS管的栅极和漏极连接，第二十四NMOS管的漏极与第一偏置电流源的一端连接；

第十NMOS管的漏极分别与第十七PMOS管的栅极和漏极连接，第十七PMOS管的栅极与第十六PMOS管的栅极连接，第十六PMOS管的漏极分别与第十五NMOS管的漏极和所述的跨导放大器电路模块的输出端连接，第十一NMOS管的漏极分别与第九PMOS管的栅极和漏极连接，第九PMOS管的栅极与第八PMOS管的栅极连接，第八PMOS管的漏极分别与第十四NMOS管的栅极和漏极连接，第十四NMOS管的栅极与第十五NMOS管的栅极相连；

第十NMOS管的源极分别与第十一NMOS管的源极和第十二NMOS管的漏极连接，第十二NMOS管的栅极分别与第十三NMOS管的栅极和漏极连接，第十三NMOS管的漏极与第三偏置电流源的一端连接，第三偏置电流源的另一端接输入电源；

第一NMOS管、第三NMOS管、第四NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十九NMOS管、第二十NMOS管、第二十四NMOS管的源极分别接地，第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十六PMOS管、第十七PMOS管、第二十一PMOS管、第二十二PMOS管和第二十三PMOS管的源极分别接输入电源。

与现有技术相比，本发明的优点在于：本发明采用高输出阻抗的调节型第一共源共栅电路模块和第二共源共栅电路模块结构，并在跨导放大器电路模块的输出端增加电流镜结构，极大地提高了电容倍增器的倍增系数，产生了更大的等效片内电容。该电容倍增器的整个电路结构只使用CMOS晶体管和电容，故具有面积小、倍增系数高的特点。

附图说明

图1为传统的电压模电容倍增器的结构示意图；

图2为传统的电流模电容倍增器的结构示意图；

图3为本发明电容倍增器的原理图；

图4为本发明中跨导放大器电路模块的结构示意图；

图5为本发明电容倍增器的总连接图；

图6为本发明电容倍增器的倍增系数仿真曲线。

具体实施方式

以下结合实施例对本发明作进一步详细描述。

实施例的高倍增系数的电容倍增器，如图所示，包括第一共源共栅电路模块、第二共源共栅电路模块、跨导放大器电路模块G、片内电容C_p、第一偏置电流源I₁、第二偏置电流源I₂和第三偏置电流源I₃，跨导放大器电路模块G上设有第一输入端和第二输入端，第一输入端与第一共源共栅电路模块的输出端连接，第二输入端与第二共源共栅电路模块的输出端连接，跨导放大器电路模块G的输出端与片内电容C_p连接；

第一共源共栅电路模块包括第一NMOS管M₁、第二NMOS管M₂、第三NMOS管M₃、第四NMOS管M₄、第五PMOS管M₅、第六PMOS管M₆和第七PMOS管M₇，第二NMOS管M₂和第三NMOS管M₃为共源共栅结构；跨导放大器电路模块G包括第八PMOS管M₈、第九PMOS管M₉、第十NMOS管M₁₀、第十一NMOS管M₁₁、第十二NMOS管M₁₂、第十三NMOS管M₁₃、第十四NMOS管M₁₄、第十五NMOS管M₁₅、第十六PMOS管M₁₆和第十七PMOS管M₁₇，第十NMOS管M₁₀的栅极为跨导放大器电路模块G的第一输入端，第十一NMOS管M₁₁的栅极为跨导放大器电路模块G的第二输入端；第二共源共栅电路模块包括第十八NMOS管M₁₈、第十九NMOS管M₁₉、第二十NMOS管M₂₀、第二十一PMOS管M₂₁、第二十二PMOS管M₂₂、第二十三PMOS管和M₂₃第二十四NMOS管M₂₄，第十八NMOS管M₁₈和第二十NMOS管M₂₀为共源共栅结构；

第十NMOS管M₁₀的栅极分别与第二NMOS管M₂的漏极和第五PMOS管M₅的漏极连接，第五PMOS管M₅的栅极与第六PMOS管M₆的栅极连接，第二NMOS管M₂的栅极分别与第一NMOS管M₁的漏极和第六PMOS管M₆的漏极连接，第六PMOS管M₆的栅极分别与第七PMOS管M₇的栅极和漏极连接，第七PMOS管M₇的漏极与第二偏置电流源I₂的一端连接，第二偏置电流源I₂的另一端接地，第一NMOS管M₁的栅极分别与第二NMOS管M₂的源极和第三NMOS管M₃的漏极连接，第三NMOS管M₃的漏极与片内电容C_p的一端连接，片内电容C_p的另一端与跨导放大器电路模块的输出端连接，第三NMOS管M₃的栅极分别与第四NMOS管M₄的栅极和漏极连接，第四NMOS管M₄的漏极与第一偏置电流源I₁的一端连接，第一偏置电流源I₁的另一端接输入电源；

第十一NMOS管M₁₁的栅极分别与第十八NMOS管M₁₈的漏极和第二十一PMOS管M₂₁的漏极连接，第二十一PMOS管M₂₁的栅极与第二十二PMOS管M₂₂的栅极连接，第十八NMOS管M₁₈的栅极分别与第十九NMOS管M₁₉的漏极和第二十二PMOS管M₂₂的漏极连接，第二十二PMOS管M₂₂的栅极分别与第二十三PMOS管M₂₃的栅极和漏极连接，第二十三PMOS管M₂₃的漏极与第二偏置电流源I₂的一端连接，第二偏置电流源I₂的另一端接地，第十九NMOS管M₁₉的栅极分别与第十八NMOS管M₁₈的源极和第二十NMOS管M₂₂的漏极连接，第二十NMOS管M₂₂的栅极分别与第二十四NMOS管M₂₄的栅极和漏极连接，第二十四NMOS管M₂₄的漏极与第一偏置电流源I₁的一端连接；

第十NMOS管M₁₀的漏极分别与第十七PMOS管M₁₇的栅极和漏极连接，第十七PMOS管M₁₇的栅极与第十六PMOS管M₁₆的栅极连接，第十六PMOS管M₁₆的漏极分别与第十五NMOS管M₁₅的漏极和跨导放大器电路模块的输出端连接，第十一NMOS管M₁₁的漏极分别与第九PMOS管M₉的栅极和漏极连接，第九PMOS管M₉的栅极与第八PMOS管M₈的栅极连接，第八PMOS管M₈的漏极分别与第十四NMOS管M₁₄的栅极和漏极连接，第十四NMOS管M₁₄的栅极与第十五NMOS管M₁₅的栅极相连；

第十NMOS管M₁₀的源极分别与第十一NMOS管M₁₁的源极和第十二NMOS管M₁₂的漏极连接，第十二NMOS管M₁₂的栅极分别与第十三NMOS管M₁₃的栅极和漏极连接，第十三NMOS管M₁₃的漏极与第三偏置电流源I₃的一端连接，第三偏置电流源I₃的另一端接输入电源；

第一NMOS管M₁、第三NMOS管M₃、第四NMOS管M₄、第十二NMOS管M₁₂、第十三NMOS管M₁₃、第十四NMOS管M₁₄、第十五NMOS管M₁₅、第十九NMOS管M₁₉、第二十NMOS管M₂₀、第二十四NMOS管M₂₄的源极分别接地，第五PMOS管M₅、第六PMOS管M₆、第七PMOS管M₇、第八PMOS管M₈、第九PMOS管M₉、第十六PMOS管M₁₆、第十七PMOS管M₁₇、第二十一PMOS管M₂₁、第二十二PMOS管M₂₂和第二十三PMOS管M₂₃的源极分别接输入电源。

如图3所示，第一NMOS管M₁作为反馈管，以减小第二NMOS管M₂源极的输入阻抗R_x及增大第二NMOS管M₂漏极节点的输出阻抗R_y：

R_y≈g_m2r_o2r_o3A₁ (4)

其中g_m2是第二NMOS管M₂的跨导，r_o2、r_o3、r_o5分别是第二NMOS管M₂、第三NMOS管M₃、第五PMOS管M₅的沟道电阻，A₁是第一NMOS管M₁的增益。

由于输入阻抗R_x非常小，电路正常工作时，流过片内电容C_p的交流电流i_p将大部分通过第二NMOS管M₂，并在第二NMOS管M₂的漏极(即高阻节点b端)产生一个相应的交流电压V_y(V_y＝i_p×R_y)。该交流电压输入至跨导放大器电路模块G，在跨导放大器电路模块G的输出端产生一个放大的交流电流I，I＝G_m×i_p×R_y。因此，片内电容C_p的两端相当于并联了一个电流为G_m×i_p×R_y的电流源，而本发明电容倍增器实质为一种电流模电容倍增器，根据电流模电容倍增器的原理可知，本发明电容倍增器的等效电容C_eq的大小为：

式(5)中I_in与V_in分别是输入端a的输入电流与输入电压，G_m是跨导放大器电路模块G的跨导。

如图4所示，节点a为电容倍增器的输入端，也是跨导放大器电路模块G的输出端；V₁与V₂为跨导放大器电路模块G的两个输入电压信号，第十NMOS管M₁₀、第十一NMOS管M₁₁将输入电压信号转换为电流信号，再通过第十四NMOS管M₁₄、第十五NMOS管M₁₅、第十六PMOS管M₁₆和第十七PMOS管M₁₇构成的电流镜，将电流信号按比例系数N镜像输出，该输出电流信号I为：

I≈i_pR_yg_m10N (6)

其中i_p是流过片内电容C_p的电流，g_m10是第十NMOS管M₁₀的跨导，N是第十六PMOS管M₁₆和第十七PMOS管M₁₇或者第十四NMOS管M₁₄和第十五NMOS管M₁₅的尺寸比例系数。

如图5所示，流过片内电容C_p的交流电流i_p经由第二NMOS管M₂到达高阻节点b，即第二NMOS管M₂的漏极，通过输出阻抗R_y转换为电压信号。该电压信号输入至第十NMOS管M₁₀的栅极，并通过第十NMOS管M₁₀转换成电流信号，最后经过第十六PMOS管M₁₆和第十七PMOS管M₁₇或者第十四NMOS管M₁₄和第十五NMOS管M₁₅构成的电流镜镜像到跨导放大器电路模块G的输出端，即电容倍增器的输入端。该结构相当于在片内电容C_p的两端并联了一个g_m10R_yNi_p倍的电流源，根据电流模电容倍增器的原理可知，此时在输入节点a处的等效电容如式(7)，它相当于片内电容C_p被等效放大了(1+g_m10R_yN)倍：

本发明电容倍增器的倍增系数仿真曲线如图6所示，在仿真时将跨导放大器电路模块G中电流镜的比例系数N取1，并通过设置合适的静态工作点，进行交流仿真。可以看出，在低频情况下，电容倍增器能够对电容进行稳定的等效倍增，倍增系数(1+g_m10R_yN)值与仿真结果基本吻合。

综上可见，本发明采用高输出阻抗的调节型第一共源共栅电路模块和第二共源共栅电路模块结构，并在跨导放大器电路模块G的输出端增加电流镜结构，极大地提高了电容倍增器的倍增系数，产生了更大的等效片内电容。该电容倍增器的整个电路结构只使用CMOS晶体管和电容，故具有面积小、倍增系数高的特点。

Claims (1)

1.一种高倍增系数的电容倍增器，其特征在于包括第一共源共栅电路模块、第二共源共栅电路模块、跨导放大器电路模块、片内电容、第一偏置电流源、第二偏置电流源和第三偏置电流源，所述的跨导放大器电路模块上设有第一输入端和第二输入端，所述的第一输入端与所述的第一共源共栅电路模块的输出端连接，所述的第二输入端与所述的第二共源共栅电路模块的输出端连接，所述的跨导放大器电路模块的输出端与所述的片内电容连接；

第一共源共栅电路模块包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五PMOS管、第六PMOS管和第七PMOS管，第二NMOS管和第三NMOS管为共源共栅结构；跨导放大器电路模块包括第八PMOS管、第九PMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六PMOS管和第十七PMOS管，第十NMOS管的栅极为跨导放大器电路模块的第一输入端，第十一NMOS管的栅极为跨导放大器电路模块的第二输入端；第二共源共栅电路模块包括第十八NMOS管、第十九NMOS管、第二十NMOS管、第二十一PMOS管、第二十二PMOS管、第二十三PMOS管和第二十四NMOS管，第十八NMOS管和第二十NMOS管为共源共栅结构；

第十NMOS管的栅极分别与第二NMOS管的漏极和第五PMOS管的漏极连接，第五PMOS管的栅极与第六PMOS管的栅极连接，第二NMOS管的栅极分别与第一NMOS管的漏极和第六PMOS管的漏极连接，第六PMOS管的栅极分别与第七PMOS管的栅极和漏极连接，第七PMOS管的漏极与第二偏置电流源的一端连接，第二偏置电流源的另一端接地，第一NMOS管的栅极分别与第二NMOS管的源极和第三NMOS管的漏极连接，第三NMOS管的漏极与片内电容的一端连接，片内电容的另一端与所述的跨导放大器电路模块的输出端连接，第三NMOS管的栅极分别与第四NMOS管的栅极和漏极连接，第四NMOS管的漏极与第一偏置电流源的一端连接，第一偏置电流源的另一端接输入电源；

第十一NMOS管的栅极分别与第十八NMOS管的漏极和第二十一PMOS管的漏极连接，第二十一PMOS管的栅极与第二十二PMOS管的栅极连接，第十八NMOS管的栅极分别与第十九NMOS管的漏极和第二十二PMOS管的漏极连接，第二十二PMOS管的栅极分别与第二十三PMOS管的栅极和漏极连接，第二十三PMOS管的漏极与第二偏置电流源的一端连接，第二偏置电流源的另一端接地，第十九NMOS管的栅极分别与第十八NMOS管的源极和第二十NMOS管的漏极连接，第二十NMOS管的栅极分别与第二十四NMOS管的栅极和漏极连接，第二十四NMOS管的漏极与第一偏置电流源的一端连接；

第十NMOS管的漏极分别与第十七PMOS管的栅极和漏极连接，第十七PMOS管的栅极与第十六PMOS管的栅极连接，第十六PMOS管的漏极分别与第十五NMOS管的漏极和跨导放大器电路模块的输出端连接，第十一NMOS管的漏极分别与第九PMOS管的栅极和漏极连接，第九PMOS管的栅极与第八PMOS管的栅极连接，第八PMOS管的漏极分别与第十四NMOS管的栅极和漏极连接，第十四NMOS管的栅极与第十五NMOS管的栅极相连；

第十NMOS管的源极分别与第十一NMOS管的源极和第十二NMOS管的漏极连接，第十二NMOS管的栅极分别与第十三NMOS管的栅极和漏极连接，第十三NMOS管的漏极与第三偏置电流源的一端连接，第三偏置电流源的另一端接输入电源；

第一NMOS管、第三NMOS管、第四NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十九NMOS管、第二十NMOS管、第二十四NMOS管的源极分别接地，第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十六PMOS管、第十七PMOS管、第二十一PMOS管、第二十二PMOS管和第二十三PMOS管的源极分别接输入电源。