CN107565537B - 一种esd保护电路和方法 - Google Patents
一种esd保护电路和方法 Download PDFInfo
- Publication number
- CN107565537B CN107565537B CN201710924098.3A CN201710924098A CN107565537B CN 107565537 B CN107565537 B CN 107565537B CN 201710924098 A CN201710924098 A CN 201710924098A CN 107565537 B CN107565537 B CN 107565537B
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- esd
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供了一种ESD保护电路和方法,保护电路包括:分压电路,用于将直流电源的电压进行分压并输出分压后电压信号的分压电路;电荷释放支路,用于采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流泄放到接地节点,在出现反向ESD时将反向ESD释放;其中,需进行ESD保护的器件的驱动电压的值小于直流电源的电压值;如此,通过分压电路将高电源电压转换为低电压,确保低压工艺的器件的正常运行,并且至少将正向ESD通过电荷释放支路进行释放,确保低压工艺下的器件可以承受正向ESD;另外,需进行ESD保护的器件中的MOS管可以采用源漏极之间可承受高电源电压的器件,防止MOS管在高电源电压下出现损坏。
Description
技术领域
本发明涉及ESD保护技术,尤其涉及一种静电释放(Electro-Static discharge,ESD)保护电路和方法。
背景技术
ESD是一种常见的近场危害源,可形成高电压,瞬时大电流,对电路器件造成损伤。为防止这种瞬间的大电流高电压对器件造成损伤,在电路内部需要设计ESD保护电路。然而,在将低压工艺下的电容和晶体管等器件(适应于低电源电压的器件)应用于高电源电压场景时,目前还缺乏相应的ESD保护电路,导致产生由于ESD而出现的器件损坏等情况。
发明内容
为解决现有存在的技术问题,本发明实施例提供一种ESD保护电路和方法,可以在将低压工艺下的电容和晶体管等器件应用于高电源电压场景时,提供相应的ESD保护电路,使低压工艺下的器件可以承受由高电源电压而产生的ESD。
为达到上述目的,本发明实施例的技术方案是这样实现的:
本发明实施例提供一种静电释放ESD保护电路,所述保护电路接入直流电源,所述保护电路包括:
分压电路,用于将直流电源的电压进行分压并输出分压后电压信号的分压电路;
电荷释放支路,用于采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流泄放到接地节点;其中,所述需进行ESD保护的器件的驱动电压的值小于所述直流电源的电压值。
本发明实施例还提供一种静电释放ESD保护方法,所述方法包括:
将直流电源的电压进行分压,并输出分压后电压信号;
采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流泄放到接地节点;其中,所述需进行ESD保护的器件的驱动电压的值小于所述直流电源的电压值。
本发明实施例提供的一种ESD保护电路和方法中,所述保护电路接入直流电源,所述保护电路包括:分压电路,用于将直流电源的电压进行分压并输出分压后电压信号的分压电路;电荷释放支路,用于采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流泄放到接地节点,当反向ESD来临时通过其寄生二极管释放电荷;其中,所述需进行ESD保护的器件的驱动电压的值不超过器件可承受的最大电压(小于所述直流电源的电压值);如此,一方面通过分压电路将高电源电压转换为低电压,确保低压工艺的电容和MOS管的正常运行,另一方面,至少将正向ESD通过电荷释放支路进行释放,确保低压工艺下的器件可以承受正向ESD。
附图说明
图1为本发明实施例中的ESD保护电路的一个示意图;
图2为本发明实施例静电释放ESD保护方法的流程图;
图3为本发明实施例中的ESD保护电路的另一个示意图。
具体实施方式
以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
本发明实施例公开了一种ESD保护电路和方法,可以针对应用于高电源电压应用场景的低压工艺器件提供ESD保护,这里,低压工艺器件通常用于表示在低电源电压下可以正常工作的器件,这种器件在直接接入高电源电压可能会发生器件损坏等情况,本发明实施例中,低压工艺器件包括但不限于电容、金属—氧化物—半导体(Metal OxideSemiconductor)场效应晶体管(简称MOS管)等;需要说明的是,上述记载的低电源电压与高电源电压是相对的概念,例如,低压工艺器件是可以在2.5V电源电压下正常工作的器件,当电源电压超过2.5V时,可认为电源为高电源电压;需要指出的是,此处仅仅是举例说明了低压工艺器件和高电压电压,根据实际情况,低压工艺器件还可以是在其他电源电压下正常工作的器件,高电源电压也可以实际情况进行设置。
基于上述记载的低压工艺器件以及应用场景,提出以下各具体实施例。
第一实施例
图1是本发明实施例中的ESD保护电路的一个示意图,如图1所示,该ESD保护电路接入直流电源101,所述保护电路包括:
分压电路102,用于将直流电源的电压进行分压并输出分压后电压信号的分压电路;
电荷释放支路103,用于采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流(即由正向ESD带来的正电荷)泄放到接地节点;其中,所述需进行ESD保护的器件的驱动电压的值小于所述直流电源的电压值,且不超过相应器件可承受的最大电压。
这里,电荷释放支路103,还可以用于在反向ESD来临时通过电源到地的反向二极管释放电荷,这个反向二极管可以是各种形式的二极管,例如,可以是正向保护器件的寄生二极管,这里的正向保护器件值需进行ESD保护的器件。
这里,所述需进行ESD保护的器件包括以下至少一种:电容、MOS管。
示例性地,需进行ESD保护的器件的至少一个电容的一端接入分压后电压信号,另一端连接接地节点。
可选的,需进行ESD保护的器件的驱动电压的值不大于所述电容的耐压值或所述MOS管的栅极最大电压的值。
本发明实施例中并不对ESD保护器件的电容和MOS管的数量进行限制,需进行ESD保护的器件中的电容和MOS管的数量可以根据实际应用需求进行确定;可选地,对于需进行ESD保护的器件的具体电路连接关系,也可以根据实际应用需求进行灵活设置。
可以理解的是,电容的耐压值用于表示电容可以承受的最大电压值;在MOS管的栅极电压超过MOS管的栅极最大电压时,可能导致MOS不能正常运行,需要说明的是,在上述对MOS管的栅极最大电压的说明中,仅仅对电压的数值进行说明,并不考虑电压的正负。
显然,可以看出,在电容的耐压值小于所述直流电源电压时,MOS管的栅极最大电压小于所述直流电源电压时,可以将电容和MOS管看作为在高电源电压场景下的低压工艺器件。
示例性的,分压电路102的参数可以根据直流电源电压、以及电荷释放支路中器件的正常工作电压进行设置,例如,直流电源电压为6V,而电荷释放支路中的MOS管和电容的正常工作电压为3V,那么所设置的分压电路须确保其输出电压为3V,以保证电荷释放支路中器件的正常运行。
在实际实施时,电荷释放支路103可以包括:
将分压后电压信号连接至需进行ESD保护的器件的第一支路;以及
将需进行ESD保护的器件连接至接地节点的第二支路。
例如,第一支路和第二支路均可以包括用于电路连接的导线,第一支路和第二支路均可以包括电阻等器件。
可以看出,在上述记载的ESD保护电路,一方面,通过设置合适的分压电路,可以将高电源电压转换为适合电荷释放支路中的器件正常工作的低电压,确保低压工艺的电容和MOS管的正常运行,另一方面,电荷释放支路可以至少将正向ESD通过电荷释放支路进行释放,确保低压工艺下的器件可以承受正向ESD。
可选的,上述记载的保护电路还可以包括用于泄放反向ESD电流(即由反向ESD带来的负电荷)的二极管(图1未示出),也就是说,对于反向ESD电流,可以通过二极管释放;在一个可选的示例中,二极管的阳极接地,阴极连接上述记载的直流电源;如此,可以轻易地释放反向ESD电流。
特别地,在上述记载的电荷释放支路包括MOS管,如果电荷释放支路中的任意一个MOS管的源极和漏极分别连接直流电源和地,那么可以不设置额外的二极管;这是由于每个MOS管都存在寄生二极管,此时,可以通过相应MOS管的寄生二极管泄放反向ESD电流。
在实际实施时,在需进行ESD保护的器件包括至少一个MOS管时,为了确保MOS管的正常工作,可以将MOS管的源极和漏极中的一个接地,将MOS管的源极和漏极中的另一个连接直流电源;例如,MOS管的源极或漏极可以直接接地,也可以在MOS管的源极或漏极与地之间串联电阻;MOS管的源极或漏极可以直接连接直流电源,也可以在MOS管的源极或漏极与直流电源之间串联电阻。
可以看出,上述记载的需进行ESD保护的器件包括MOS管时,为了确保MOS管的正常运行,需进行ESD保护的器件中的每个MOS管的漏源击穿电压(耐压值)大于所述直流电源的电压;这里,MOS管的漏源击穿电压是指MOS管栅源电压一定时,MOS管正常工作所能承受的最大漏源电压。
由于横向扩散金属氧化物半导体(LDMOS)管的漏源击穿电压通常较大,在一个示例中,需进行ESD保护的器件中的各MOS管中的至少一个MOS管可以是LDMOS管,特别地,需进行ESD保护的器件中的各MOS管均为LDMOS管。需要说明的是,这里仅仅是举例说明了需进行ESD保护的器件中的各MOS管的种类,并不限制需进行ESD保护的器件中的MOS管必须是LDMOS管,例如,需进行ESD保护的器件中的MOS管还可以是其他源漏极可以承受高电压的器件。
可以看出,采用本发明第二实施例所述的ESD保护电路中,可以保证需进行ESD保护的器件中的MOS管的源漏极可以承受较大的电压差,保证MOS管不会因为高电压而击穿。
可选的,需进行ESD保护的器件中的MOS管的个数可以是1个,也可以是至少两个,下面分别通过两个具体示例进行说明。
示例1:
需进行ESD保护的器件中的MOS管为第1个MOS管,第1个MOS管的栅极用于接入所述分压后电压信号。
可选的,第1个MOS管的栅极可以直接连接分压电路的输出端,也可以在串联其他器件(例如电阻或电容)后连接分压电路的输出端。
在实际实施时,第1个MOS管的源极和漏极中的一个直接连接直流电源,或者在串联电阻后连接直流电源,第1个MOS管的源极和漏极中的另一个直接连接直流电源,或者在串联电阻后接地;第1个MOS管的源极和漏极在电路中的连接关系需要根据实际应用需求确定。
示例2:
需进行ESD保护的器件包括由第1个MOS管至第N个MOS管级联而成的级联电路,所述第1个MOS管的栅极用于接入所述分压后电压信号,N为大于1的自然数。
在实际实施时,第1个MOS管的源极和漏极中的一个直接连接直流电源,或者在串联电阻后连接直流电源,第1个MOS管的源极和漏极中的另一个直接连接直流电源,或者在串联电阻后接地;第1个MOS管的源极和漏极在电路中的连接关系需要根据实际应用需求确定。
当n=2,3…N时,第n个MOS管的源极和漏极在电路中的连接关系与第1个MOS管相同,这里不再赘述。
对于某些特定的实际应用需求,还可以在需进行ESD保护的器件中的每个MOS管的栅极与地之间连接电阻,例如,每个MOS管导通时,其栅极与地之间的电阻会有电流经过,由于MOS管之间为级联关系,那么可以使下一级MOS管导通。
可选的,分压电路为电阻分压电路,这里并不对电阻分压电路中的电阻个数进行限制,电阻分压电路中的电阻个数可以记为M,M为大于1的自然数。
可以理解的是,在电路工艺中,电阻会不可避免的存在容值相对较小的寄生电容,当正向ESD事件来临(即出现正向ESD电流)时,在电荷对电阻的寄生电容充电导致分压电路的输出电压在有高频信号影响时不是理想的输出电压;例如,一个电阻分压的电路的一个电阻两端理想的输出电压为直流电源电压的1/3,由于该电阻的寄生电容,使得该电阻两端的实际输出电压不是直流电源电压的1/3。
为了解决上述技术问题,在1个示例中,电阻分压电路的每个电阻还并联接有电容,与电阻分压电路的第i个电阻并联的电容的电容值大于或等于所述电阻分压电路的第i个电阻的寄生电容的电容值的K倍,K为设定的大于1的正数,i取1至M,M为所述电阻分压电路的电阻个数;
这里,K的取值可以根据进行经验性地设置,例如K大于5,那么,通过电阻分压电路的每个电阻设置与之并联较大电容值的电容,可以确保电阻分压的电路的输出电压在高频信号的影响下仍然达到实际应用需求,确保电荷释放支路中的器件的正常运行。
对于上述记载的ESD保护电路,可以采用静电释放ESD保护方法说明工作过程。
图2为本发明实施例静电释放ESD保护方法的流程图,如图2所示,该流程可以包括:
步骤201:将直流电源的电压进行分压,并输出分压后电压信号;
步骤202:采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流泄放到接地节点;其中,所述需进行ESD保护的器件的驱动电压的值小于所述直流电源的电压值,且不超过器件可承受的最大电压。
另外,在反向ESD来临时通过电源到地的反向二极管释放电荷,这个反向二极管可以是各种形式的二极管,例如,可以是正向保护器件的寄生二极管。
可选的,需进行ESD保护的器件包括以下至少一项:电容、MOS管。
第二实施例
为了能够更加体现本发明的目的,在本发明上述实施例的基础上,进行进一步的举例说明。
图3为本发明实施例的ESD保护电路的另一个示意图,如图3所示,ESD保护电路中的电阻分压电路包括第一电阻R1和第二电阻R2,第一电阻R1和第二电阻R2分别并联有第一电容C1和第二电容C2;电荷释放支路包括第三电容C3a、第四电容C3b、第一MOS管M1、第二MOS管M2、第三电阻Rg1和第四电阻Rg2,其中,第三电容C3a的一端连接直流电源Vcc,另一端连接第四电容C3b的一端,第三电阻Rg1接在第四电容C3b的另一端和地之间;第一MOS管M1的栅极连接第四电容C3b的另一端,第一MOS管M1的源极和漏极中的一个连接直流电源Vcc,另一个分别连接第二MOS管M2的栅极和第四电阻Rg2的一端,第四电阻Rg2的另一端接地;第二MOS管M2的源极和漏极中的一个连接直流电源Vcc,另一个接地,可以看出,第一MOS管M1和第二MOS管M2相互级联;
另外,ESD保护电路还包括第五电阻R3,第五电阻R3的一端连接第一电阻R1和第二电阻R2的公共节点,另一端连接第三电容C3a和第四电容C3b的公共节点;ESD保护电路还包括二极管D1,二极管D1的阳极接地,阴极连接直流电源Vcc。
以2.5V低压工艺的电容和MOS管在5V电源电压下的应用为例;图2中,通过第一电阻R1和第二电阻R2将电源电压进行分压使得第三电容C3a和第四电容C3b两端的直流电压差是电源电压的一半,以满足工艺需求,此时第一电阻R1和第二电阻R2的电阻值相等。
由于在集成电路工艺中,电阻总是不可避免的存在容值相对较小的寄生电容;当正向ESD事件来临时,电荷对电阻的寄生电阻充电导致电阻分压地电路的输出电压在高频信号影响下情况下并不是电源电压的一半;因此,可以在第一电阻R1和第二电阻R2上分别并联两个容值相对R1/R2寄生电容大的电容:第一电容C1和第二电容C2,此时,第一电阻R1和第二电阻R2的寄生电容的影响可以忽略,第一电容C1和第二电容C2的电容值接近或相等,以保证电阻分压电路的输出电压在有高频信号影响的情况下仍为电源电压的一半。
在上述记载的ESD保护电路具体工作时,当正向ESD信号来临时,第三电容C3a和第四电容C3b充电,第一晶体管M1栅极的电压上升,第一MOS管M1导通;第一MOS管M1导通后,第四电阻Rg2上会有电流流过,因此第二MOS管M2的栅极电压会上升,第二MOS管M2导通;此时正向ESD的电荷会通过第一MOS管M1和第二MOS管M2释放到地。其中,为保证第三电阻Rg1上有足够的电流使得第一MOS管M1导通,第五电阻R3的电阻值要远大于Rg1,避免信号通过第五电阻R3然后经过左边的电阻和电容(即第二电阻R2和第二电容C2)释放到地。
可以看出,电阻分压电路使得第一MOS管M1的栅源电压为电源电压的一半(2.5V),以满足工艺要求;同时第一MOS管M1、第二MOS管M2采用LDMOS管,其源漏可以承受较大的电压,以避免由于高电源电压引起的器件的源漏击穿。
另外,当反向ESD事件来临时,电荷可以通过二极管D1释放;这里,也可以不额外设置二极管D1,这是由于第二MOS管中的寄生二极管也可以产生与二极管D1相同的作用。
可以看出,本发明第四实施例中,通过电阻分压使得第三电容C3a或第四电容C3b两端的电压差降低为直流电源电压的一半,因而保证在高电源电压的情况下,低压工艺电容不会击穿;而在MOS管(包括第一晶体管M1和第二晶体管M2)采用LDMOS管时,使得MOS管源漏可耐受较大的电压差,因而保证MOS管不会因为高电压而击穿。
需要说明的是,图3所示的ESD保护电路仅仅是本发明的ESD保护电路的一个示例;根据实际情况,可以针对图3的电路,更改电阻、电容和MOS管的数量,也可以将图3中的二极管D1去掉,根据实际应用需求,可以将不同的电阻串联或并联,或者,将不同的电容串联或并联。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种静电释放ESD保护电路,其特征在于,所述保护电路接入直流电源,所述保护电路包括:
分压电路,用于将直流电源的电压进行分压并输出分压后电压信号的分压电路;
电荷释放支路,用于采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流泄放到接地节点;其中,所述需进行ESD保护的器件的驱动电压的值小于所述直流电源的电压值;
所述电荷释放支路具体包括:
第一支路,用于将分压后电压信号连接至所述需进行ESD保护的器件;以及,
第二支路,用于将所述需进行ESD保护的器件连接至接地节点;
所述需进行ESD保护的器件中的MOS管为第1个MOS管,所述第1个MOS管的栅极接入所述分压后电压信号,所述第1个MOS管的源极和漏极中的一个接入直流电源,所述第1个MOS管的源极和漏极中的另一个连接接地节点;或者,
所述需进行ESD保护的器件中的MOS管包括第1个MOS管至第N个MOS管,所述第1个MOS管至第N个MOS管相互级联,所述第1个MOS管的栅极接入所述分压后电压信号,所述需进行ESD保护的器件中的每个MOS管的源极和漏极中的一个接入直流电源,所述需进行ESD保护的器件中的每个MOS管的源极和漏极中的另一个连接接地节点,N为大于1的自然数。
2.根据权利要求1所述的保护电路,其特征在于,所述需进行ESD保护的器件包括以下至少一种:电容、金属氧化物半导体场效应晶体管MOS管。
3.根据权利要求2所述的保护电路,其特征在于,所述需进行ESD保护的器件的驱动电压的值不超过所述电容的耐压值或所述MOS管的栅极最大电压的值。
4.根据权利要求2所述的保护电路,其特征在于,所述需进行ESD保护的器件包括至少一个MOS管时,所述需进行ESD保护的器件中的每个MOS管的漏源击穿电压大于所述直流电源的电压。
5.根据权利要求4所述的保护电路,其特征在于,所述需进行ESD保护的器件中的至少一个MOS管为横向扩散金属氧化物半导体LDMOS管。
6.根据权利要求2所述的保护电路,其特征在于,所述需进行ESD保护的器件的至少一个电容的一端接入分压后电压信号,另一端连接接地节点。
7.根据权利要求1所述的保护电路,其特征在于,所述保护电路还包括:用于泄放反向ESD电流的二极管。
8.根据权利要求1所述的保护电路,其特征在于,所述分压电路为电阻分压电路。
9.根据权利要求8所述的保护电路,其特征在于,所述电阻分压电路的每个电阻还并联接有电容,与电阻分压电路的第i个电阻并联的电容的电容值大于或等于所述电阻分压电路的第i个电阻的寄生电容的电容值的K倍,K为大于1的正数,i取1至M,M为所述电阻分压电路的电阻个数。
10.一种静电释放ESD保护方法,其特征在于,所述方法包括:
将直流电源的电压进行分压,并输出分压后电压信号;
采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流泄放到接地节点;其中,所述需进行ESD保护的器件的驱动电压的值小于所述直流电源的电压值;
所述采用分压后电压信号驱动需进行ESD保护的器件工作,并在出现正向ESD时将由正向ESD电流泄放到接地节点的步骤,具体包括:
通过第一支路将分压后电压信号连接至所述需进行ESD保护的器件;以及,通过第二支路将所述需进行ESD保护的器件连接至接地节点;
所述需进行ESD保护的器件中的MOS管为第1个MOS管,所述第1个MOS管的栅极接入所述分压后电压信号,所述第1个MOS管的源极和漏极中的一个接入直流电源,所述第1个MOS管的源极和漏极中的另一个连接接地节点;或者,
所述需进行ESD保护的器件中的MOS管包括第1个MOS管至第N个MOS管,所述第1个MOS管至第N个MOS管相互级联,所述第1个MOS管的栅极接入所述分压后电压信号,所述需进行ESD保护的器件中的每个MOS管的源极和漏极中的一个接入直流电源,所述需进行ESD保护的器件中的每个MOS管的源极和漏极中的另一个连接接地节点,N为大于1的自然数。
11.根据权利要求10所述的方法,其特征在于,所述需进行ESD保护的器件包括以下至少一项:电容、金属氧化物半导体场效应晶体管MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710924098.3A CN107565537B (zh) | 2017-09-29 | 2017-09-29 | 一种esd保护电路和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710924098.3A CN107565537B (zh) | 2017-09-29 | 2017-09-29 | 一种esd保护电路和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107565537A CN107565537A (zh) | 2018-01-09 |
CN107565537B true CN107565537B (zh) | 2019-09-20 |
Family
ID=60984204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710924098.3A Active CN107565537B (zh) | 2017-09-29 | 2017-09-29 | 一种esd保护电路和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107565537B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108512207B (zh) * | 2018-04-18 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 静电保护电路 |
CN108879633B (zh) * | 2018-06-07 | 2020-06-16 | 广州慧智微电子有限公司 | 一种esd保护电路和方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658388A (zh) * | 2004-02-18 | 2005-08-24 | 富士通株式会社 | 静电放电保护电路 |
CN102315633A (zh) * | 2010-07-06 | 2012-01-11 | 瑞昱半导体股份有限公司 | 静电防护电路 |
CN106786463A (zh) * | 2017-01-04 | 2017-05-31 | 上海华虹宏力半导体制造有限公司 | 高压esd保护触发电路 |
CN107403796A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 高压 esd 保护电路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7782582B2 (en) * | 2007-12-19 | 2010-08-24 | Mindspeed Technologies, Inc. | High voltage tolerant electrostatic discharge protection circuit |
-
2017
- 2017-09-29 CN CN201710924098.3A patent/CN107565537B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1658388A (zh) * | 2004-02-18 | 2005-08-24 | 富士通株式会社 | 静电放电保护电路 |
CN102315633A (zh) * | 2010-07-06 | 2012-01-11 | 瑞昱半导体股份有限公司 | 静电防护电路 |
CN107403796A (zh) * | 2016-05-20 | 2017-11-28 | 中芯国际集成电路制造(上海)有限公司 | 高压 esd 保护电路 |
CN106786463A (zh) * | 2017-01-04 | 2017-05-31 | 上海华虹宏力半导体制造有限公司 | 高压esd保护触发电路 |
Also Published As
Publication number | Publication date |
---|---|
CN107565537A (zh) | 2018-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102017144B (zh) | 多电压静电放电保护 | |
JP5827382B2 (ja) | 出力電源保護装置及びその操作方法 | |
US8995101B2 (en) | Electrostatic discharge protection circuit | |
CN101588062B (zh) | 半导体集成电路的保护电路、其驱动方法及*** | |
TWI384613B (zh) | 靜電放電保護電路及靜電放電保護方法 | |
CN102693978A (zh) | 静电放电保护电路 | |
CN107565537B (zh) | 一种esd保护电路和方法 | |
CN103715659A (zh) | 车载电源保护电路 | |
US20090086394A1 (en) | Protection circuit and semiconductor integrated circuit | |
CN106602532B (zh) | 限流电路及其驱动方法、pmic保护***和显示装置保护*** | |
CN106655109B (zh) | 应用于集成电路的输入过压保护电路 | |
US11024624B2 (en) | Devices and methods to control clamping devices | |
CN208580145U (zh) | 控制器工作电压管理*** | |
CN109449156A (zh) | 一种端口静电释放保护电路 | |
CN108400578B (zh) | 一种高压esd保护电路 | |
CN203607841U (zh) | 用于高压集成电路的过压保护电路 | |
CN103515944A (zh) | 采用双通道技术的用于电源和地之间ESD保护的Power Clamp | |
CN108803766B (zh) | 控制器工作电压管理*** | |
CN100444377C (zh) | 用于提供半导体电路的静电放电防护电路以及方法 | |
CN108598078B (zh) | 一种esd保护电路及电子装置 | |
CN104377674B (zh) | 静电放电防护电路和集成电路 | |
CN114498596A (zh) | 静电保护电路、静电保护方法及集成电路 | |
CN108879633B (zh) | 一种esd保护电路和方法 | |
CN104836565A (zh) | 可快速切换栅极电位的输出缓冲器及静电防护电路 | |
CN114747109B (zh) | 一种esd保护电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: 510663 8th floor, building C2, Chuangxin building, No. 182, Kexue Avenue, Huangpu District, Guangzhou, Guangdong Patentee after: Guangzhou Huizhi Microelectronics Co.,Ltd. Address before: 510663 unit c3-802, innovation building, 182 science Avenue, Science City, Guangzhou high tech Industrial Development Zone, Guangdong Province Patentee before: SMARTER MICROELECTRONICS (GUANG ZHOU) Co.,Ltd. |