CN107564813A - 肖特基二极管的两次退火制造方法 - Google Patents
肖特基二极管的两次退火制造方法 Download PDFInfo
- Publication number
- CN107564813A CN107564813A CN201710761830.XA CN201710761830A CN107564813A CN 107564813 A CN107564813 A CN 107564813A CN 201710761830 A CN201710761830 A CN 201710761830A CN 107564813 A CN107564813 A CN 107564813A
- Authority
- CN
- China
- Prior art keywords
- annealing
- schottky diode
- manufacture method
- metal deposition
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
肖特基二极管的两次退火制造方法属于半导体器件制造技术领域。现有技术直接导致肖特基二极管的势垒高度低、最大反向漏电流大。本发明在N+衬底上层外延形成N‑外延层；在N‑外延层上层热氧化形成氧化层；采用光刻工艺先后开设P+离子注入窗口和金属淀积窗口，并完成P+扩散保护环的制作和金属淀积；退火形成势垒层；最后蒸发制作上电极和下电极；其特征在于，所述的金属淀积为NiPt膜淀积，膜厚50±5nm；所述退火的工艺条件包括：退火温度480～530℃，退火时间0.8～1.3h，氮气保护，在NiPt膜与N‑外延层的接触层面生成Ni2Pt2Si/Si势垒层；腐蚀去除NiPt膜未与Si反应的部分；再在相同工艺条件下退火，所述Ni2Pt2Si/Si势垒层转变为NiPtSi/Si势垒层。本发明用于肖特基二极管的制造。
Description
技术领域
本发明涉及一种肖特基二极管的两次退火制造方法，能够提高肖特基二极管的势垒高度，减小最大反向漏电流，属于半导体器件制造技术领域。
背景技术
在更早的肖特基二极管制造方法中，在淀积过程中适当确定金属粉末和硅粉末的比例，经高温退火后能够精确形成NiPtSi，而不是Ni2Pt2Si，然后再用NiPtSi与硅表面接触，形成金属硅化物/硅势垒层。相比于Ni2Pt2Si/Si，NiPtSi/Si的势垒高度较高，最大反向漏电流也较小。不过，由于在NiPtSi与硅表面之间有SiO2及沾污物存在，使得接触电阻和表面缺陷密度明显增大，这种工艺制成的肖特基二极管正向压降和反向漏电流会明显增大，且这种接触粘附力很差，不适合批量生产，还得一粒一粒地完成NiPtSi与硅表面的接触，工艺十分落后。
目前广泛采用的肖特基二极管制造方法是在硅衬底上淀积NiPt膜，经过一次退火工艺，在接触层面生成金属硅化物/硅势垒层。该方法能够在金属硅化物与硅之间获得原子数量级的洁净界面，而且接触粘附力很强，形成非常可靠的肖特基势垒，这种工艺也适合批量生产，一片晶圆上能制造上万粒肖特基二极管，全面克服了以往技术存在的技术问题。不过，由于所述接触层面的金属成分富裕，生成的金属硅化物为Ni2Pt2Si，直接导致肖特基二极管的势垒高度低、最大反向漏电流大。
发明内容
为了使得在肖特基二极管的制造过程中，在硅衬底上淀积NiPt膜后经过退火生成的金属硅化物为NiPtSi，从而提高肖特基二极管的势垒高度，降低最大反向漏电流，我们发明了一种肖特基二极管的两次退火制造方法。
本发明之肖特基二极管的两次退火制造方法在N+衬底上层外延形成N-外延层，如图1所示；在N-外延层上层热氧化形成氧化层1；采用光刻工艺先后开设P+离子注入窗口和金属淀积窗口，并完成P+扩散保护环的制作和金属淀积；退火形成势垒层2；最后蒸发制作上电极3和下电极4；其特征在于，所述的金属淀积为NiPt膜淀积，如图2所示，膜厚50±5nm；所述退火的工艺条件包括：退火温度480～530℃，退火时间0.8～1.3h，氮气保护，在NiPt膜与N-外延层的接触层面生成Ni2Pt2Si/Si势垒层2，如图3所示；腐蚀去除NiPt膜未与Si反应的部分；再在相同工艺条件下退火，所述Ni2Pt2Si/Si势垒层2转变为NiPtSi/Si势垒层2，如图4所示。
本发明其技术效果在于，第一次退火使NiPt膜和N-外延层中的Si反应形成Ni2Pt2Si势垒层2，如图3所示，然后用王水将未与Si反应的NiPt膜去除，此时，Ni2Pt2Si势垒层2中的Ni、Pt绝对量不再变化，第二次退火后，Ni2Pt2Si势垒层2中的部分Ni、Pt向下迁移与N-外延层中的Si反应，最终生成厚度增加的NiPtSi势垒层2，如图4所示。而NiPtSi较Ni2Pt2Si其肖特基势垒高度高能够提高0.08eV，同时，经过计算或者测试，肖特基二极管的最大反向漏电流降低了30μA。
附图说明
图1为肖特基二极管结构及制造过程示意图。图2～图4为本发明之肖特基二极管的两次退火制造方法部分步骤示意图，其中：图2为在金属淀积窗口淀积NiPt膜示意图；图3为第一次退火形成Ni2Pt2Si势垒层示意图；图4为第二次退火形成NiPtSi势垒层示意图，该图同时作为摘要附图。
具体实施方式
本发明之肖特基二极管的两次退火制造方法在N+衬底上层外延形成N-外延层，如图1所示。在N-外延层上层热氧化形成氧化层1，氧化层1的厚度为采用光刻工艺先后开设P+离子注入窗口和金属淀积窗口。自P+离子注入窗口完成P+扩散保护环的制作，具体方案包括：注入硼杂质，注入能量60keV，注入剂量为1E13～3.5E15，如1E14，P+扩散保护环的结深为1～10μm，如5μm。至此得肖特基二极管中间芯片。先后使用体积比为NH4OH:H2O2:H2O＝1:2:5以及体积比为HF:H2O＝1:10的洗液清洗所述肖特基二极管中间芯片后，将其放入溅射台自金属淀积窗口淀积NiPt膜，如图2所示，膜厚50±5nm。然后退火形成势垒层2，退火过程及工艺条件包括：退火温度480～530℃，如500℃，退火时间0.8～1.3h，如1h，氮气保护，在NiPt膜与N-外延层的接触层面生成Ni2Pt2Si/Si势垒层2，如图3所示；用体积比为HCl:HNO3＝3:1的王水腐蚀去除NiPt膜未与Si反应的部分，腐蚀时间为15min；再在相同工艺条件下退火，所述Ni2Pt2Si/Si势垒层2转变为NiPtSi/Si势垒层2，如图4所示。最后蒸发制作上电极3和下电极4，电极材质为TiNiAg合金，得肖特基二极管成品芯片。
Claims (5)
1.一种肖特基二极管的两次退火制造方法，在N+衬底上层外延形成N-外延层；在N-外延层上层热氧化形成氧化层(1)；采用光刻工艺先后开设P+离子注入窗口和金属淀积窗口，并完成P+扩散保护环的制作和金属淀积；退火形成势垒层(2)；最后蒸发制作上电极(3)和下电极(4)；其特征在于，所述的金属淀积为NiPt膜淀积，膜厚50±5nm；所述退火的工艺条件包括：退火温度480～530℃，退火时间0.8～1.3h，氮气保护，在NiPt膜与N-外延层的接触层面生成Ni2Pt2Si/Si势垒层(2)；腐蚀去除NiPt膜未与Si反应的部分；再在相同工艺条件下退火，所述Ni2Pt2Si/Si势垒层(2)转变为NiPtSi/Si势垒层(2)。
2.根据权利要求1所述的肖特基二极管的两次退火制造方法，所述氧化层(1)的厚度为
3.根据权利要求1所述的肖特基二极管的两次退火制造方法，P+扩散保护环的制作方案包括：注入硼杂质，注入能量60keV，注入剂量为1E13～3.5E15，P+扩散保护环的结深为1～10μm。
4.根据权利要求1所述的肖特基二极管的两次退火制造方法，用体积比为HCl:HNO3＝3:1的王水腐蚀去除NiPt膜未与Si反应的部分，腐蚀时间为15min。
5.根据权利要求1所述的肖特基二极管的两次退火制造方法，上电极(3)和下电极(4)的材质为TiNiAg合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710761830.XA CN107564813A (zh) | 2017-08-30 | 2017-08-30 | 肖特基二极管的两次退火制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710761830.XA CN107564813A (zh) | 2017-08-30 | 2017-08-30 | 肖特基二极管的两次退火制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107564813A true CN107564813A (zh) | 2018-01-09 |
Family
ID=60977949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710761830.XA Pending CN107564813A (zh) | 2017-08-30 | 2017-08-30 | 肖特基二极管的两次退火制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107564813A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585570A (zh) * | 2018-12-19 | 2019-04-05 | 吉林麦吉柯半导体有限公司 | 肖特基二极管、nipt95合金及肖特基二极管的制造方法 |
| CN113130624A (zh) * | 2021-03-26 | 2021-07-16 | 先之科半导体科技(东莞)有限公司 | 一种低损耗肖特基整流管及其成型工艺 |
| CN114823963A (zh) * | 2022-04-22 | 2022-07-29 | 西安电子科技大学 | 一种势垒增强型与U型感光窗口的4H-SiC肖特基超高温紫外光电二极管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772390A (en) * | 1980-10-23 | 1982-05-06 | Toshiba Corp | Manufacture of schottky barrier diode |
| CN102983163A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 低源漏接触电阻MOSFETs及其制造方法 |
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
-
2017
- 2017-08-30 CN CN201710761830.XA patent/CN107564813A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772390A (en) * | 1980-10-23 | 1982-05-06 | Toshiba Corp | Manufacture of schottky barrier diode |
| CN102983163A (zh) * | 2011-09-07 | 2013-03-20 | 中国科学院微电子研究所 | 低源漏接触电阻MOSFETs及其制造方法 |
| CN103681885A (zh) * | 2013-12-18 | 2014-03-26 | 济南市半导体元件实验所 | 肖特基二极管芯片、器件及芯片复合势垒的制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585570A (zh) * | 2018-12-19 | 2019-04-05 | 吉林麦吉柯半导体有限公司 | 肖特基二极管、nipt95合金及肖特基二极管的制造方法 |
| CN113130624A (zh) * | 2021-03-26 | 2021-07-16 | 先之科半导体科技(东莞)有限公司 | 一种低损耗肖特基整流管及其成型工艺 |
| CN114823963A (zh) * | 2022-04-22 | 2022-07-29 | 西安电子科技大学 | 一种势垒增强型与U型感光窗口的4H-SiC肖特基超高温紫外光电二极管及其制备方法 |
| CN114823963B (zh) * | 2022-04-22 | 2024-01-23 | 西安电子科技大学 | 一种势垒增强型与u型感光窗口的肖特基紫外光电二极管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101861652B (zh) | 含有(110)-取向硅的半导体器件 | |
| CN105097471B (zh) | 具有掺杂的中间层的金属-半导体接触件结构 | |
| CN107564813A (zh) | 肖特基二极管的两次退火制造方法 | |
| CN104126219B (zh) | SiC半导体器件及其制造方法 | |
| CN101924130A (zh) | 具有沟槽式接触孔的沟槽式mosfet及其制备方法 | |
| CN103578933A (zh) | 具有降低的偏置温度不稳定性(bti)的器件 | |
| CN101609801A (zh) | 沟槽式肖特基二极管及其制作方法 | |
| CN102522335B (zh) | 一种功率器件终端环的制造方法及其结构 | |
| CN104979283B (zh) | Ti-igbt的制作方法 | |
| CN105118857B (zh) | 一种沟槽型功率mosfet的制造方法 | |
| CN103730182A (zh) | 包括铌掺杂的n型SiC外延层的PIN型同位素核电池的制造方法 | |
| CN102856177A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| CN103943495A (zh) | 金属与n型硅肖特基接触势垒高度的调节方法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
| CN101556967B (zh) | 功率半导体器件及其制造方法 | |
| CN101728266A (zh) | 沟渠式功率半导体的制作方法 | |
| CN104425247B (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| TWI421921B (zh) | 半導體裝置及其製造方法 | |
| CN107546115A (zh) | 一种SiC高压功率器件欧姆接触的制备方法 | |
| CN101447421B (zh) | 一种制备金属栅电极的方法 | |
| CN104425246B (zh) | 绝缘栅双极型晶体管及其制备方法 | |
| CN209447806U (zh) | 碳化硅umosfet器件 | |
| CN103579000B (zh) | 一种半导体器件的制造方法 | |
| CN103928346A (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180109 |