CN107527878A - 具有受保护侧壁的半导体器件 - Google Patents

具有受保护侧壁的半导体器件 Download PDF

Info

Publication number
CN107527878A
CN107527878A CN201710461354.XA CN201710461354A CN107527878A CN 107527878 A CN107527878 A CN 107527878A CN 201710461354 A CN201710461354 A CN 201710461354A CN 107527878 A CN107527878 A CN 107527878A
Authority
CN
China
Prior art keywords
semiconductor
semiconductor devices
crystal wafer
wafer
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710461354.XA
Other languages
English (en)
Inventor
汉斯-于尔根·芬克
托比亚斯·斯普罗杰斯
罗尔夫·布伦纳
吕迪格·韦伯
沃尔夫冈·施尼特
弗兰克·布尔迈斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yasuyo Co Ltd
Nexperia BV
Original Assignee
Yasuyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yasuyo Co Ltd filed Critical Yasuyo Co Ltd
Priority to CN202311761832.0A priority Critical patent/CN117524984A/zh
Publication of CN107527878A publication Critical patent/CN107527878A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

公开了半导体器件以及保护多个半导体器件的侧壁的方法。所述方法包括步骤：在半导体晶圆上制造多个半导体器件；蚀刻以在所述半导体晶圆的背面上形成沟槽格网。所述沟槽格网划定多个半导体器件中的每一个的物理边界。所述方法还包括在背面上沉积保护层，蚀刻以从水平表面去除保护层，并且从半导体晶圆中分离出多个半导体器件中的每一个。

Description

具有受保护侧壁的半导体器件
技术领域
本申请涉及一种半导体器件以及保护半导体器件的侧壁的方法。
背景技术
电子***不断减小的尺寸要求更小和更薄的电子部件。诸如集成电路的电子部件通常使用一小块硅晶圆。然而，在封装和添加接触引脚后电子部件的最终尺寸变得大得多。焊锡球或焊盘越来越多地用在集成电路甚至是分立部件的底部，以代替常规的金属引脚和焊线。然而，为了提高***可靠性，半导体部件(例如，集成电路)大多数需要被封装以提供侧壁保护并防止裂纹。
当器件尺寸较小(例如，毫米或更小尺寸)时，未受保护的侧壁可能会接触焊料材料，并且该器件可能会发生故障。图1示出了***100的一部分，其中器件102被示出为焊接到印刷电路板(PCB)上的焊盘。如图所示，由于尺寸小，焊料104可能会接触器件102的侧壁。
发明内容
提供本发明内容是为了以简化的形式介绍一些概念，这些概念在下面的具体实施方式中进一步描述。本发明内容不旨在标识所要求保护的主题的关键特征或基本特征，也不旨在用于限制所要求保护的主题的范围。
在一个实施例中，公开了一种保护多个半导体器件的侧壁的方法。所述方法包括：(a)在半导体晶圆上制造多个半导体器件；(b)在多个半导体器件的每一个上形成多个接触焊盘；(c)形成隔离层以覆盖半导体晶圆的表面，以使得多个接触焊盘被隔离层覆盖；(d)将半导体晶圆放置在载体上，以使得半导体晶圆背面朝上以及正面朝下且非永久地粘至载体的表面；(e)蚀刻以在半导体晶圆的背面上形成沟槽格网。所述沟槽格网划定多个半导体器件中的每一个的物理边界。所述方法还包括：(f)在背面上沉积保护层；以及(g)蚀刻以从水平表面去除保护层，并从半导体晶圆中分离出多个半导体器件中的每一个。
在一些实施例中，载体包括粘性箔。在其它实施例中，载体包括缓冲晶圆。在一些实施例中，隔离层的形成包括蚀刻隔离层以暴露出多个接触焊盘的表面。
在一些实施例中，保护层是以气态形式沉积的。保护层是由聚对二甲苯或类似类型的材料制成的共形涂层。在一些实施例中，步骤(a)至步骤(g)按照所列顺序依次执行。
在另一个实施例中，公开了一种半导体器件，其是通过在晶圆的背面上执行操作而制造的。所述操作包括：(a)在半导体晶圆上制造多个半导体器件；(b)在多个半导体器件中的每一个上形成多个接触焊盘；(c)形成隔离层以覆盖半导体晶圆的表面，以使得多个接触焊盘被隔离层覆盖；(d)将半导体晶圆放置在载体上，以使得半导体晶圆背面朝上以及正面向下且非永久地粘至所述载体的表面；(e)蚀刻以在半导体晶圆的背面上形成沟槽格网。所述沟槽格网划定多个半导体器件中的每一个的物理边界。所述方法还包括：(f)在背面沉积保护层；以及(g)蚀刻以从水平表面去除保护层，并从半导体晶圆中分离出多个半导体器件中的每一个。
在一些实施例中，载体包括粘性箔。在其它实施例中，载体包括缓冲晶圆。在一些实施例中，隔离层的形成包括蚀刻隔离层以暴露出多个接触焊盘的表面。
在一些实施例中，利用划分沟槽，并且保护性涂层以保护性复合物覆盖所述划分沟槽。
附图说明
参考实施例(附图中示出了一些实施例)来详细地理解本发明的上述特征，可对上述简要概括的本发明进行更具体的描述。然而，应当注意，附图仅示出了本发明的典型实施例，因此，不将其视为是对本发明范围的限制，对于本发明而言，可以获得其它同等有效的实施例。通过结合附图阅读本说明书，所要求保护的主题的优点对于本领域技术人员而言将变得显而易见，在附图中使用相同的附图标记来指代相同的元件，在附图中：
图1描绘了焊接到印刷电路板(PCB)上的焊盘的器件的截面；
图2示出了根据本公开的一个或多个实施例的在半导体晶圆中制造的器件的多个接触焊盘；
图3示出了根据本公开的一个或多个实施例的具有暴露的接触件的隔离层；
图4描绘了根据本公开的一个或多个实施例的置于载体上的半导体晶圆；
图5描绘了根据本公开的一个或多个实施例的形成在晶圆的背面中的沟槽；
图6描绘了根据本公开的一个或多个实施例的半导体晶圆的背面上的保护涂层；
图7示出了根据本公开的一个或多个实施例的在从水平表面去除保护层之后的半导体晶圆；
图8示出了根据本公开的一个或多个实施例的在沟槽中进一步蚀刻以隔开各个器件之后的半导体晶圆；
图9示出了根据本公开的一个或多个实施例的在沟槽中进一步蚀刻以隔开各个器件之后正面朝上的正在被处理的半导体晶圆；以及
图10A至图10C示出了根据本公开的一个或多个实施例的器件的各个实施例。
请注意，附图未按比例绘制。已经省略了附图转换之间的中间步骤，以免混淆本公开。那些中间步骤(例如，施加光刻胶)对于本领域技术人员来说是已知的。
具体实施方式
当考虑到所提供的功能和计算能力时，现在正在构建的***比以前要小得多。年复一年地，越来越多的部件被封装进这些小产品中。半导体晶圆上每单位面积中的部件的数量也年复一年地增长。众所周知，在半导体晶圆上形成多个相同的器件，然后从半导体晶圆上切下这些器件中的每一个并封装到比如塑料保护壳中，以保护内部的精密器件。在封装之前添加引脚以为外部电路提供与封装件内的器件连接的途径。封装和引脚实质上增加了器件的总尺寸。已经研发了利用器件底部上的焊锡球来代替引脚的技术。然而，将这些焊锡球附接到器件的底部会产生问题，这是因为无法再使用常规的封装技术。此外，如果该器件在没有封装的情况下在***板上使用，则与侧壁隔离/保护和防止裂纹有关的问题变得突出。此外，由于器件尺寸可能非常小，因此，对可在封装步骤中不损坏器件地单独处理各种尺寸的器件且提供高产量的专用机器进行研发会很昂贵，所以希望封装处理必须在从半导体晶圆上切下这些器件之前完成。根据以下描述将显而易见的是，可以使用用于器件制造的相同技术和工艺来实现本文所描述的方法。此外，由于可以同时封装整个半导体晶圆上的器件，从而提供了高产量并降低了总成本。
常规上，如Tom Strothmann的“Encapsulated Wafer Level Pack Technology(eWLCS)(密封的晶圆级封装技术(eWLCS))”,IEEE 2014所述的那样，在晶圆级封装处理之前对晶圆进行划片(dice)。然后,将划片得到的晶片重组成晶片之间具有适当距离的新的晶圆形式，以允许在最终分离之后保留一层较薄的保护涂层。由于难以处理较小的晶片并且在重建新晶圆期间难以确保晶片之间的距离是均匀的，因此该工艺易于出现瑕疵。该现有技术工艺还需要标准半导体制造工艺中未使用的处理步骤(例如，根据多个晶片来重建新的晶圆)。此外，由于保护涂层是从晶圆的有源侧被施加的，所以现有技术工艺需要在施加保护涂层之前保护焊盘。由于本文所述的方法不需要在施加薄的保护涂层之前分离晶片，并且施加保护涂层的处理是从晶圆的背面执行的，因此不需要保护焊盘。
图2和图3示出了在半导体晶圆200中制造的器件202的多个接触焊盘。示出半导体晶圆200的一部分用以说明可以在半导体晶圆200上同时制造多个相同的器件202。在这些示例中，每个器件202被示出为具有两个接触焊盘204。然而，实际上，根据器件的类型，器件202可以具有不同数量的接触焊盘。例如，如果器件202是二极管，则需要两个接触焊盘。然而，如果器件202是具有多个部件的复杂电路，则每个器件中的接触焊盘的数量可变。隔离层206形成在半导体晶圆200的表面上。隔离层206可以由聚酰亚胺或提供类似电隔离特性和强度的类似的聚合物制成。在一些实施例中，可以使用氧化硅。
图3示出了在隔离层206的一部分被蚀刻以暴露出接触焊盘204的表面之后的半导体晶圆200。应当注意，没有详细描述公知的工艺方法，以免使本公开变得模糊。
图4示出了牢固地置于载体208上的半导体晶圆200。载体208可以由一叠材料(例如，粘性箔和缓冲晶圆)构成。晶圆200以有源侧朝下的方式放置在载体208上用于进一步处理。
图5描绘了具有通过蚀刻工艺从半导体晶圆200的背面(与形成接触焊盘204的一侧相反的侧)形成的沟槽的半导体晶圆200。每个沟槽210的宽度可以取决于器件类型。在一些应用中，该宽度可以为约15微米至50微米。沟槽210具有网格图案以划定每个器件202的边界。沟槽210的深度超过半导体晶圆200的厚度并且小于半导体晶圆200的厚度与隔离层206的厚度之和(如图5中所示在蚀刻之后隔离层206会有残留)。
图6描绘了在半导体晶圆200的背面上的所有暴露表面上的保护性共形(conformal)涂层。在一个实施例中，将聚对二甲苯用作保护层。聚对二甲苯相对于其它材料来说提供了良好的电隔离、共形阶梯覆盖和牢固粘合。在其它实施例中，可以使用呈现与聚对二甲苯相似的电隔离和粘合性质的材料。应当注意，由于聚对二甲苯提供了牢固的粘着力，所以需要隔离层206来防止聚对二甲苯和载体208之间的直接接触。
在环境温度下使用专门的真空沉积设备来涂敷聚对二甲苯涂层。聚对二甲苯聚合物在分子级发生沉积，其中薄膜实质上一次“生长”一个分子。被称为二聚体的固体颗粒状原料在真空下被加热并汽化成二聚气体。然后，将该气体热解以将二聚体***成其单体形式。在室温沉积室中，单体气体在所有表面上沉积成薄的、透明的聚合物薄膜。由于聚对二甲苯是以气体的形式被施加的，所以涂层轻松渗透多层部件上的裂缝和紧密区域，提供完整且均匀的封装。聚合物涂层的最佳厚度根据应用和所需的涂层性质来确定。尽管聚对二甲苯涂层的厚度范围可以从数百埃到几密耳，但是典型的厚度为处于微米范围(例如，1微米到10微米)内。
图7示出了在通过蚀刻工艺(例如，等离子蚀刻或化学蚀刻)从水平表面去除保护层212之后的半导体晶圆200。由于水平表面上的蚀刻速率大于垂直表面上的蚀刻速率，所以蚀刻处理被控制运行一段选定的时间段，从而使聚对二甲苯从水平表面(例如，器件202的背面和沟槽210的底部)上被去除而在垂直表面(例如，侧壁)上以薄层形式保留。应当注意的是，如果不从器件202的背面去除聚对二甲苯，则与携带器件202用于生产和组装的胶带的接触可能导致从载体208拾取的问题，并且可能引起静电力，使得器件202在使用器件202的***的组装期间可能会粘附到覆盖胶带上。
图8示出了在沟槽210中进一步蚀刻以从半导体晶圆200分离各个器件202之后的半导体晶圆。在一些实施例中，可以使用表层(blanket)各向异性蚀刻在一个步骤中执行图7和图8中所述的处理，从而从半导体晶圆200以及隔离层206的背面去除聚对二甲苯以使沟槽210在沟槽210的底部露出载体208的表面。如图所示，保护层212残留在侧壁上。如果器件202替换图1中的器件102，则溢出的焊料104将不会引起与器件202的除接触焊盘之外的其它部分的任何不期望的电接触。
图9示出了通过替代实施例处理的半导体晶圆200，在该替代实施例中将晶圆置于载体208上且接触件204向上(正面向上)。上述附图中描述的处理可以以相同的方式使用。在该实施例中，在(面向载体208的)背面上不施加保护涂层212。在施加保护涂层212之后，可以使用机械研磨工艺来去除载体208。
图10A示出了另一实施例中的器件202。在该实施例中，执行图5中所述的蚀刻工艺，使得隔离层206未被蚀刻成阱210。在另一个实施例中，隔离层206被完全或部分地完成蚀刻，从而产生如图10B所示的器件202。图10C示出了在一些实施例中保护层212可以如示出的那样在顶侧完好无损。
应注意，在一些实施例中，如图4中所述的那样将晶圆200顶侧向下地放置于载体208上，晶圆200可以以接触件204向上的方式被放置于载体208上，并且阱210可以通过在器件202的周边处进行蚀刻而形成。执行蚀刻以使得各个器件202彼此分离。然后，在整个晶圆200上施加涂层212。在一些实施例中，可以从背面打磨晶圆200以去除载体208。
应当注意，在上述描述中使用聚对二甲苯仅作为示例，在一些实施例中，可以使用具有类似机械和粘合性质的其它材料代替聚对二甲苯。例如，可以使用PTFE(聚四氟乙烯)代替聚对二甲苯。
可以在仍然实现本文所述的产品的同时将这些实施例中的一些或全部进行组合、完全省略掉一些实施例、并且可以添加额外的处理步骤。因此，本文所述的主题可以在许多不同的变型中得以体现实施，并且所有这些变型都被认为处于所要求保护的范围内。
虽然已经通过示例并根据具体实施例的方式描述了一个或多个实施方案，但是应当理解，一个或多个实现方案不限于所公开的实施例。相反，其旨在覆盖对于本领域技术人员来说显而易见的各种改型和类似的布置。因此，所附权利要求的范围应被赋予最广泛的解释，以便包含所有这些改型和类似的布置。
除非另有说明或明确地与上下文相矛盾，否则在描述主题(特别是在所附权利要求的上下文中)的上下文中所使用的术语“一”和“一个”和“该”以及类似的指示物应被解释为涵盖单数和复数。除非本文中另有说明，否则，本文中值的范围的描述仅旨在用作单独提及落在范围内的每个单独值的简写方法，并且如同在本文中单独列举每个单独的值一样将其并入到本说明书中。此外，前面的描述仅仅是为了说明的目的，而不是为了限制的目的，这是因为所寻求的保护范围是由下文所阐述的权利要求以及其任何等同物来定义的。除非另有说明，否则，使用本文中所提供的任何示例和所有示例或示例性语言(例如，“比如”)仅旨在更好地说明主题，而非对主题的范围构成限制。在权利要求和所述说明书中，使用术语“基于”和其它类似短语来指示引起结果的条件并不意在排除导致该结果的任何其它条件。说明书中的任何语言不应被解释为指示任何未被要求保护的元素对于所要求保护的本发明的实践是必需的。
本文描述了这样的优选实施例，其包括发明人已知的用于执行所要求保护的主题的最佳模式。当然，本领域技术人员在阅读前面的描述后，这些优选实施例的变型对于本领域技术人员来说将是显而易见的。发明人期望本领域技术人员适当地使用这些变化，并且发明人意在以不同于本文所述具体方式的方式来实现所要求保护的主题。因此，这一要求保护的主题包括由适用法律被允许为所附权利要求中所述的主题的所有修改和等同物。此外，除非另有说明或上下文明显地矛盾，否则本发明的所有可能变型中可以包含上述元件的任意组合。

Claims (17)

1.一种保护多个半导体器件的侧壁的方法，所述方法包括：
(a)在半导体晶圆上制造所述多个半导体器件；
(b)在所述多个半导体器件的每一个上形成多个接触焊盘；
(c)形成隔离层以覆盖所述半导体晶圆的表面；
(d)将所述半导体晶圆放置在载体上，以使得所述半导体晶圆背面朝上以及正面朝下且非永久地粘至所述载体的表面；
(e)蚀刻以在所述半导体晶圆的背面上形成沟槽格网，其中，所述沟槽格网划定所述多个半导体器件中的每一个的物理边界；
(f)在所述背面上沉积保护层；以及
(g)蚀刻以从水平表面去除所述保护层，并从所述半导体晶圆中分离出所述多个半导体器件中的每一个。
2.根据权利要求1所述的方法，其中，所述载体包括粘性箔。
3.根据权利要求1所述的方法，其中，所述载体包括缓冲晶圆。
4.根据权利要求1所述的方法，其中，所述保护层是以气体形式沉积的。
5.根据权利要求1所述的方法，所述保护层是由聚对二甲苯或聚四氟乙烯制成的。
6.根据权利要求1所述的方法，其中，步骤(a)至步骤(g)按所列顺序依次执行。
7.一种半导体器件，所述半导体器件是通过在晶圆的背面上进行操作而制造的，所述操作包括：
在半导体晶圆上制造多个半导体器件；
将所述半导体晶圆放置在载体上，以使得所述半导体晶圆背面朝上以及正面向下且非永久地粘至所述载体的表面；
蚀刻以在所述半导体晶圆的背面上形成沟槽格网，其中，所述沟槽格网划定所述多个半导体器件中的每一个的物理边界；
在所述背面沉积保护层；以及
蚀刻以从水平表面去除所述保护层，并从所述半导体晶圆中分离出所述多个半导体器件中的每一个。
8.根据权利要求7所述的半导体器件，其中，所述载体包括粘性箔。
9.根据权利要求7所述的半导体器件，其中，所述载体包括缓冲晶圆。
10.根据权利要求7所述的半导体器件，其中,形成所述隔离层包括蚀刻所述隔离层以暴露出多个接触焊盘的表面。
11.根据权利要求7所述的半导体器件，其中，所述保护层是以气态形式沉积的。
12.根据权利要求7所述的半导体器件，所述保护层是由聚对二甲苯或聚四氟乙烯制成的。
13.一种保护多个半导体器件的侧壁的方法，所述方法包括：
(a)在半导体晶圆上制造所述多个半导体器件；
(b)在所述多个半导体器件的每一个上形成多个接触焊盘；
(c)形成隔离层以覆盖所述半导体晶圆的表面；
(d)将所述半导体晶圆放置在载体上，以使得所述半导体晶圆正面朝上以及背面朝下且非永久地粘至所述载体的表面；
(e)蚀刻以在所述半导体晶圆上形成沟槽格网，其中，所述沟槽格网划定所述多个半导体器件中的每一个的物理边界；
(f)在所述半导体晶圆上沉积保护层；以及
(g)蚀刻以从水平表面去除保护层，并从所述半导体晶圆中分离出所述多个半导体器件中的每一个。
14.根据权利要求13所述的方法，其中，所述载体包括粘性箔。
15.根据权利要求13所述的方法，其中，所述载体包括缓冲晶圆。
16.根据权利要求13所述的方法，其中，所述保护层是以气态形式沉积的。
17.根据权利要求13所述的方法，所述保护层是由聚对二甲苯或聚四氟乙烯制成的。
CN201710461354.XA 2016-06-16 2017-06-15 具有受保护侧壁的半导体器件 Pending CN107527878A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311761832.0A CN117524984A (zh) 2016-06-16 2017-06-15 具有受保护侧壁的半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/183,940 US9806034B1 (en) 2016-06-16 2016-06-16 Semiconductor device with protected sidewalls and methods of manufacturing thereof
US15/183,940 2016-06-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311761832.0A Division CN117524984A (zh) 2016-06-16 2017-06-15 具有受保护侧壁的半导体器件

Publications (1)

Publication Number Publication Date
CN107527878A true CN107527878A (zh) 2017-12-29

Family

ID=58536757

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710461354.XA Pending CN107527878A (zh) 2016-06-16 2017-06-15 具有受保护侧壁的半导体器件
CN202311761832.0A Pending CN117524984A (zh) 2016-06-16 2017-06-15 具有受保护侧壁的半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311761832.0A Pending CN117524984A (zh) 2016-06-16 2017-06-15 具有受保护侧壁的半导体器件

Country Status (3)

Country Link
US (1) US9806034B1 (zh)
EP (1) EP3258488A1 (zh)
CN (2) CN107527878A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021263059A1 (en) * 2020-06-24 2021-12-30 Hzo, Inc. Gasketing and plasma ashing for coated devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167799A1 (en) * 2004-01-29 2005-08-04 Doan Trung T. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US20100081235A1 (en) * 2006-11-27 2010-04-01 Yuji Furumura Method for manufacturing rf powder
CN101779281A (zh) * 2007-06-29 2010-07-14 肖特公开股份有限公司 用于封装半导体构件的方法以及根据该方法制备的产品
CN102623411A (zh) * 2011-01-17 2012-08-01 英飞凌科技股份有限公司 半导体器件及其形成方法
CN104201114A (zh) * 2014-08-26 2014-12-10 江阴长电先进封装有限公司 一种侧壁绝缘保护的芯片封装方法及其封装结构
CN105304509A (zh) * 2014-06-08 2016-02-03 联测总部私人有限公司 半导体封装和封装半导体装置的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679684B1 (ko) * 2006-02-16 2007-02-06 삼성전자주식회사 외곽에 보호층이 형성된 웨이퍼 레벨 반도체 소자 제조방법
US9142510B2 (en) * 2011-10-28 2015-09-22 Intel Corporation 3D interconnect structure comprising through-silicon vias combined with fine pitch backside metal redistribution lines fabricated using a dual damascene type approach

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050167799A1 (en) * 2004-01-29 2005-08-04 Doan Trung T. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US20100081235A1 (en) * 2006-11-27 2010-04-01 Yuji Furumura Method for manufacturing rf powder
CN101779281A (zh) * 2007-06-29 2010-07-14 肖特公开股份有限公司 用于封装半导体构件的方法以及根据该方法制备的产品
CN102623411A (zh) * 2011-01-17 2012-08-01 英飞凌科技股份有限公司 半导体器件及其形成方法
CN105304509A (zh) * 2014-06-08 2016-02-03 联测总部私人有限公司 半导体封装和封装半导体装置的方法
CN104201114A (zh) * 2014-08-26 2014-12-10 江阴长电先进封装有限公司 一种侧壁绝缘保护的芯片封装方法及其封装结构

Also Published As

Publication number Publication date
US9806034B1 (en) 2017-10-31
CN117524984A (zh) 2024-02-06
EP3258488A1 (en) 2017-12-20

Similar Documents

Publication Publication Date Title
TWI686907B (zh) 半導體封裝與其製造方法
KR102566839B1 (ko) 실딩을 구비한 집적회로 패키징 시스템 및 그 제조 방법
JP4486229B2 (ja) ウエハパッケージの製造方法
US8952519B2 (en) Chip package and fabrication method thereof
CN105374839B (zh) 引线接合传感器封装及方法
TWI569400B (zh) 晶片封裝體及其形成方法
CN103681537B (zh) 晶片封装体及其形成方法
US9177919B2 (en) Chip package and method for forming the same
CN104979301B (zh) 晶片封装体及其制造方法
CN103390601B (zh) 晶片封装体及其形成方法
JP5289484B2 (ja) 積層型半導体装置の製造方法
US9165890B2 (en) Chip package comprising alignment mark and method for forming the same
CN109727929A (zh) 半导体装置封装
CN106252308B (zh) 晶片封装体与其制备方法
CN104051359B (zh) 晶片封装体及其形成方法
TWI503937B (zh) 晶片封裝體及其形成方法
TW201913899A (zh) 積體電路封裝及其製作方法
CN103708407A (zh) 集成mems传感器的晶圆级封装结构及其晶圆级封装方法
CN107527878A (zh) 具有受保护侧壁的半导体器件
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
CN104037135B (zh) 晶片封装体及其形成方法
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
TW201929103A (zh) 封裝結構及其製造方法
JP2001223288A (ja) 集積回路装置とその製法
KR101054565B1 (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination