CN107516648B - 线路板结构的制造方法 - Google Patents

线路板结构的制造方法 Download PDF

Info

Publication number
CN107516648B
CN107516648B CN201610417765.4A CN201610417765A CN107516648B CN 107516648 B CN107516648 B CN 107516648B CN 201610417765 A CN201610417765 A CN 201610417765A CN 107516648 B CN107516648 B CN 107516648B
Authority
CN
China
Prior art keywords
glass film
circuit board
board structure
layer
crack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610417765.4A
Other languages
English (en)
Other versions
CN107516648A (zh
Inventor
李建财
吴建德
罗正中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN201610417765.4A priority Critical patent/CN107516648B/zh
Publication of CN107516648A publication Critical patent/CN107516648A/zh
Application granted granted Critical
Publication of CN107516648B publication Critical patent/CN107516648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B33/00—Severing cooled glass
    • C03B33/02—Cutting or splitting sheet glass or ribbons; Apparatus or machines therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P40/00—Technologies relating to the processing of minerals
    • Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
    • Y02P40/57—Improving the yield, e-g- reduction of reject rates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明提供一种线路板结构的制造方法，其步骤如下。提供玻璃膜于静电吸盘上。进行切割工艺，以于玻璃膜中形成至少一裂缝。于玻璃膜中形成多个第一导通孔。于玻璃膜上形成第一线路层。于第一线路层上形成聚合物层。聚合物层覆盖第一线路层的表面以及玻璃膜的表面。于聚合物层中形成多个第二导通孔。于聚合物层上形成第二线路层，以形成第一线路板结构。进行单体化工艺，以将第一线路板结构分离为多个第二线路板结构。本发明可减少切割应力残留，同时提高产能。

Description

线路板结构的制造方法
技术领域
本发明涉及一种半导体结构的制造方法，尤其涉及一种线路板结构的制造方法。
背景技术
由于消费性电子产品对于可携式(Portability)以及多功能(Multi-function)的需求增加，使得半导体元件朝着小尺寸、高性能以及低成本的趋势迈进。在此趋势下，半导体元件需要在较小的面积下增加更多的输入/输出(I/O)接垫至线路板上。换言之，随着半导体元件的积集度愈来愈高，对于半导体封装技术的可靠度与良率的需求也愈来愈高。
一般而言，在完成重配置线路层的封装工艺后，整个板面需要切割成较小的多个板面。现行切割方式大多采用激光方式来进行切割，以减少应力残留问题。然而，以激光方式来进行切割的速度较慢，其不利于产能与制造成本。
发明内容
本发明提供一种包括二次切割的线路板结构的制造方法，其可减少切割应力残留，同时提高产能。
本发明提供一种线路板结构的制造方法，其步骤如下。提供具有上表面、下表面的玻璃膜，玻璃膜的下表面置于静电吸盘上。进行切割工艺，以于玻璃膜的上表面中形成至少一裂缝(slit)。于玻璃膜的上表面中形成多个第一导通孔。于玻璃膜的上表面上形成第一线路层，使得第一线路层与第一导通孔电性连接。于第一线路层上形成聚合物层。聚合物层覆盖第一线路层的表面以及玻璃膜的表面。于聚合物层中形成多个第二导通孔。第二导通孔与第一线路层电性连接。于聚合物层上形成第二线路层，使得第二线路层与第二导通孔电性连接，以形成第一线路板结构。进行单体化(singulation)工艺，以将第一线路板结构分离为多个第二线路板结构。
在本发明的一实施例中，上述裂缝未暴露静电吸盘的表面。
在本发明的一实施例中，上述裂缝的深度至少大于玻璃膜的厚度的三分之二。
在本发明的一实施例中，上述裂缝的侧壁与玻璃膜的底面之间的角度为30度至60度。
在本发明的一实施例中，上述裂缝的数量为多个。上述裂缝包括平行于第一方向的多条第一切割道以及平行于第二方向的多条第二切割道。第一方向与第二方向相交(intersect)。
在本发明的一实施例中，于上述第一线路层上形成聚合物层时，上述聚合物层填入裂缝中。
在本发明的一实施例中，上述切割工艺的步骤包括藉由钻石刀具在玻璃膜上进行切割。
在本发明的一实施例中，在进行上述单体化工艺之前，还包括藉由定位标记(alignment mark)，使得钻石刀具对准裂缝处。
在本发明的一实施例中，在进行上述单体化工艺之后，还包括移除静电吸盘。
基于上述，本发明藉由在玻璃膜中形成裂缝，以提供应力集中点于上述裂缝处。接着，在玻璃膜上形成重配置线路层结构。之后，藉由钻石刀具沿着上述裂缝方向做二次切割，使得应力从上述裂缝处释放。因此，本发明可避免切割应力残留在重配置线路层结构的边缘，进而导致玻璃膜产生不规则的破裂。换言之，本发明藉由二次切割处理，使得经切割的线路板结构的边缘较为平整。另外，相较于现有的激光切割，本发明不仅可减少切割应力残留，亦可同时提高产能。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1J是依照本发明一实施例的一种线路层结构的制造流程的剖面示意图；
图2为图1B的部分的放大剖面示意图。
附图标记：
1：第一线路板结构
2：第二线路板结构
10：第一通孔
20：第二通孔
100：静电吸盘
101a：上表面
101b：下表面
102：玻璃膜
102a：改质区域
102b：非改质区域
103、203：钻石刀具
104：晶种层
105：裂缝
106：导体结构
106a：第一导通孔
106b：第一线路层
108：聚合物层
110：导体结构
110a：第二导通孔
110b：第二线路层
112：边缘
D：深度
P：部分
θ：角度
具体实施方式
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层与区域的厚度会为了清楚起见而放大。相同或相似的标号表示相同或相似的元件，以下段落将不再一一赘述。
图1A至图1J是依照本发明一实施例的一种线路层结构的制造流程的剖面示意图。图2为图1B的部分的放大剖面示意图。
请参照图1A与图1B，提供玻璃膜102于静电吸盘(electrostatic chuck)100上，其中玻璃膜102具有相对的上表面101a与下表面101b。具体来说，静电吸盘100可藉由静电力吸附玻璃膜102的下表面101b，使得玻璃膜102保持在静电吸盘100上而不翘曲。在一实施例中，玻璃膜102的厚度可例如是介于5微米至100微米之间，较佳玻璃膜的厚度可例如是10微米、20微米、30微米、50微米或是80微米；而玻璃膜102的尺寸可依使用者需求来进行调整。
接着，藉由钻石刀具103在玻璃膜102上进行切割工艺，以于玻璃膜102中形成裂缝105(如图1B所示)。详细地说，如图1B的部分P的放大图2所示，裂缝105呈一倒三角形的形状，其并未暴露静电吸盘100的表面。裂缝105的深度D至少大于玻璃膜102的厚度的三分之二，但裂缝105并未贯穿玻璃膜102。在一实施例中，裂缝105的深度D可介于4微米至67微米之间。裂缝105的侧壁与玻璃膜102的底面之间的角度θ可介于30度至60度之间。
另一方面，从上视角度来说，裂缝105的数量可例如是多个。具体来说，裂缝105包括平行于第一方向的多条第一切割道以及平行于第二方向的多条第二切割道。第一方向与第二方向相交。也就是说，本实施例的切割工艺可将一整面的玻璃膜102预切割(pre-dicing)为多个小板面的玻璃膜(即图1B中裂缝105两侧的玻璃膜)，以利于后续的单体化工艺的进行。在一实施例中，第一方向与第二方向实质上相互垂直。
请参照图1C，对玻璃膜102照射激光，以于玻璃膜102中形成多个改质区域102a，而改质区域102a以外的区域为非改质区域102b。在一实施例中，所述激光可例如是二氧化碳(CO2)激光；所述激光的波长可介于9微米至11微米之间；所述激光的能量可介于200mW至10mW之间，较佳激光能量可例如是150mW、100mW、70mW、50mW、30mW或是20mW。而所述激光的照射时间可介于50分钟至10分钟之间，较佳激光工艺时间可例如是40分钟、30分钟或是20分钟。
请参照图1C与图1D，进行蚀刻工艺，以移除改质区域102a的玻璃膜102，并于玻璃膜102中形成多个第一通孔10，第一通孔10贯穿玻璃膜102的上表面101a与下表面101b。如图1D所示，第一通孔10与裂缝105不相交也不重叠。具体来说，由于所述蚀刻工艺对改质区域102a的蚀刻速率大于非改质区域102b的蚀刻速率，因此，改质区域102a的玻璃膜102可被完全移除，以暴露出静电吸盘100的表面。但本发明不以此为限，在其他实施例中，亦可在玻璃膜102中形成多个盲孔(未显示)，而不暴露出静电吸盘100的表面。在一实施例中，所述蚀刻工艺包括湿式蚀刻工艺。所述湿式蚀刻工艺可例如是氢氟酸(HF)、稀释氢氟酸(DHF)或是缓冲氧化蚀刻液(BOE)。在一实施例中，改质区域102a对非改质区域102b的蚀刻选择比可介于20：1至100：1之间，但本发明不以此为限。
请参照图1D与图1E，于玻璃膜102的部分上表面101a上以及第一通孔10的表面上形成晶种层104。详细地说，先在玻璃膜102上形成晶种材料层(未显示)，所述晶种材料层共形地(conformally)覆盖玻璃膜102的上表面101a以及第一通孔10的表面。接着，进行微影工艺与蚀刻工艺，移除部分所述晶种材料层，以形成晶种层104。在一实施例中，晶种层104的材料包括金属材料、金属氮化物、金属硅化物或其组合。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金。晶种层104的形成方法包括物理气相沉积法、化学气相沉积法、电镀工艺或化学镀(electroless plating)工艺，所述物理气相沈积法可例如是溅镀法或蒸镀法。
请参照图1E与图1F，进行电镀工艺或化学镀工艺，以在晶种层104的表面上形成导体结构106。详细地说，导体结构106包括填入第一通孔10中的第一导通孔106a以及配置于玻璃膜102的上表面101a上的第一线路层106b。第一导通孔106a与第一线路层106b电性连接。在一实施例中，导体结构106的材料包括金属材料。所述金属材料可例如是钛、铜、镍、钯、金、银或其合金。顺带一提的是，晶种层104可视为导体结构106的一部分，因此，图1F中并未显示晶种层104。
请参照图1G，于第一线路层106b上形成聚合物层108。聚合物层108不仅覆盖第一线路层106b的表面以及玻璃膜102的的上表面101a，还填入裂缝105中。在一实施例中，聚合物层108的材料包括感旋光性材料，所述感旋光性材料可例如是化学增幅型感旋光性材料。在一实施例中，所述化学增幅型感旋光性材料的热膨胀系数(coefficients of thermalexpansion，CTE)可介于45ppm/℃至55ppm/℃。聚合物层108的厚度可介于5微米至20微米之间，其形成方法可以是喷涂法(spray coating)。
请参照图1G与图1H，于聚合物层108上形成图案化罩幕层(未显示)。之后，以图案化罩幕层为罩幕，进行微影工艺，以于聚合物层108中形成多个第二通孔20。第二通孔20暴露出第一线路层106b的部分表面。需注意的是，由于本实施例利用化学增幅型感旋光性材料当作聚合物层108，因此，在进行所述微影工艺时，微影工艺的曝光能量可小于250mJ，且曝光时间也可缩短。如此一来，本实施例便可减少工艺时间，以提升产率。
请参照图1H与图1I，于聚合物层108的表面上以及第二通孔20的表面上形成晶种层(未显示)，并进行电镀工艺或化学镀工艺，以在晶种层(未显示)的表面上形成导体结构110。导体结构110的材料与形成方法类似图1F中的导体结构106的材料与形成方法，于此便不再赘述。同样地，导体结构110包括填入第二通孔20中的第二导通孔110a以及配置于聚合物层108上的第二线路层110b。第二线路层110b可藉由第二导通孔110a与导体结构106电性连接。此时，玻璃膜102、导体结构106、110以及聚合物层108可视为第一线路板结构1。
请参照图1I与图1J，藉由玻璃膜102上的定位标记(未显示)，使得钻石刀具203对准裂缝105处。接着，对第一线路板结构1进行单体化工艺。详细地说，钻石刀具203可沿着裂缝105方向进行切割，使得第一线路板结构1分离为多个第二线路板结构2。之后，移除静电吸盘100，以暴露出玻璃膜102的下表面101b以及第一导通孔106a的表面。但本发明不限于此，在其他实施例中，亦可先移除静电吸盘100之后，再对第一线路板结构1进行单体化工艺。
值得注意的是，由于裂缝105呈一倒三角形的形状，其下方尖角靠近静电吸盘100的区域为应力集中区域，因此，当钻石刀具203沿着裂缝105方向进行切割时，切割应力会从裂缝105处释放，藉此分离玻璃膜102，使得第二线路板结构2的边缘112较为平整，而不会损坏第二线路板结构2。
另外，本实施例将较薄的玻璃膜102吸附并保持于静电吸盘100上，使得后续于玻璃膜102的上形成导体结构106、聚合物层108以及导体结构110时不会产生挠曲(flexibility)问题。之后，移除静电吸盘100的步骤也不会产生现有技术因应力问题所导致的翘曲现象。因此，本实施例的线路板结构的制造方法可避免挠曲问题以及翘曲问题，藉此提升产品的可靠度与良率。此外，本实施例藉由聚合物材料当作线路板的介电层，聚合物材料具有较低的热膨胀系数以及较少的逸气(out gas)量。因此，本实施例的线路板的尺寸安定性较佳，不易受到环境温度的影响，进而提升可靠度。
虽然图1J中的第二线路板结构2仅显示第一导通孔106a、第二导通孔110a、一层聚合物层108以及两层线路层(亦即第一线路层106b、第二线路层110b)，但本发明不以此为限。在其他实施例中，导通孔、聚合物层与线路层的数量以及连接方式可依照设计者的需求来进行调整。
综上所述，本发明藉由在玻璃膜中形成裂缝，以提供应力集中点于上述裂缝处。接着，在玻璃膜上形成重配置线路层结构。之后，藉由钻石刀具沿着上述裂缝方向做二次切割，使得应力从上述裂缝处释放。因此，本发明可避免切割应力残留在重配置线路层结构的边缘，进而导致玻璃膜产生不规则的破裂。换言之，本发明藉由二次切割处理，使得经切割的线路板结构的边缘较为平整。另外，相较于现有的激光切割，本发明不仅可减少切割应力残留，亦可同时提高产能。
此外，本发明可将较薄的玻璃膜吸附并保持于静电吸盘上，使得后续于玻璃膜上形成导体结构以及聚合物层时不会产生挠曲问题。之后，移除静电吸盘的步骤也不会产生现有技术因应力问题所导致的翘曲现象。因此，本发明可避免重配置线路层结构因剥离所产生的应力而导致的翘曲问题，藉此提升产品的可靠度与良率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，均在本发明范围内。

Claims (9)

1.一种线路板结构的制造方法，其特征在于，包括：
提供具有上表面、下表面的玻璃膜，所述玻璃膜的下表面置于静电吸盘上；
进行切割工艺，以于所述玻璃膜的上表面中形成至少一裂缝，其中所述裂缝的深度至少大于所述玻璃膜的厚度的三分之二，所述裂缝未贯穿所述玻璃膜，且所述裂缝呈倒三角形；
于所述玻璃膜的上表面中形成多个第一导通孔；
于所述玻璃膜的上表面上形成第一线路层，使得所述第一线路层与所述多个第一导通孔电性连接；
于所述第一线路层上形成聚合物层，所述聚合物层覆盖所述第一线路层的表面以及所述玻璃膜的表面；
于所述聚合物层中形成多个第二导通孔，其中所述多个第二导通孔与所述第一线路层电性连接；
于所述聚合物层上形成第二线路层，使得所述第二线路层与所述多个第二导通孔电性连接，以形成第一线路板结构；以及
进行单体化工艺，以将所述第一线路板结构分离为多个第二线路板结构。
2.根据权利要求1所述的线路板结构的制造方法，其特征在于，所述裂缝未暴露所述静电吸盘的表面。
3.根据权利要求1所述的线路板结构的制造方法，其特征在于，所述裂缝的侧壁与所述玻璃膜的底面之间的角度为30度至60度。
4.根据权利要求1所述的线路板结构的制造方法，其特征在于，所述裂缝的数量为多个，所述多个裂缝包括平行于第一方向的多条第一切割道以及平行于第二方向的多条第二切割道，所述第一方向与所述第二方向相交。
5.根据权利要求1所述的线路板结构的制造方法，其特征在于，于所述第一线路层上形成所述聚合物层时，所述聚合物层填入所述裂缝中。
6.根据权利要求1所述的线路板结构的制造方法，其特征在于，所述切割工艺的步骤包括藉由钻石刀具在所述玻璃膜上进行切割。
7.根据权利要求1所述的线路板结构的制造方法，其特征在于，所述单体化工艺的步骤包括藉由钻石刀进行单体化工艺，以将所述第一线路板结构分离为多个第二线路板结构。
8.根据权利要求7所述的线路板结构的制造方法，其特征在于，在进行所述单体化工艺之前，还包括藉由定位标记，使得所述钻石刀具对准所述裂缝处。
9.根据权利要求1所述的线路板结构的制造方法，其特征在于，在进行所述单体化工艺之后，还包括移除所述静电吸盘。
CN201610417765.4A 2016-06-15 2016-06-15 线路板结构的制造方法 Active CN107516648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610417765.4A CN107516648B (zh) 2016-06-15 2016-06-15 线路板结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610417765.4A CN107516648B (zh) 2016-06-15 2016-06-15 线路板结构的制造方法

Publications (2)

Publication Number Publication Date
CN107516648A CN107516648A (zh) 2017-12-26
CN107516648B true CN107516648B (zh) 2020-10-16

Family

ID=60720251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610417765.4A Active CN107516648B (zh) 2016-06-15 2016-06-15 线路板结构的制造方法

Country Status (1)

Country Link
CN (1) CN107516648B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133948A (ja) * 1998-10-23 2000-05-12 Sony Corp 電気回路用多層基板およびその製造方法
EP1061783A2 (de) * 1999-06-14 2000-12-20 Jürgen Dr.-Ing. Schulz-Harder Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
JP2003338668A (ja) * 2002-05-21 2003-11-28 Fujikura Ltd 回路基板及び多層回路基板並びにそれらの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9559005B2 (en) * 2014-01-24 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging and dicing semiconductor devices and structures thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133948A (ja) * 1998-10-23 2000-05-12 Sony Corp 電気回路用多層基板およびその製造方法
EP1061783A2 (de) * 1999-06-14 2000-12-20 Jürgen Dr.-Ing. Schulz-Harder Keramik-Metall-Substrat, insbesondere Mehrfachsubstrat
JP2003338668A (ja) * 2002-05-21 2003-11-28 Fujikura Ltd 回路基板及び多層回路基板並びにそれらの製造方法

Also Published As

Publication number Publication date
CN107516648A (zh) 2017-12-26

Similar Documents

Publication Publication Date Title
US7029937B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US8883615B1 (en) Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes
KR100741864B1 (ko) 반도체장치의 제조방법
EP1391923B1 (en) Manufacturing method of semiconductor device
US7316940B2 (en) Chip dicing
JP2017208539A (ja) フェムト秒レーザ及びプラズマエッチングを用いたウェハダイシング
CN104217968B (zh) 用于加工半导体工件的方法
JP2022133310A (ja) 貫通電極基板及びその製造方法、並びに実装基板
JP2016004835A (ja) 積層デバイスの製造方法
TW201528363A (zh) 半導體晶片之製造方法、半導體晶片及半導體裝置
JP5271610B2 (ja) 半導体装置の製造方法
US9130056B1 (en) Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
CN107516648B (zh) 线路板结构的制造方法
CN111384034B (zh) 半导体芯片、半导体晶圆及其制造方法
TWI625993B (zh) 線路板結構的製造方法
EP3565391A1 (en) Wiring substrate singulating method and substrate for package
US10854474B2 (en) Pre-cut plating lines on lead frames and laminate substrates for saw singulation
US4023258A (en) Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
US10070536B2 (en) Manufacturing method of circuit board structure
US9917046B2 (en) Manufacturing method of a circuit board having a glass film
JP2007258233A (ja) 半導体装置の製造方法、半導体装置および回路基板
CN101203938A (zh) 管芯切割的化学方法
JP2009289964A (ja) 貫通配線基板、多層貫通配線基板、貫通配線基板の製造方法および多層貫通配線基板の製造方法
TWI620484B (zh) 線路板結構及其製造方法
TW202329221A (zh) 半導體裝置及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant