JP2007258233A - 半導体装置の製造方法、半導体装置および回路基板 - Google Patents

半導体装置の製造方法、半導体装置および回路基板 Download PDF

Info

Publication number
JP2007258233A
JP2007258233A JP2006077124A JP2006077124A JP2007258233A JP 2007258233 A JP2007258233 A JP 2007258233A JP 2006077124 A JP2006077124 A JP 2006077124A JP 2006077124 A JP2006077124 A JP 2006077124A JP 2007258233 A JP2007258233 A JP 2007258233A
Authority
JP
Japan
Prior art keywords
hole
semiconductor substrate
depth
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006077124A
Other languages
English (en)
Inventor
Toshiro Mihashi
敏郎 三橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2006077124A priority Critical patent/JP2007258233A/ja
Publication of JP2007258233A publication Critical patent/JP2007258233A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】貫通電極の形成過程でレーザ加工を活用する半導体装置の製造方法を得る。
【解決手段】半導体基板１０の主面１０１上に、酸化膜１１を形成し、酸化膜１１をレーザ光により除去し半導体基板１０の主面に孔部２０を形成する。そして、孔部２０をエッチングにより所定の深さまで加工した後、半導体基板１０の裏面を研磨し、貫通電極を形成する。
【選択図】図１Ａ

Description

本発明は、半導体装置の製造方法、特にレーザ光により形成された貫通孔を含む半導体装置の製造方法に関するものである。
従来、レーザ光により形成された貫通孔を含む半導体装置の製造方法として、次のようなものがある。第１に、シリコン基板のパターン形成面にレーザ光を照射して貫通孔を形成することにより、パターン形成面の熱損傷を防止する（例えば、特許文献１参照）。
第２に、半導体基板上の樹脂膜にレーザ光を照射しその樹脂膜のパターン形成を行う。そして、樹脂膜をドライエッチングにより加工しその樹脂膜に開口を形成する。このため、リソグラフィ工程でパターン形成を行う場合に比べて、パターン形成が簡素化する（例えば、特許文献２参照）。
特開２００３−１２４１５４号公報（段落０００５参照） 特開２００５−１５６９９９号公報（段落００１４~００２５参照）
しかしながら、上述の２つの方法では、レーザ加工をパターン形成の過程で用いるものの、貫通電極を形成する過程ではレーザ加工が用いられていなかった。そのため、貫通電極の形成過程でレーザ加工を活用することが望まれていた。
この発明の半導体装置の製造方法は、前述の課題を解決するために、半導体基板の第１面上に、第１絶縁膜を形成するステップと、第１絶縁膜をレーザ光により除去し、半導体基板の第１面に孔部を形成するステップとを含む。さらに、孔部をエッチングにより所定の深さまで加工するステップと、第１面とは異なる半導体基板の第２面を研磨し、孔部内に、第１面および第２面の間を貫通する貫通電極を形成するステップとを含む。
この発明の半導体装置の製造方法は、レーザ加工およびエッチング加工により、所定の深さの孔部を半導体基板の第１面に形成する。そして、半導体基板の第２面を研磨して孔部を貫通させ、その孔部内に貫通電極を形成する。
この発明によれば、半導体基板の第１面に形成した孔部をレーザ光およびエッチングにより加工した後、半導体基板の第２面を研磨して貫通電極を形成するため、貫通電極の形成過程でレーザ加工を活用する半導体装置の製造方法が得られる。
（実施の形態１）
本発明の実施の形態１を図１Ａないし図２に基づいて説明する。
図１Ａないし図１Ｆは、本発明の実施の形態１における半導体装置の製造工程を示す図である。図１Ａないし図１Ｆには、半導体チップが組み込まれた半導体基板１０を含む半導体装置の一部の断面が示されている。半導体基板として、例えば、厚さが３５０μｍ程度のシリコン基板を用いる。なお、半導体基板１０には、トランジスタやメモリなどの回路を含む集積回路が半導体チップに形成されているものとする。
まず、半導体基板１０上に酸化膜（第１絶縁膜）１１を形成する（図１Ａ）。酸化膜１１は、例えばＳｉＯ２とし、ＣＶＤ(Chemical Vapor Deposition)法により形成する。酸化膜１１は、例えば２μｍ程度の厚さを有する。なお、酸化膜１１は、例えばＳｉＮであってもよい。
続いて、半導体基板１０上の酸化膜１１をレーザ光１００により除去し、半導体基板１０の主面（第１面）１０１に孔部２０を形成する（図１Ｂ）。主面１０１は、集積回路が形成された面を指す。レーザは、例えば、炭酸ガスレーザ、ＹＡＧレーザ、エキシマレーザなどを用いる。
具体的には、レーザ光１００を酸化膜１１の一面に向けて照射した場合、その照射された酸化膜１１がレーザ光１００のエネルギーによって飛散し、孔部２０が形成される。そして、レーザ光１００をさらに酸化膜１１の一面に照射し続けると、孔部２０の深さが次第に深くなる。他方、飛散した酸化膜１１は、孔部２０の開口周辺に付着して堆積し、堆積物（レーザドロース）２１を形成する。
このようにして形成された孔部２０の開口は、例えば円形であり、その直径は４μｍ程度でかつ深さは２μｍ程度とする。孔部２０の深さは、後述のエッチングにより孔部２０を所定の深さまで深堀エッチングするので、酸化膜１１を除去する程度の深さとすることが好ましい。
なお、孔部２０の開口の形状、開口の直径および深さは、後述する貫通電極の形状に応じ変更してもよい。
図１Ｂでは、パッシベーション膜が記載されていないが、パッシベーション膜が酸化膜１１上に形成されている場合、レーザ光１００をパッシベーション膜の一面に向けて照射し、そのパッシベーション膜および酸化膜１１を除去して、孔部２０を形成する。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などの材料で形成される。
次に、図１Ｂの孔部２０をエッチングにより所定の深さｔ１まで加工する（図１Ｃ）。この深さは、後述する図１Ｅの工程で半導体基板１０が裏面研磨される際に、孔部２０が貫通することを考慮して設定される。
具体的には、図１Ｃの酸化膜１１をマスクとして、孔部２０をドライエッチングすることにより、半導体基板１０を深堀エッチングし、深孔部２２を形成する。ドライエッチングに用いられるエッチングガスとしては、例えば六フッ化硫黄（ＳＦ６）を用いる。
深孔部２２は、例えば円柱形状であり、その深さｔ１が６０μｍで、直径が４μｍ程度とする。つまり、上述した所定の深さｔ１は、半導体基板１０の主面１０１から、６０μｍになる。なお、深さｔ１は、孔部２０（深孔部２２）が、半導体基板の裏面１０２から露出するのであれば、６０μｍ以上となるように設定してもよい。このようにしても、後述する貫通電極を形成することができるからである。
このようにして孔部２０がドライエッチングされると、孔部２０直下にある半導体基板１０の主面１０１から、シリコン（Ｓｉ）部分をエッチングする。このとき、孔部２０直下では、孔部２０の開口が外側に広がるようにシリコン（Ｓｉ）部分がエッチングされ、サイドエッチ部２３が形成される。このため、サイドエッチ部２３の直径（開口の最も大きい部分）は、孔部２０の開口の直径（４μｍ程度）よりも大きくなる。
他方、上述したドライエッチングにより、堆積物２１（図１Ｂ参照）が除去されるという効果を得る。堆積物２１は、後工程において、半導体基板１０から剥離し異物となるので、上記ドライエッチングにより堆積物２１が除去でき、有益である。
なお、実施の形態１では、エッチングは、ドライエッチングの場合で説明したが、水酸化カリウム（ＫＯＨ）水溶液などのエッチング溶液を用いたウェットエッチングを適用してもよい。
次に、深孔部２２（図１Ｃ参照）内に、銅（Ｃｕ）などの導電材を充填し、導電部３０を形成する（図１Ｄ）。導電部３０は、銅などの金属メッキで形成されている。導電材として、アルミニウム、金、銀または白金を適用し、導電部３０は、それらの導電材からなる金属メッキで形成してもよい。本実施の形態では、導電部３０は、銅メッキにより形成されているものとする。
次に、半導体基板１０の裏面（第２面）１０２を研磨し、導電部３０を半導体基板１０の両面（主面１０１および裏面１０２を意味。以下同じ）で貫通させる（図１Ｅ）。具体的には、半導体基板１０の裏面の研磨は、導電部３０の深さが、半導体基板１０の主面１０１から、６０μｍになるように行う。すなわち、孔部２０（図１Ｂ参照）の深さｔ２が、半導体基板１０の主面１０１から、５０μｍになるようにする。
なお、ここでの研磨は、研削を含む意味である。研削には、所定の粒度の砥石を使用したり、研磨には研磨布やスラリーなどを使用したりしてもよい。
このようにすることにより、孔部２０（図１Ｂ参照）内に形成された導電部３０が、半導体基板１０の両面を貫通する貫通電極として形成されることとなる。
次に、貫通電極３０の２つの露出面（半導体基板１０の両面側）にバンプ３１をそれぞれ形成する（図１Ｆ）。バンプ３１は、円筒形状で、金などの金属で形成されているものとするが、これに限られない。例えば、バンプ３１は凸状であってもよい。なお、バンプ３１を形成する前には、不図示のパッドと集積回路との間の再配線が行われる。
このようにしてバンプ３１を形成することにより、貫通電極３０と半導体基板３１が導通することとなる。なお、図１Ｆにおいて、バンプ３１の直径と貫通電極３０の直径とは、導通性能などの点から、ほぼ同一にしておくことが好ましい。
以上のように、実施の形態１における半導体装置は、半導体基板１０の主面１０１に孔部２０を形成した後、エッチングにより孔部２０を所定の深さまで加工する。そして、半導体基板１０の裏面１０２を研磨し、孔部２０内に、貫通電極３０を形成する。このため、レーザ加工を貫通電極の形成過程（図１Ａないし図１Ｆ参照）で活用することが可能となる。よって、リソグラフィ技術を用いずに、貫通電極３０を形成することが可能となり、リソグラフィ技術を用いる場合に比べて、半導体装置の工程を削減することが可能となる。また、レーザ加工を活用することにより、半導体装置の製造コストを軽減することが可能となる。
次に、上述した図１Ａから図１Ｆに示した製造工程により得られた複数の半導体基板１０に組み込まれた半導体チップを積層した半導体装置について説明する。
図２は、複数の半導体チップを積層した半導体装置の一部の構成例を示した図である。
図２に示した半導体装置は、個片化した２つの半導体チップ１０（半導体基板の一部）を含み、これらの半導体チップ１０が対向して配置されている。そして、最下層に位置する半導体チップ１０（図２中の下位に位置するもの）は、その上部に形成されたバンプ３１を介して、最下層の上位に位置する半導体チップ１０（図２中の上位に位置するもの）と係合している。これにより、２つの半導体チップ１０の導通経路が確保される。このようにすることにより、複数の半導体チップ１０を積層した半導体装置を得ることも可能となる。
さらに、最上位に位置する半導体チップ１０には、その下部にバンプ３１が形成され、そのバンプ３１が、接続パット４１に接続されている。接続パッド４１は、回路基板４０に設けられている。回路基板４０は、例えば、ガラスエポキシ基板などの有機系基板を用いる。回路基板４０には、所定の回路が形成されている。例えば、回路基板４０は、マザーボードなどである。これにより、複数の半導体チップ１０を実装した回路基板４０を得ることが可能となる。
なお、図２では、２つの半導体チップ１０の一部が記載されているが、３つ以上の半導体チップ１０を積層するようにしてもよい。また、回路基板４０は、１つの半導体チップ１０を実装していてもよい。
（実施の形態２）
本発明の実施の形態２を図３Ａないし図３Ｆに基づいて説明する。なお、実施の形態１と同一の部分は、実施の形態１と同一の符号（用語を含む）を付して、適宜、重複説明を省略する。
図３Ａないし図３Ｆは、本発明の実施の形態２における半導体装置の製造工程を示す図である。図３Ａないし図３Ｆにも、半導体基板１０を含む半導体装置の一部の断面が示されている。ここでは、図１Ａおよび図１Ｂに示した製造工程を経て、半導体基板１０の主面１０１に孔部２０（図１Ｂ参照）が形成されているものとして、以下、説明する。
図３Ａでは、孔部２０（図１Ｂ参照）がエッチングにより第１の深さｔ３になるまで加工する。この深さｔ３は、上述した図１Ｃの工程でドライエッチングされる際に、サイドエッジ部２３（図１Ｃ参照）の深さよりも深くなるように設定される。
具体的には、図３Ａでは、図３Ｃの酸化膜１１をマスクとして、孔部２０（図１Ｂ参照）をドライエッチングすることにより、半導体基板１０を深堀エッチングし、深孔部２２Ａ（深さｔ３の孔部２０）を形成する。
深孔部２２Ａは、例えば円柱形状であり、その深さｔ３が２０μｍで、直径が４μｍ程度とする。これにより、孔部２０（図１Ｂ参照）の深さｔ１は、半導体基板１０の主面１０１から、２０μｍになる。なお、孔部２０の深さｔ３は、２０μｍ以上としてもよい。
次に、半導体基板１０の主面１０１、絶縁膜１１および深孔部２２Ａのすべての表面を酸化膜（第２絶縁膜）１２で覆う（図３Ｂ）。酸化膜１２は、例えばＳｉＯ２とし、ＣＶＤ法により形成する。酸化膜１２は、例えば２μｍ程度の厚さを有する。なお、酸化膜１２は、例えばＳｉＮであってもよい。
次に、深孔部２２Ａの内壁面２２１に酸化膜１２を形成する（図３Ｃ）。具体的には、ドライエッチングにより、酸化膜１２を全面エッチバックする。これにより、酸化膜１２が深孔部２２Ａの内壁面２２１以外の表面に覆われていた酸化膜１２が取り除かれ、内壁面２２１にのみ酸化膜１２が形成される。
なお、図３Ｂにおいて、不図示のパッシベーション膜が酸化膜１１上に形成されている場合、酸化膜１２は、パッシベーション膜上に形成されることになるが、この場合も、上述した全面エッチバックにより、深孔部２２Ａの内壁面２２１にのみ酸化膜１２が形成される。
次に、酸化膜１２を内壁面２２１に形成した深孔部２２Ａをエッチングし、深孔部２２Ａを深さｔ４（第２の深さ）まで加工する（図３Ｄ）。
具体的には、図３Ｄでは、図３Ｃの酸化膜１１をマスクとして、深孔部２２Ａをドライエッチングすることにより、半導体基板１０を深堀エッチングし、深さｔ４の深孔部２２Ａを形成する。
このドライエッチングの際、内壁面２２１には、酸化膜１２が形成されているので、この酸化膜１２が、内壁面２２１の保護膜の機能を果たし、内壁面２２１のシリコン（Ｓｉ）部分のエッチングを阻止する。したがって、深孔部２２Ａは、図１Ｃに示した深孔部２２の場合と異なり、サイドエッチ部２３（図１Ｃ参照）を形成しない。
図３Ｄに示した深孔部２２Ａは、例えば円柱形状となる。そして、深孔部２２Ａは、深さｔ４が６０μｍで、直径が４μｍ程度とする。なお、深さｔ４は、孔部２０（深孔部２２Ａ）が、半導体基板の裏面１０２から露出するのであれば、半導体基板１０の主面１０１から、６０μｍ以上となるように設定してもよい。
なお、図３Ｄにおいて、上述したドライエッチングにより、堆積物２１（図１Ｂ参照）が除去される点は、図１Ｃに示した実施の形態１の場合と同様である。
次に、深孔部２２Ａ（図１Ｄ参照）内に、銅（Ｃｕ）などの導電材を充填し、導電部３０Ａを形成する（図３Ｅ）。導電部３０Ａは、銅などの金属メッキで形成されている。導電材としては、アルミニウム、金、銀または白金を適用し、導電部３０Ａは、それらの導電材からなる金属メッキで形成してもよい。本実施の形態では、導電部３０Ａは、銅メッキにより形成されているものとする。
次に、半導体基板１０の裏面１０２を研磨し、導電部３０Ａを半導体基板１０の両面で貫通させる（図３Ｅ）。具体的には、半導体基板１０の裏面１０２の研磨は、導電部３０Ａの深さが、半導体基板１０の主面１０１から、５０μｍになるように行う。すなわち、孔部２０（図１Ｂ参照）の深さｔ５が、半導体基板１０の主面１０１から、５０μｍになるようにする。
このようにして、半導体基板１０の両面を貫通する貫通電極３０Ａが、図１Ｅに示した実施の形態１の場合と同様に、形成される。このとき形成された貫通電極３０Ａも、深孔部２２Ａと同様、サイドエッチ部２３（図１Ｃ参照）を有しない形状となる。
次に、貫通電極３０Ａの２つの露出面（半導体基板１０の両面側）にバンプ３１をそれぞれ形成する（図３Ｆ）。
なお、その後、図３Ａないし図３Ｆに示した製造工程により得られた複数の半導体基板１０に組み込まれた半導体チップを図２に示したように積層してもよい。
以上のように、実施の形態２における半導体装置は、実施の形態１における半導体装置と比較すると、サイドエッチ部２３（図１Ｃ参照）を有しない形状の貫通電極を有する。これにより、実施の形態２における半導体装置は、例えばリフロー時において、サイドエッチの影響を受けた貫通電極の形状に起因するボイドの発生量を抑止することが可能となる。
なお、本発明は、上記実施の形態に限られるものではなく、種々の変形が可能である。例えば、半導体基板は、ガリウム砒素（ＧａＡｓ）やＩｎＰなどの半導体基板を用いてもよい。
本発明の実施の形態１を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態１を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態１を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態１を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態１を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態１を示す半導体装置の製造工程の一部を示す図。 半導体基板を積層した半導体装置の構成図。 本発明の実施の形態２を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態２を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態２を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態２を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態２を示す半導体装置の製造工程の一部を示す図。 本発明の実施の形態２を示す半導体装置の製造工程の一部を示す図。
符号の説明
１０ 半導体基板（半導体チップ）
１１、１２ 酸化膜
２０ 孔部
３０ 導電部（貫通電極）
３１ マスク

Claims (10)

  1. 半導体基板の第１面上に、第１絶縁膜を形成するステップと、
    前記第１絶縁膜をレーザ光により除去し、前記半導体基板の第１面に孔部を形成するステップと、
    前記孔部をエッチングにより所定の深さまで加工するステップと、
    前記第１面とは異なる前記半導体基板の第２面を研磨し、前記加工した孔部内に、前記第１面および前記第２面の間を貫通する貫通電極を形成するステップと、を含む、
    半導体装置の製造方法。
  2. 前記加工するステップは、
    前記孔部を前記エッチングにより第１の深さまで加工するステップと、
    前記第１の深さまで加工した前記孔部の内壁面に第２絶縁膜を形成するステップと、
    前記第２絶縁膜を形成した前記孔部を前記エッチングにより、前記第１の深さよりも深い第２の深さまで加工するステップと、を含む、
    請求項１に記載の半導体装置の製造方法。
  3. 前記貫通電極を形成するステップは、前記第２面を研磨する前に、前記加工した孔部内に、前記貫通電極を形成する導電材を充填するステップ、を含む、
    請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記第１の深さまで加工した前記孔部は、前記内壁面を含む表面を有し、
    前記第２絶縁膜を形成するステップは、
    前記孔部の前記表面を前記第２絶縁膜で覆うステップと、
    前記内壁部以外の前記表面に覆った前記第２絶縁膜を取り除くステップと、を含む、
    請求項２に記載の半導体装置の製造方法。
  5. 前記貫通電極を形成するステップでは、前記孔部が、少なくとも、前記半導体基板の前記第２面を貫通するまで当該第２面を研磨する、
    請求項１または請求項２に記載の半導体装置の製造方法。
  6. 前記孔部を所定の深さまで加工するステップでは、前記孔部の深さが、前記半導体基板の前記第１面から６０μｍ以上になるように加工し、
    前記貫通電極を形成するステップでは、前記孔部の深さが、前記半導体基板の第１面から５０μｍになるように前記半導体基板の第２面を研磨する、
    請求項１に記載の半導体装置の製造方法。
  7. 前記孔部を前記第１の深さまで加工するステップでは、前記孔部の深さが、前記半導体基板の第１面から２０μｍになるように加工し、
    前記第２の深さまで加工するステップでは、前記孔部の深さが、前記半導体基板の第１面から６０μｍ以上になるように加工し、
    前記貫通電極を形成するステップでは、前記孔部の深さが、前記半導体基板の第１面から５０μｍになるように前記半導体基板の前記第２面を研磨する、
    請求項２に記載の半導体装置の製造方法。
  8. 前記半導体基板を、前記貫通電極を備えた複数の半導体チップに個片化するステップと、
    前記複数の半導体チップを積層するステップと、をさらに含む、
    請求項１ないし請求項７のいずれか１項に記載の半導体装置の製造方法。
  9. 請求項１ないし請求項８のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置。
  10. 請求項９に記載の半導体装置を含む回路基板。
JP2006077124A 2006-03-20 2006-03-20 半導体装置の製造方法、半導体装置および回路基板 Pending JP2007258233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006077124A JP2007258233A (ja) 2006-03-20 2006-03-20 半導体装置の製造方法、半導体装置および回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006077124A JP2007258233A (ja) 2006-03-20 2006-03-20 半導体装置の製造方法、半導体装置および回路基板

Publications (1)

Publication Number Publication Date
JP2007258233A true JP2007258233A (ja) 2007-10-04

Family

ID=38632200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006077124A Pending JP2007258233A (ja) 2006-03-20 2006-03-20 半導体装置の製造方法、半導体装置および回路基板

Country Status (1)

Country Link
JP (1) JP2007258233A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182734A (ja) * 2009-02-03 2010-08-19 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び電子機器
JP2014236131A (ja) * 2013-06-03 2014-12-15 富士通株式会社 半導体装置およびその製造方法。

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190360A (ja) * 1987-02-03 1988-08-05 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2004335526A (ja) * 2003-04-30 2004-11-25 Elpida Memory Inc 半導体装置の製造方法
JP2005072489A (ja) * 2003-08-27 2005-03-17 Sharp Corp 半導体装置の製造方法および半導体装置
JP2005327813A (ja) * 2004-05-12 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2006013454A (ja) * 2004-05-25 2006-01-12 Canon Inc 貫通孔形成方法、半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63190360A (ja) * 1987-02-03 1988-08-05 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2004335526A (ja) * 2003-04-30 2004-11-25 Elpida Memory Inc 半導体装置の製造方法
JP2005072489A (ja) * 2003-08-27 2005-03-17 Sharp Corp 半導体装置の製造方法および半導体装置
JP2005327813A (ja) * 2004-05-12 2005-11-24 Seiko Epson Corp 半導体装置及びその製造方法、電気光学装置及びその製造方法、並びに電子機器
JP2006013454A (ja) * 2004-05-25 2006-01-12 Canon Inc 貫通孔形成方法、半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010182734A (ja) * 2009-02-03 2010-08-19 Seiko Epson Corp 半導体装置、半導体装置の製造方法、及び電子機器
JP2014236131A (ja) * 2013-06-03 2014-12-15 富士通株式会社 半導体装置およびその製造方法。

Similar Documents

Publication Publication Date Title
KR100741864B1 (ko) 반도체장치의 제조방법
US7795140B2 (en) Method of manufacturing substrate
JP5532394B2 (ja) 半導体装置及び回路基板並びに電子機器
JP4773307B2 (ja) 半導体装置の製造方法
TW200305229A (en) Manufacturing method of semiconductor device
JP2015119170A (ja) 半導体チップの製造方法、半導体チップ、及び半導体装置
JP2006269860A (ja) 貫通導電体およびその製造方法
WO2023197665A1 (zh) 晶圆切割方法
KR20190001919A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2007005401A (ja) 半導体装置およびその製造方法
JP4768491B2 (ja) 半導体装置の製造方法
US9130056B1 (en) Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing
US9105710B2 (en) Wafer dicing method for improving die packaging quality
JP4803964B2 (ja) 電極構造
JP2007258233A (ja) 半導体装置の製造方法、半導体装置および回路基板
CN114226984B (zh) 一种晶圆的切割方法
JP2005093954A (ja) 貫通電極付き基板、その製造方法及び電子デバイス
CN111435650B (zh) 半导体结构及其形成方法
JP2006173179A (ja) 半導体装置の製造方法
JP5967131B2 (ja) 半導体装置の製造方法
JP2006120759A (ja) 配線基板の製造方法および半導体装置の製造方法
JP6062254B2 (ja) ウエーハの加工方法
US11404318B2 (en) Methods of forming through-silicon vias in substrates for advanced packaging
US20230087838A1 (en) Protective coating on an edge of a glass core
JP2010245571A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080730

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111101