CN107508582A - 一种电子复位电路及功能模块或装置 - Google Patents

一种电子复位电路及功能模块或装置 Download PDF

Info

Publication number
CN107508582A
CN107508582A CN201710907057.3A CN201710907057A CN107508582A CN 107508582 A CN107508582 A CN 107508582A CN 201710907057 A CN201710907057 A CN 201710907057A CN 107508582 A CN107508582 A CN 107508582A
Authority
CN
China
Prior art keywords
reset
chip
phase inverter
pin
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710907057.3A
Other languages
English (en)
Other versions
CN107508582B (zh
Inventor
江林帅
谭耀龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TRIDUCTOR TECHNOLOGY Inc
Original Assignee
TRIDUCTOR TECHNOLOGY Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRIDUCTOR TECHNOLOGY Inc filed Critical TRIDUCTOR TECHNOLOGY Inc
Priority to CN201710907057.3A priority Critical patent/CN107508582B/zh
Publication of CN107508582A publication Critical patent/CN107508582A/zh
Application granted granted Critical
Publication of CN107508582B publication Critical patent/CN107508582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种电子复位电路及功能模块或装置，其中电子复位电路包括：复位信号输出单元，用于输出复位信号；复位信号为低电平信号持续预定时间段后转换为高电平；第一反相器，其输入端与复位信号输出单元连接，其输出端与待复位芯片的复位引脚直接连接，或者通过第二反相器与待复位芯片的复位引脚连接；第一反相器的输出端与输入端之间连接有第一电阻；第一反相器的输入端还通过第一电容接地，并且还与待复位芯片的输出引脚连接，当待复位芯片复位后正常启动时，待复位芯片的输出引脚由输出低电平转换为输出高电平。本发明通过电容充电过程实现了复位引脚所输入电平的转换，从而在待复位芯片没有启动时能够重复多次重新发送复位信号。

Description

一种电子复位电路及功能模块或装置
技术领域
本发明涉及芯片***电路技术领域，具体涉及一种电子复位电路及功能模块或装置。
背景技术
芯片作为功能模块或装置的核心部件，当芯片中的软件运行出现问题是，往往容易导致整个功能模块或装置出现异常。为解决这个问题，芯片的***通常都设置了复位电路，用于提供复位功能，在芯片运行出现异常时进行复位重启操作。
现有芯片通常为低电平有效，即要求复位信号为低电平持续一定时间(如200ms)之后转换为高电平。为实现这一复位信号，现有技术通常采用RC复位电路或者复位芯片。图1示出了RC复位电路的原理图。复位电路接通后，电源(3.3V)通过电阻R向电容C充电，接上电源的瞬间复位引脚为低电平，一段时间之后电容充满电后复位引脚的电平为高电平。由此可见，RC复位电路通过电容充电过程实现了复位引脚从低电平到高电平转换的过程，也即给出了芯片复位信号。上述RC复位电路还可以通过复位芯片来实现。
然而，上述RC复位电路或者复位芯片仅能给出一次芯片复位信号，当芯片内部出现异常没能正常启动时，往往需要人为重新上电的方式或者人为通过按键等使复位电路重新连通，才能使复位电路向待复位芯片再次发送复位信号。
发明内容
有鉴于此，本发明实施例提供了一种电子复位电路及功能模块或装置，以解决一次复位重启操作没能使芯片正常启动时，必须人为操作才能够向待复位芯片再次发送复位信号的问题。
本发明第一方面提供了一种电子复位电路，包括：复位信号输出单元，用于输出复位信号；所述复位信号为低电平信号持续预定时间段后转换为高电平；第一反相器，其输入端与所述复位信号输出单元连接；其输出端与待复位芯片的复位引脚直接连接，或者通过第二反相器与所述待复位芯片的复位引脚连接；所述第一反相器的输出端与输入端之间连接有第一电阻；所述第一反相器的输入端还通过第一电容接地，并且还与所述待复位芯片的输出引脚连接，当所述待复位芯片复位后正常启动时，所述待复位芯片的输出引脚由输出低电平转换为输出高电平。
可选地，所述复位信号输出单元包括复位芯片。
可选地，所述复位信号输出单元包括：第二电阻，其一端连接至电源，另一端通过第二电容接地；所述复位信号输出单元的输出端设置于所述第二电阻与所述第二电容之间。
可选地，所述复位信号输出单元的输出端与所述第一反相器的输入端之间还包括：第一二极管，所述第一二极管的阳极与所述第一反相器的输入端连接，阴极与所述复位信号输出单元的输出端连接。
可选地，所述第一反相器的输入端与所述待复位芯片的输出引脚之间还包括：第二二极管，所述第二二极管的阳极与所述待复位芯片的输出引脚连接，阴极与所述第一反相器的输入端连接。
可选地，所述反相器包括TTL非门芯片或CMOS反相器。
可选地，所述待复位芯片的输出引脚通过上拉电阻连接至电源。
可选地，所述待复位芯片的输出引脚通过下拉电阻接地。
本发明第二方面提供了一种功能模块或装置，包括：待复位芯片；第一方面或者第一方面任意一种可选实施方式所述的电子复位电路。
本发明实施例所提供的电子复位电路，通过复位信号输出单元输出复位信号，该复位信号为低电平信号持续预定时间段后转换为高电平；待复位芯片复位后没有正常启动时输出低电平，第一反相器的输入端为低电平、输出端为高电平，第一电容开始充电，第一电容充满电之后，第一反相器的输入端转换为高电平、输出端转换为低电平，通过电容充电过程实现了待复位芯片的复位引脚所输入电平的转换，从而在待复位芯片没有启动时能够重复多次重新发送复位信号，直至待复位芯片正常启动。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了现有RC复位电路的示意图；
图2示出了根据本发明实施例的一种电子复位电路的原理图
图3示出了根据本发明实施例的再一种电子复位电路的原理图；
图4示出了根据本发明实施例的又一种电子复位电路的原理图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图2示出了根据本发明实施例的一种电子复位电路的原理图。该电子复位电路用于对芯片进行复位，待复位芯片包括至少一个复位引脚和一个输出引脚。如图2所示，该电子复位电路包括复位信号输出单元10、第一反相器20、电阻R1和第一电容C1。
复位信号输出单元10用于输出复位信，该复位信号为低电平信号持续预定时间段后转换为高电平。该复位信号输出单元10可以采用现有如图1 所示的RC复位电路，也可以采用如图4所示的复位芯片来实现，或者采用其他可以实现该复位信号的电路来实现，本申请在此不做限定。
第一反相器20的输入端与复位信号输出单元10连接，第一反相器20 的输出端与待复位芯片10的复位引脚直接连接，或者通过第二反相器30 与待复位芯片的复位引脚连接。第一反相器20的输出端与输入端之间连接有第一电阻R1。第一反相器20的输入端还通过第一电容C1接地，并且还与待复位芯片的输出引脚连接，当待复位芯片复位后正常启动时，待复位芯片的输出引脚由输出低电平转换为输出高电平。
待复位芯片可以为高电平复位(即复位引脚输入为高电平时，芯片内部执行复位重启操作)，也可以为低电平复位。当待复位芯片为高电平复位时，第一反相器20的输出端直接连接至待复位芯片的复位引脚，如图2所示。当待复位芯片为低电平复位时，第一反相器20的输出端通过第二反相器30连接至待复位芯片的复位引脚，如图3所示。
以待复位芯片为低电平复位为例，本实施例所提供的电子复位电路的工作原理如下：
如图3所示，当复位信号输出单元10输出低电平时，第一反相器20 的输入端为低电平、输出端为高电平，从而第二反相器30的输入端为高电平、输出端为低电平，待复位芯片的复位引脚为低电平，复位信号有效，芯片内部执行复位重启操作，此为首次复位。在芯片内部复位重启操作成功、芯片正常启动之前，待复位芯片的输出引脚始终输出低电平。
当复位信号输出单元10所输出的复位信号由低电平转换为高电平之后，第一反相器20的输入端为高电平。若芯片内部复位重启操作成功、芯片正常启动，则待复位芯片的输出引脚也输出高电平。此时，第一反相器 20的输入端为高电平、输出端为低电平，第二反相器30的输入端为低电平、输出端为高电平，复位引脚输入为高电平，芯片内部不再执行复位重启操作。
然而，若芯片内部复位重启操作不成功、芯片没能够正常启动，则待复位芯片的输出引脚输出为低电平。即使复位信号输出单元10所输出的复位信号已由低电平转换为高电平，第一反相器20的输入端仍然被拉低为低电平、输出端为高电平。此时，第二反相器30的输入端为高电平、输出端为低电平，待复位芯片的复位引脚为低电平，复位信号有效，芯片内部执行复位重启操作；与此同时，第一电容C1开始充电，电流从第一反相器20的输出端经第一电阻R1流向输入端，第一电容C1充满电之后，正极为高电平，也即第一反相器20的输入端转换为高电平、输出端为低电平，第二反相器30的输入端为低电平、输出端为高电平，复位引脚输入为高电平，芯片内部不再执行复位重启操作，二次复位结束。若芯片内部复位重启操作仍然不成功、芯片没能够正常启动，则该电子复位电路还会按照上述过程执行复位重启操作第三次、第四次、第五次……
需要补充说明的是，上述仅给出了待复位芯片为低电平复位的电路原理图，本领域技术人员基于本实施例的电路设计及上述原理很容易想到待复位芯片为高电平复位的电路原理，本申请在此不再赘述。
上述电子复位电路，通过复位信号输出单元输出复位信号，该复位信号为低电平信号持续预定时间段后转换为高电平；待复位芯片复位后没有正常启动时输出低电平，第一反相器的输入端为低电平、输出端为高电平，第一电容开始充电，第一电容充满电之后，第一反相器的输入端转换为高电平、输出端转换为低电平，通过电容充电过程实现了待复位芯片的复位引脚所输入电平的转换，从而在待复位芯片没有启动时能够重复多次重新发送复位信号，直至待复位芯片正常启动。
作为本实施例的一种可选实施方式，如图4所示，复位信号输出单元 10包括复位芯片U1，复位芯片U1的输出端(RESET引脚)与第一反相器 20的输入端连接。可选地，待复位芯片U1的输出引脚通过上拉电阻R2连接至电源(如3.3V)。
作为上述可选实施方式的并联实施方式，复位信号输出单元10还可以为RC复位电路，如图1所示，包括第二电阻R，其一端连接至电源，另一端通过第二电容C接地；复位信号输出单元10的输出端设置于第二电阻R 与第二电容C之间。
作为本实施例的一种可选实施方式，如图4所示，复位信号输出单元 10的输出端与第一反相器20的输入端之间还包括第一二极管D1，第一二极管D1的阳极与第一反相器20的输入端连接，阴极与复位信号输出单元 10的输出端连接。当复位信号输出单元10的输出信号由低电平转换为高电平之后，第一二极管D1能够防止该高电平影响电容C1的充电过程，从而影响第一反相器20和第一电阻R1、第一电容C1再次形成复位信号。
作为本实施例的一种可选实施方式，如图4所示，第一反相器20的输入端与待复位芯片的输出引脚之间还包括第二二极管D2，第二二极管D2 的阳极与待复位芯片的输出引脚连接，阴极与第一反相器20的输入端连接。该第二二极管能够防止充电后的电容C1对外放电，以及干扰待复位芯片的输出引脚的电平信号。
可选地，上述第一反相器20和第二反相器30可以为TTL非门芯片，或者也可以为CMOS反相器。
可选地，待复位芯片的输出引脚通过下拉电阻R3接地。
实施例二
本发明实施例提供一种功能模块或装置，包括待复位芯片和实施例一或者其任意一种可选实施方式所述的电子复位电路。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (9)

1.一种电子复位电路，其特征在于，包括：
复位信号输出单元，用于输出复位信号；所述复位信号为低电平信号持续预定时间段后转换为高电平；
第一反相器，其输入端与所述复位信号输出单元连接；其输出端与待复位芯片的复位引脚直接连接，或者通过第二反相器与所述待复位芯片的复位引脚连接；
所述第一反相器的输出端与输入端之间连接有第一电阻；所述第一反相器的输入端还通过第一电容接地，并且还与所述待复位芯片的输出引脚连接，当所述待复位芯片复位后正常启动时，所述待复位芯片的输出引脚由输出低电平转换为输出高电平。
2.根据权利要求1所述的电子复位电路，其特征在于，所述复位信号输出单元包括复位芯片。
3.根据权利要求1所述的电子复位电路，其特征在于，所述复位信号输出单元包括：
第二电阻，其一端连接至电源，另一端通过第二电容接地；所述复位信号输出单元的输出端设置于所述第二电阻与所述第二电容之间。
4.根据权利要求1所述的电子复位电路，其特征在于，所述复位信号输出单元的输出端与所述第一反相器的输入端之间还包括：
第一二极管，所述第一二极管的阳极与所述第一反相器的输入端连接，阴极与所述复位信号输出单元的输出端连接。
5.根据权利要求1所述的电子复位电路，其特征在于，所述第一反相器的输入端与所述待复位芯片的输出引脚之间还包括：
第二二极管，所述第二二极管的阳极与所述待复位芯片的输出引脚连接，阴极与所述第一反相器的输入端连接。
6.根据权利要求1或2所述的电子复位电路，其特征在于，所述反相器包括TTL非门芯片或CMOS反相器。
7.根据权利要求3所述的电子复位电路，其特征在于，所述待复位芯片的输出引脚通过上拉电阻连接至电源。
8.根据权利要求3所述的电子复位电路，其特征在于，所述待复位芯片的输出引脚通过下拉电阻接地。
9.一种功能模块或装置，其特征在于，包括：
待复位芯片；
权利要求1至8任一项所述的电子复位电路。
CN201710907057.3A 2017-09-29 2017-09-29 一种电子复位电路及功能模块或装置 Active CN107508582B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710907057.3A CN107508582B (zh) 2017-09-29 2017-09-29 一种电子复位电路及功能模块或装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710907057.3A CN107508582B (zh) 2017-09-29 2017-09-29 一种电子复位电路及功能模块或装置

Publications (2)

Publication Number Publication Date
CN107508582A true CN107508582A (zh) 2017-12-22
CN107508582B CN107508582B (zh) 2024-06-21

Family

ID=60699553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710907057.3A Active CN107508582B (zh) 2017-09-29 2017-09-29 一种电子复位电路及功能模块或装置

Country Status (1)

Country Link
CN (1) CN107508582B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108711826A (zh) * 2018-04-12 2018-10-26 浙江众合科技股份有限公司 一种基于ina200的低功耗电子自恢复保险丝电路
CN109634671A (zh) * 2018-11-26 2019-04-16 晶晨半导体(上海)股份有限公司 一种使用集成芯片控制boot模式的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1126362A2 (en) * 2000-02-18 2001-08-22 Mitsubishi Denki Kabushiki Kaisha Microcomputer with internal reset signal generator
KR20030085163A (ko) * 2002-04-29 2003-11-05 주식회사 하이닉스반도체 반도체장치의 파워-온 리셋회로
US20070103211A1 (en) * 2005-11-04 2007-05-10 Hon Hai Precision Industry Co., Ltd. Reset circuit
US20080100351A1 (en) * 2006-10-31 2008-05-01 Hynix Semiconductor Inc. Power-on reset circuit
CN104714618A (zh) * 2013-12-11 2015-06-17 鸿富锦精密电子(天津)有限公司 复位电路
CN107037865A (zh) * 2016-02-03 2017-08-11 中兴通讯股份有限公司 复位电路及浮地终端
CN207442811U (zh) * 2017-09-29 2018-06-01 创达特（苏州）科技有限责任公司 一种电子复位电路及功能模块或装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1126362A2 (en) * 2000-02-18 2001-08-22 Mitsubishi Denki Kabushiki Kaisha Microcomputer with internal reset signal generator
KR20030085163A (ko) * 2002-04-29 2003-11-05 주식회사 하이닉스반도체 반도체장치의 파워-온 리셋회로
US20070103211A1 (en) * 2005-11-04 2007-05-10 Hon Hai Precision Industry Co., Ltd. Reset circuit
US20080100351A1 (en) * 2006-10-31 2008-05-01 Hynix Semiconductor Inc. Power-on reset circuit
CN104714618A (zh) * 2013-12-11 2015-06-17 鸿富锦精密电子(天津)有限公司 复位电路
CN107037865A (zh) * 2016-02-03 2017-08-11 中兴通讯股份有限公司 复位电路及浮地终端
CN207442811U (zh) * 2017-09-29 2018-06-01 创达特（苏州）科技有限责任公司 一种电子复位电路及功能模块或装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108711826A (zh) * 2018-04-12 2018-10-26 浙江众合科技股份有限公司 一种基于ina200的低功耗电子自恢复保险丝电路
CN108711826B (zh) * 2018-04-12 2020-04-28 浙江众合科技股份有限公司 一种基于ina200的低功耗电子自恢复保险丝电路
CN109634671A (zh) * 2018-11-26 2019-04-16 晶晨半导体(上海)股份有限公司 一种使用集成芯片控制boot模式的方法

Also Published As

Publication number Publication date
CN107508582B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
JP5941135B2 (ja) Ｕｓｂインターフェースを有する電子機器及びそのｕｓｂ通信の起動方法
EP3098931B1 (en) Charging circuit and terminal
CN109194317B (zh) 一种复位电路及可穿戴设备
CN108365643A (zh) 单引脚mosfet驱动和放电功能
CN107005142B (zh) 多功能端子
CN204810248U (zh) 一种电源延时开关电路及具有该电路的终端
CN104218542A (zh) 电池保护电路
CN106451385A (zh) 静电放电保护电路与集成电路
CN109390992A (zh) 电池保护芯片、供电装置及电子烟
CN107508582A (zh) 一种电子复位电路及功能模块或装置
CN206684514U (zh) 一种车载电源控制电路
CN206389350U (zh) 一种光耦隔离通讯电路
CN103368144B (zh) 过压保护电路
CN103051325B (zh) 可防止反灌电的上拉电阻电路
CN207442811U (zh) 一种电子复位电路及功能模块或装置
CN207336682U (zh) 负载***的检测电路及插接端口和电器
CN109167420A (zh) 一种充电控制电路、充电电路及充电控制方法
CN205863955U (zh) 一种主机前置接口的usb快充装置
EP2648068A1 (en) Method and terminal for starting universal serial bus state machine
CN206480146U (zh) 基于电能表的远传通信电路
CN106160038B (zh) 充电电路
CN104536314B (zh) 基于近场通信nfc的开机控制电路、方法和电子设备
CN107332213A (zh) 过流保护电路
CN109842401B (zh) 一种抗闩锁装置和cmos芯片
CN100413216C (zh) 监控电源电压的电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 215021 unit 133, phase 1, international science and Technology Park, 1355 Jinjihu Avenue, Suzhou Industrial Park, Suzhou, Jiangsu Province

Applicant after: Chuangyao (Suzhou) communication technology Co.,Ltd.

Address before: 215021 C504, international science and Technology Park, Jinji Lake Avenue, Suzhou Industrial Park, Jiangsu, 1355

Applicant before: Triductor Technology (Suzhou) Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant