CN107492478B - 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法 - Google Patents

半导体设备的成膜方法以及半导体设备的氮化铝成膜方法 Download PDF

Info

Publication number
CN107492478B
CN107492478B CN201610407507.8A CN201610407507A CN107492478B CN 107492478 B CN107492478 B CN 107492478B CN 201610407507 A CN201610407507 A CN 201610407507A CN 107492478 B CN107492478 B CN 107492478B
Authority
CN
China
Prior art keywords
sputtering
substrate
semiconductor equipment
carried out
surface modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610407507.8A
Other languages
English (en)
Other versions
CN107492478A (zh
Inventor
王军
董博宇
郭冰亮
耿玉洁
马怀超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201610407507.8A priority Critical patent/CN107492478B/zh
Priority to TW105124060A priority patent/TWI620829B/zh
Priority to PCT/CN2016/100799 priority patent/WO2017215150A1/zh
Priority to SG11201810652SA priority patent/SG11201810652SA/en
Priority to KR1020177035463A priority patent/KR102003151B1/ko
Priority to MYPI2018002525A priority patent/MY186220A/en
Priority to US15/691,211 priority patent/US10643843B2/en
Publication of CN107492478A publication Critical patent/CN107492478A/zh
Application granted granted Critical
Publication of CN107492478B publication Critical patent/CN107492478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10323—Aluminium nitride [AlN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明揭示一种半导体设备的成膜方法及半导体设备的氮化铝成膜方法。半导体设备的成膜方法包括依序进行多次溅射流程，各溅射流程包括步骤：将基板载入腔室内并放置于承载底座上；将遮蔽盘移至靶材与基板之间；在腔室内通入惰性气体以对靶材进行表面修饰工艺；进行预溅射，以对靶材的表面进行预处理；将遮蔽盘从靶材与基板之间移开，并利用靶材对基板进行主溅射，在基板上形成薄膜；将基板移出腔室；并且，对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺具有不同的工艺参数，且N为大于0之正整数。本发明的半导体设备的成膜方法及半导体设备的氮化铝成膜方法，能够改善成膜质量，提升成膜厚度均匀性。

Description

半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
技术领域
本发明涉及一种半导体设备的成膜方法，特别涉及一种半导体设备的氮化铝成膜方法。
背景技术
物理气相沉积(physical vapor deposition,PVD)溅射工艺已广泛用于现今的半导体集成电路、发光二极管(light emitting diode，LED)、太阳能电池及显示器等工艺中。在PVD溅射设备的腔室中，通常是利用高功率直流电源连接至靶材，通过加载功率将腔室内的工作气体激发为等离子体(plasma)，并吸引等离子体中的离子轰击溅射靶材，以此使靶材的材料被溅射下来而沉积在晶片等基板上。不同的应用领域通常对溅射功率、溅射速率等工艺参数的要求也有所不同，但基本上对于提升成膜质量、成膜厚度均匀性以及增加设备产能的努力方向却是非常明确的。
发明内容
为解决上述技术问题，本发明提供一种半导体设备的成膜方法，其利用溅射方式形成薄膜，并在形成薄膜之前先对靶材进行表面修饰工艺。本发明的方法通过在不同次的溅射流程的表面修饰工艺时采用不同的工艺参数的作法，以此使得在不同次的溅射流程中的靶材具有不同的表面状态，进而对于不同次的溅射流程的主溅射的成膜均匀性的偏移现象产生补偿效果，以提高成膜质量及成膜厚度均匀性。
本发明的一些实施例提供一种半导体设备的成膜方法，包括依序进行多次溅射流程，以分别在多批次基板上形成薄膜，其中各溅射流程包括下列步骤：将基板载入腔室内并放置于承载底座上；将遮蔽盘移至靶材与基板之间；在腔室内通入惰性气体以对靶材进行表面修饰工艺；进行预溅射，以对靶材的表面进行预处理；将遮蔽盘从靶材与基板之间移开，并利用靶材对基板进行主溅射，以在基板上形成薄膜；将基板移出腔室；并且，对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺具有不同的工艺参数，且N为大于0之正整数。
本发明的一些实施例提供一种半导体设备的氮化铝成膜方法，包括依序进行多次溅射流程，以分别在多批次基板上形成氮化铝薄膜，其中各溅射流程包括下列步骤：将基板载入腔室内并放置于承载底座上；将遮蔽盘移至含铝靶材与基板之间；在腔室内通入惰性气体以对含铝靶材进行表面修饰工艺；进行预溅射，以对含铝靶材的表面进行预处理，使含铝靶材的表面由富铝状态转变为过渡状态；将遮蔽盘从靶材与基板之间移开，并在腔室内通入惰性气体及含氮气体且以并含铝靶材对基板进行主溅射以在基板上形成氮化铝薄膜；将基板移出腔室；并且对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺具有不同的工艺参数，且N为大于0的正整数。
在本发明的半导体设备的成膜方法以及半导体设备的氮化铝成膜方法中，依序进行的多次溅射流程是用以分别在多批次基板上形成薄膜。每次溅射流程的表面修饰工艺可去除靶材表面的残留物，而通过在针对多批次基板所进行的不同次的溅射流程的表面修饰工艺中采用不同的工艺参数可补偿在多次的溅射流程的表面修饰工艺对于成膜厚度均匀性产生的负面影响(例如成膜均匀性朝向特定方向偏移的问题)，故可达到改善成膜质量以及提升成膜厚度均匀性等效果。
附图说明
图1为本发明一些实施例的半导体设备的成膜方法的流程示意图；
图2A为本发明一些实施例的半导体设备的成膜方法示意图；
图2B为本发明一些实施例的半导体设备的成膜方法示意图；
图2C为本发明一些实施例的半导体设备的成膜方法示意图；以及
图3为本发明一些实施例的电子装置的示意图。
【符号说明】
20 溅射装置
21 腔室
21S 内壁
22 承载底座
23 托盘
24 遮蔽盘
25 遮蔽盘库
26 隔热环
27 覆盖环
28A 下端盖
28B 上端盖
29 磁控管
30 电子装置
31 基板
32 氮化铝缓冲层
33 氮化镓层
33N N型掺杂氮化镓层
33P P型掺杂氮化镓层
34 量子阱层
100 方法
110、112、114、115、116、118 步骤
SR 溅射流程
T 靶材
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图对本发明提供的半导体设备的成膜方法以及半导体设备的氮化铝成膜方法进行说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明的制造方法中，一次溅射流程用以在一批次的基板上形成薄膜，下一次溅射流程用以在下一批次的基板上形成薄膜。也就是说，每一次溅射流程对应一批次的基板。其中，每一批次的基板指的是每一次溅射流程所处理的全部基板，其可以为一个基板，也可以为多个基板(例如托盘上同时承载多个基板时)。每次溅射流程包括在主溅射之前先对靶材进行前置处理工艺，其包括进行表面修饰工艺以去除靶材表面的残留物(例如前次溅射流程时在靶材表面形成的膜层)，以及进行预溅射以对靶材的表面进行预处理，以确保每次溅射流程的主溅射时靶材处于稳定状态。举例而言，在使用含铝靶材进行溅射制作氮化铝薄膜的情况下，利用惰性气体例如氩气(Ar)对含铝靶材进行表面修饰可以使含铝靶材表面处于富铝(Al-rich)状态，而预溅射可以使含铝靶材的表面由富铝状态转变为过渡状态，以此在后续的主溅射时可以确保形成的氮化铝薄膜具有良好的成膜质量。进一步说明，在氮化铝的实际生产过程中，常因为不可预期的因素而观察到在多次的溅射流程中所形成的膜层的膜厚分布有逐渐朝向特定方向偏移的趋势，进而影响到成膜厚度均匀性。上述膜厚分布均匀性的偏移的可能成因之一推测为某些不可预期的因素造成靶材的表面状态产生偏差，而每次溅射流程时若未对靶材进行表面修饰会使得此偏差持续地被放大而造成膜厚分布均匀性的偏移朝向相同的方向持续地被放大。
在本发明的半导体设备的成膜方法中，在每次的溅射流程中会先对靶材进行表面修饰工艺，且在不同次的溅射流程中的表面修饰工艺采用不同的工艺参数可提供补偿效果，进而改善膜厚分布持续朝向同一方向偏移而导致成膜厚度均匀性严重下降的问题。
本发明的方法所形成的氮化铝薄膜具有较佳的质量，对于后续形成于氮化铝薄膜上的氮化镓层的外延生长(Epitaxy)质量亦有所提升。氮化铝薄膜与氮化镓层可应用于电子装置例如发光二极管装置中，成膜质量提升的氮化镓层可用以提升电子装置的电性表现，而厚度均匀性提升的氮化铝薄膜亦对电子装置的量产产品的稳定性有正面的帮助。
图1为本发明一些实施例的半导体设备的成膜方法的流程示意图，如图1所示，本发明一些实施例提供一种半导体设备的成膜方法100，该方法100包括重复进行多次溅射流程SR，以分别在不同批次的基板上形成薄膜。各溅射流程SR包括下列的步骤110、步骤112、步骤114、步骤115、步骤116以及步骤118。本实施例中，以一批次基板仅包含1片基板进行说明。在步骤110处，将一基板载入腔室内，并放置于承载底座上。在步骤112处，将遮蔽盘移至靶材与基板之间。在步骤114中，在腔室内通入惰性气体以对靶材进行表面修饰工艺。在步骤115处，进行预溅射，以对靶材的表面进行预处理。在步骤116处，将遮蔽盘移开并利用靶材对基板进行主溅射，以在基板上形成薄膜。在步骤118处，将基板移出腔室。接着，继续进行下一次的溅射流程SR，以在另一批次的基板上形成薄膜。
本实施例的半导体设备的成膜方法包括依序进行多次的溅射流程SR，每一次溅射流程SR对一批次的基板进行加工以在该批次的各基板的表面形成薄膜，其中，所谓一批次的基板，指的是每一次溅射流程SR所处理的全部基板，其可以是一个基板，也可以是多个基板。其中，对第N批次的基板进行的溅射流程的表面修饰工艺与对第N+1批次的基板进行的溅射流程的表面修饰工艺具有不同的工艺参数，且N为大于0的正整数。通过上述方法，可改善靶材的表面在进行了多次的溅射流程后而未加以修饰而产生的污染或缺陷所造成膜厚分布持续朝向同一方向偏移的问题，进而提升成膜厚度均匀性。在本实施例中，对第N批次基板进行的溅射流程与对第N+1批次基板进行的溅射流程是两次连续且用于在不同基板上形成薄膜的溅射流程，且此两次连续进行的溅射流程内的表面修饰工艺具有不同的工艺参数。在一些实施例中，持续进行的溅射流程内的表面修饰工艺的工艺参数是以交替变换方式的规则加以调整，也就是说奇数次的溅射流程所对应的表面修饰工艺可以具有相同的工艺参数，而偶数次的溅射流程所对应的表面修饰工艺可以具有相同的工艺参数，但奇数次的溅射流程所对应的表面修饰工艺与偶数次的溅射流程所对应的表面修饰工艺具有不同的工艺参数。或者在另一些实施例中，可以利用不同的规则调整不同次溅射流程所对应的表面修饰工艺的工艺参数。
上述的方法100仅为示例，而本发明并不以方法100的内容为限，其它需要的额外步骤亦可在方法100之前、之后和/或其中进行，而方法100中所述的步骤亦可在其它实施例中被取代、删除或改变其顺序。此外，本说明书中所使用的“步骤”一词并不限于单一动作，此“步骤”一词可包括单一个动作、操作或手法，或者可为由多个动作、操作和/或手法所组成的集合。
图2A至图2C为本发明一些实施例的半导体设备的成膜方法示意图。如图2A以及图1所示，本发明一些实施例提供一种半导体设备的成膜方法100，包括下列步骤。首先，可提供一溅射装置20。溅射装置20包括一腔室21、一承载底座22以及一遮蔽盘24。在一些实施例中，溅射装置20还可包括存放遮蔽盘24的遮蔽盘库25、隔热环26、覆盖环27、下端盖28A、上端盖28B以及磁控管29，遮蔽盘库25穿透腔室21的内壁21S而与腔室21的内部环境连通，但并不以此为限。在本发明的其它实施例中，亦可视需要在溅射装置20之内和/或之外设置其它需要的部件。然后，进行溅射流程SR，溅射流程SR包括步骤110、步骤112、步骤114、步骤115和步骤116以及步骤118。在步骤110处，将基板31载入腔室21内，并放置于承载底座22上。在一些实施例中，可先将一批次的基板31(其可以为一个基板，也可以为多个基板)放置于托盘23上，再将放置有基板31的托盘23通过例如机械手臂载入腔室21内并放置于承载底座22上。在另外一些实施例中，亦可不通过托盘23而直接将一批次的基板31放置于承载底座22上。
在一些实施例中，基板31可为蓝宝石基板、碳化硅(SiC)或其它适合的材质所形成的基板，例如半导体基板、绝缘层覆硅(SOI)基板、玻璃基板或陶瓷基板，而托盘23可由例如碳化硅(SiC)或钼所制成，但并不以此为限。
然后，如图2B以及图1所示，在步骤112处，将遮蔽盘24移至靶材T与基板31之间，以及在步骤114处，在腔室21内通入惰性气体以对靶材T进行表面修饰工艺。在表面修饰工艺中，惰性气体产生的离子会撞击靶材T，以此达到修饰靶材T的表面的效果。例如，除去因为前一次溅射流程在靶材T表面所形成的膜层。举例来说，于表面修饰工艺时，通入惰性气体例如氩气的流量范围可介于100每分钟标准毫升(standard cubic centimeter perminute，sccm)至300sccm之间，且优选地可介于180sccm至280sccm之间，但并不以此为限。此外，在表面修饰工艺时，对靶材T载入的溅射功率可介于2500瓦至4000瓦之间，且优选地可介于2800瓦至3500瓦之间，但并不以此为限。在一些实施例中，也可包括在腔室21内只通入惰性气体例如氩气而不通入其它反应气体。
在一些实施例中，遮蔽盘24在未进行表面修饰工艺时可先放置于遮蔽盘库25中，而要进行表面修饰工艺之前，遮蔽盘24可自遮蔽盘库25移至腔室21中并位于靶材T与基板31之间再进行表面修饰工艺。在表面修饰工艺进行时遮蔽盘24亦是位于靶材T与基板31之间，以此避免靶材T的材料通过表面修饰工艺形成在基板31上。换言之，遮蔽盘24可被视为一挡板，用以阻挡表面修饰工艺中产生的微粒掉落在基板31或承载底座22上而影响后续成膜质量。在本实施例中，表面修饰工艺是在基板31加载腔室21之后进行，且表面修饰工艺进行时遮蔽盘24是位于靶材T与基板31之间，但并不以此限。
随后，如图2B以及图1所示，在步骤115处，进行预溅射，以对靶材T的表面进行预处理。预溅射可对表面修饰后的靶材T的表面进行进一步处理，使得靶材T的表面处于过渡状态。上述的预溅射可包括于腔室21内通入惰性气体与反应气体，其中惰性气体例如可为氩气(Ar)，而反应气体则可视欲形成的膜层的材料作选择。在一些实施例中，预溅射时通入的气体可与在后续进行的主溅射时通入的气体相同，但不以此为限。举例来说，在预溅射时，通入反应气体的流量范围可介于30sccm至300sccm之间，且优选地可介于100sccm至220sccm之间；通入惰性气体例如氩气的流量范围可介于15sccm至100sccm之间，且优选地可介于20sccm至70sccm之间。此外，在预溅射时，对靶材T加载的溅射功率可包括功率范围介于2500瓦至4000瓦的脉冲直流电源，且功率范围优选地可介于2800瓦至3500瓦之间，但并不以此为限。
之后，如图2C以及图1所示，在步骤116处，将遮蔽盘24从靶材T与基板31之间移开并利用靶材T对基板31进行主溅射，以在基板31上形成薄膜。上述的主溅射可包括在腔室21内通入惰性气体与反应气体，其中惰性气体例如可为氩气(Ar)，而反应气体则可视欲形成的膜层的材料作选择。通过惰性气体产生的离子(例如Ar离子)撞击靶材T，并使靶材T与反应气体反应以在基板31上形成膜层。举例来说，在主溅射时，通入反应气体的流量范围可介于30sccm至300sccm之间，且优选地可介于100sccm至220sccm之间；通入惰性气体例如氩气的流量范围可介于15sccm至100sccm之间，且优选地可介于20sccm至70sccm之间。此外，在主溅射时，对靶材T加载的溅射功率可包括功率范围介于2500瓦至4000瓦的脉冲直流电源，且功率范围优选地可介于2800瓦至3500瓦之间，但并不以此为限。接着，在步骤118处，将形成有薄膜的基板31移出腔室21。在一些实施例中，进行预溅射对靶材T加载的溅射功率等于进行主溅射时对靶材T加载的溅射功率，但不以此为限。
此后，可重复进行步骤110、步骤112、步骤114、步骤115、步骤116以及步骤118，以完成对下一次的溅射流程SR，所述下一次的溅射流程SR对应于另一批次的基板31。一次的溅射流程SR是指将放置有一批次基板31的托盘加载至腔室21后，进行表面修饰工艺以及对托盘23上的该批次的基板31进行主溅射形成薄膜，而后将托盘23及其上的该批次的基板31移出腔室21的流程。
本实施例的半导体设备的成膜方法包括依序进行多次的溅射流程SR，每一次溅射流程SR对一批次的基板进行加工以在该批次的各基板的表面形成薄膜，其中，所谓一批次的基板，指的是每一次溅射流程SR所处理的全部基板，其可以是一个基板，也可以是多个基板。其中，对第N批次的基板进行的溅射流程的表面修饰工艺与对第N+1批次的基板进行的溅射流程的表面修饰工艺具有不同的工艺参数，且N为大于0的正整数。通过上述方法，可改善靶材的表面在分别对多批次的基板进行相应的溅射流程后未加以表面修饰而产生的污染或缺陷所造成膜厚分布持续朝向同一方向偏移的问题，进而提升成膜厚度均匀性。
在一些实施例中，对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺具有不同的工艺参数是通过选择不同的工艺时间来实现。举例而言，对第N批次基板进行的溅射流程的表面修饰工艺具有第一工艺时间，对第N+1批次基板进行的溅射流程的表面修饰工艺具有不同于第一工艺时间的第二工艺时间，且第二工艺时间约为第一工艺时间的2至8倍，例如第一工艺时间约为1～3秒，且第二工艺时间约为6～8秒，但不以此为限。另外，在对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺具有不同的工艺时间的前提下，对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺可以具有相同溅射功率。在另一些实施例中，对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺可具有不同的工艺时间以及不同的溅射功率。在又一些实施例中，对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺可具有不同的溅射功率以及具有相同工艺时间。在另一些实施例中，对第N批次基板进行的溅射流程的表面修饰工艺与对第N+1批次基板进行的溅射流程的表面修饰工艺可具有其它不同的工艺参数。
在本实施例中，通过在不同次的溅射流程的表面修饰工艺中采用不同的工艺参数，可以稳定靶材的状况，从而可达到改善成膜质量以及提升成膜厚度均匀性等效果。在一些实施例中，方法100可进一步包括在连续重复进行多次溅射流程(连续进行的多次溅射流程可构成一批次溅射流程)之前和/或之后进行涂布(pasting)处理。值得说明的是，现有成膜方法由于没有对靶材进行表面修饰工艺，因此在进行了数次溅射流程之后即必须对靶材进行涂布处理，其中现有涂布处理的工艺时间需持续数十分钟，不仅大幅增加了整体工艺时间，且现有涂布处理需使用高功率(大于4500瓦的功率)进行，更会造成靶材的使用寿命(life time)减短至约3至6个月。反观本发明的成膜方法，由于在不同次的溅射流程中采用不同的工艺参数对靶材T进行表面修饰工艺，其中表面修饰工艺的工艺时间仅需数秒即可改善靶材T的状况。因此在靶材T的状况良好的情况下，相较于现有成膜方法，本发明的方法不仅可以减少进行涂布处理的次数与频率，而可以缩短整体工艺时间，而且本发明的涂布处理仅需对靶材T加载约介于2500瓦至4000瓦之间的低功率，即可将靶材T的使用寿命延长到1至2年。
在一些实施例中，半导体设备的成膜方法100可用以形成非金属薄膜、金属薄膜或金属化合物薄膜。举例来说，当要在基板31上形成的薄膜为氮化铝(AlN)时，靶材T可为含铝靶材，例如纯铝靶材或氮化铝靶材，而上述的方法100则可视为半导体设备的氮化铝成膜方法。
此外，在形成氮化铝薄膜时，上述的预溅射可包括在腔室21内通入含氮气体以及例如氩气等的惰性气体，并利用由惰性气体产生的离子撞击含铝靶材(也就是靶材T)，使得靶材T的表面由富铝(Al-rich)状态转变为过渡(Transition)状态。举例来说，在预溅射时，通入含氮气体(例如氮气)的流量范围可介于30sccm至300sccm之间，且优选地可介于100sccm至220sccm之间；通入惰性气体(例如氩气)的流量范围可介于15sccm至100sccm之间，且优选地可介于20sccm至70sccm之间，但并不以此为限。此外，在预溅射时，对靶材T加载的溅射功率可包括功率范围介于2500瓦至4000瓦的脉冲直流电源，且功率范围优选地可介于2800瓦至3500瓦之间，但并不以此为限。在一些实施例中，在预溅射时，可在腔室21内另通入含氧气体，使得靶材T的表面具有氧掺质(亦可视为氮氧化铝，AlON)的状态。举例而言，通入含氧气体例如氧气的流量范围可介于0.5sccm至10sccm之间，且优选地可介于0.5sccm至5sccm之间，但不以此为限。
在形成氮化铝薄膜时，上述的主溅射可包括在腔室21内通入含氮气体以及惰性气体例如氩气(argon，Ar)，并使由惰性气体产生的离子(例如Ar离子)撞击含铝靶材(也就是靶材T)，并与含氮气体反应以在基板31上形成氮化铝薄膜。在一些实施例中，在主溅射时可在腔室21内另通入含氧气体，以此形成的氮化铝薄膜可包括氧掺入的氮化铝薄膜。举例来说，在主溅射时，通入含氮气体例如氮气的流量范围可介于30sccm至300sccm之间，且优选地可介于100sccm至220sccm之间；通入惰性气体例如氩气的流量范围可介于15sccm至100sccm之间，且优选地可介于20sccm至70sccm之间；通入含氧气体例如氧气的流量范围可介于0.5sccm至10sccm之间，且优选地可介于0.5sccm至5sccm之间，但并不以此为限。此外，在主溅射时，对靶材T加载的溅射功率可包括功率范围介于2500瓦至4000瓦的脉冲直流电源，且功率范围优选地可介于2800瓦至3500瓦之间，但并不以此为限。在一些实施例中，进行预溅射对靶材T加载的溅射功率等于进行主溅射时对靶材T加载的溅射功率，但不以此为限。
在一些实施例中，表面修饰工艺亦可包括在腔室21内只通入惰性气体例如氩气而不通入反应气体例如含氮气体和含氧气体，并使由惰性气体产生的离子撞击含铝制靶材(也就是靶材T)，以此达到修饰靶材T的表面的效果。例如，至少部分除去因为先前工艺而在靶材T表面形成的氮化铝。举例来说，在表面修饰工艺时，通入惰性气体例如氩气的流量范围可介于100sccm至300sccm之间，且优选地可介于180sccm至280sccm之间，但并不以此为限。此外，在表面修饰工艺时，对靶材T加载的溅射功率可介于2500瓦至4000瓦之间，且优选地可介于2800瓦至3500瓦之间，但并不以此为限。在一些实施例中，可在预溅射与主溅射的过程中持续对靶材T加载溅射功率，也就是以不断辉(即腔室21内不起辉)的方式进行预溅射和主溅射。
如上文所述，本发明的方法在每次溅射流程时均对靶材T进行表面修饰工艺，且在不同批次的基板各自所对应的溅射流程的表面修饰工艺中采用不同的工艺参数，以此可稳定腔室21内的状况以及靶材T的状况，进而可补偿在多次溅射流程中均未对靶材T进行表面修饰工艺或只利用具有相同工艺参数的表面修饰工艺对靶材T进行处理的状况下对于成膜厚度均匀性所产生的负面影响，故可达到改善成膜质量以及提升成膜厚度均匀性等效果。举例来说，请参考下列表1与表2。表1为一对照实施例的方法(每一次溅射流程中未进行表面修饰工艺)形成氮化铝薄膜的厚度状况，且每一次溅射流程是对托盘上放置的五片基板(即，每一批次的基板包含5个基板)进行主溅射；而表2为以上述的方法100形成氮化铝薄膜的厚度状况，且每一次溅射流程亦是对托盘上放置的五片基板(即，每一批次的基板包含5个基板)进行主溅射。由表1与表2的结果可知，本发明的方法所形成氮化铝薄膜的厚度均匀性显著地优于对照实施例的方法所形成的氮化铝薄膜的厚度均匀性。此外，连续进行本发明的上述溅射流程20次，其结果显示：对于每一批次的基板而言，每个基板均具有很好的膜厚均匀性，且不同的基板之间的膜厚均匀性也很好；并且，对于不同批次的基板而言，不同批次之间的膜厚均匀性亦得到改善。换句话说，本发明的形成薄膜的方法对靶材进行的表面修饰工艺可有效地改善成膜厚度均匀性。
表1
表2
此外，请参阅图1、图2C与图3，图3为本发明一些实施例的电子装置的示意图。如图1、图2C与图3所示，在一些实施例中，半导体设备的氮化铝成膜方法100可用于形成电子装置30例如氮化镓基发光二极管装置(GaN基LED)中的氮化铝缓冲层32。在一些实施例中，电子装置30可包括基板31、氮化铝缓冲层32以及氮化镓层33。氮化铝缓冲层32位于基板31上，而氮化镓层33位于氮化铝缓冲层32上。氮化铝缓冲层32可由上述的方法100形成于基板31上，而氮化镓层33则可形成于氮化铝缓冲层32上。由于氮化铝缓冲层32与基板31(例如蓝宝石基板)之间的晶格失配(lattice mismatch)以及热失配(thermal mismatch)程度相对较小，故氮化铝缓冲层32可用以改善后续于氮化铝缓冲层32上以外延生长方式形成的氮化镓层33的质量，进而达到提升电子装置30性能表现的效果。举例来说，电子装置30可包括发光二极管装置或其它适合的半导体电子装置，而当电子装置30为氮化镓基发光二极管装置时，电子装置30还可包括量子阱层34形成于氮化镓层33，此时氮化镓层33可经处理而成为一N型掺杂氮化镓层33N，而量子阱层34上可再形成一P型掺杂氮化镓层33P，但并不以此为限。在形成氮化铝缓冲层32的主溅射时通入氧气可改善后续于氮化铝缓冲层32上形成的氮化镓层33的成膜质量，而电子装置30(例如为发光二极管装置)的各种电性表现可获得改善。
综上所述，本发明的半导体设备的成膜方法是通过在针对多批次基板所进行的不同次溅射流程的表面修饰工艺中采用不同的工艺参数，以此可稳定腔室内的状况以及靶材的状况，且可补偿在溅射流程中未对靶材进行表面修饰工艺的情况下对于成膜厚度均匀性产生的负面影响，故可达到改善成膜质量以及提升成膜厚度均匀性等效果。当本发明的半导体设备的成膜方法用于形成氮化铝薄膜时，由于氮化铝薄膜的成膜质量以及厚度均匀性均有所改善，故对于后续形成在氮化铝薄膜上的氮化镓层的外延生长质量也有所提升。
前述内容概述了一些实施方式的特征，因而本领域普通技术人员可更加理解本申请文件揭示内容的各方面。本领域普通技术人员应理解可轻易使用本申请文件揭示内容作为基础，用于设计或修饰其他工艺与结构而实现与本申请文件所述的实施方式具有相同目的和/或达到相同优点。本领域普通技术人员亦应理解此均等架构并不脱离本申请文件揭示内容的精神与范围，以及本领域普通技术人员可进行各种变化、取代与替换，而不脱离本申请文件揭示内容的精神与范围。

Claims (26)

1.一种半导体设备的成膜方法，其特征在于，包括：
依序进行多次溅射流程，以分别在多批次基板上形成薄膜，其中，各所述溅射流程包括：
将基板载入腔室内并放置于承载底座上；
将遮蔽盘移至靶材与所述基板之间；
在所述腔室内通入惰性气体以对所述靶材进行表面修饰工艺；
进行预溅射，以对所述靶材的表面进行预处理；
将所述遮蔽盘从所述靶材与所述基板之间移开，并利用所述靶材对所述基板进行主溅射以在所述基板上形成薄膜；以及
将所述基板移出所述腔室；
其中，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有不同的工艺参数，且N为大于0的正整数。
2.如权利要求1所述的半导体设备的成膜方法，其特征在于，所述表面修饰工艺中通入的所述惰性气体包括氩气。
3.如权利要求1所述的半导体设备的成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺具有第一工艺时间，且对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有不同于所述第一工艺时间的第二工艺时间。
4.如权利要求3所述的半导体设备的成膜方法，其特征在于，所述第二工艺时间为所述第一工艺时间的2至8倍。
5.如权利要求3所述的半导体设备的成膜方法，其特征在于，所述第一工艺时间为1～3秒，且所述第二工艺时间为6～8秒。
6.如权利要求3所述的半导体设备的成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有相同的溅射功率。
7.如权利要求1所述的半导体设备的成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有不同的溅射功率。
8.如权利要求7所述的半导体设备的成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有相同的工艺时间。
9.如权利要求1所述的半导体设备的成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有不同的工艺时间与溅射功率。
10.如权利要求1所述的半导体设备的成膜方法，其特征在于，在所述预溅射时通入的气体与在所述主溅射时通入的气体相同。
11.如权利要求1所述的半导体设备的成膜方法，其特征在于，还包括在所述预溅射以及所述主溅射的过程中持续对所述靶材加载溅射功率。
12.如权利要求1所述的方法，其特征在于，还包括：
连续重复进行多次所述溅射流程，其中，连续进行的所述多次溅射流程构成一批次溅射流程；以及
在所述一批次溅射流程之前或之后，进行涂布处理，其中，所述涂布处理对所述靶材加载的功率介于2500瓦至4000瓦之间。
13.一种半导体设备的氮化铝成膜方法，其特征在于，包括：
依序进行多次溅射流程，以分别在多批次基板上形成氮化铝薄膜，其中，各所述溅射流程包括：
将基板载入腔室内并放置于承载底座上；
将遮蔽盘移至含铝靶材与所述基板之间；
在所述腔室内通入惰性气体以对所述含铝靶材进行表面修饰工艺；
进行预溅射，以对所述含铝靶材的表面进行预处理，使所述含铝靶材的表面由富铝状态转变为过渡状态；
将所述遮蔽盘从所述含铝靶材与所述基板之间移开，并在所述腔室内通入惰性气体及含氮气体且以所述含铝靶材对所述基板进行主溅射以在所述基板上形成氮化铝薄膜，以及
将所述基板移出所述腔室；
其中，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有不同的工艺参数，且N为大于0的正整数。
14.如权利要求13所述的半导体设备的氮化铝成膜方法，其特征在于，所述表面修饰工艺中通入的所述惰性气体包括氩气。
15.如权利要求13所述的半导体设备的氮化铝成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺具有第一工艺时间，且对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有不同于所述第一工艺时间的第二工艺时间。
16.如权利要求15所述的半导体设备的氮化铝成膜方法，其特征在于，所述第二工艺时间为所述第一工艺时间的2至8倍。
17.如权利要求16所述的半导体设备的氮化铝成膜方法，其特征在于，所述第一工艺时间为1～3秒，且所述第二工艺时间为6～8秒。
18.如权利要求16所述的半导体设备的氮化铝成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有相同的溅射功率。
19.如权利要求13所述的半导体设备的成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有不同的溅射功率。
20.如权利要求19所述的半导体设备的氮化铝成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有相同的工艺时间。
21.如权利要求13所述的半导体设备的成膜方法，其特征在于，对第N批次基板进行的所述溅射流程的所述表面修饰工艺与对第N+1批次基板进行的所述溅射流程的所述表面修饰工艺具有不同的工艺时间与溅射功率。
22.如权利要求13所述的半导体设备的氮化铝成膜方法，其特征在于，所述主溅射还包括在所述腔室内通入含氧气体，以使所述氮化铝薄膜包括氧掺质。
23.如权利要求13所述的半导体设备的氮化铝成膜方法，其特征在于，在所述预溅射时通入的气体与在所述主溅射时通入的气体相同。
24.如权利要求13所述的半导体设备的氮化铝成膜方法，其特征在于，还包括在所述预溅射以及所述主溅射的过程中持续对所述含铝靶材加载溅射功率。
25.如权利要求13所述的半导体设备的氮化铝成膜方法，其特征在于，进行所述预溅射时对所述含铝靶材加载的溅射功率等于进行所述主溅射时对所述含铝靶材加载的溅射功率。
26.如权利要求13所述的方法，其特征在于，还包括：
连续重复进行多次所述溅射流程，连续进行的所述多次溅射流程构成一批次溅射流程；以及
在所述一批次溅射流程之前或之后，进行涂布处理，其中，所述涂布处理对所述含铝靶材加载的功率介于2500瓦至4000瓦之间。
CN201610407507.8A 2016-06-12 2016-06-12 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法 Active CN107492478B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201610407507.8A CN107492478B (zh) 2016-06-12 2016-06-12 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
TW105124060A TWI620829B (zh) 2016-06-12 2016-07-29 Film forming method of semiconductor device and aluminum nitride film forming method of semiconductor device
SG11201810652SA SG11201810652SA (en) 2016-06-12 2016-09-29 Film forming method and aluminum nitride film forming method for semiconductor apparatus
KR1020177035463A KR102003151B1 (ko) 2016-06-12 2016-09-29 반도체 장비의 박막 형성 방법 및 반도체 장비의 질화 알루미늄 박막 형성 방법
PCT/CN2016/100799 WO2017215150A1 (zh) 2016-06-12 2016-09-29 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
MYPI2018002525A MY186220A (en) 2016-06-12 2016-09-29 Film forming method and aluminium nitride film forming method for semiconductor apparatus
US15/691,211 US10643843B2 (en) 2016-06-12 2017-08-30 Film forming method and aluminum nitride film forming method for semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610407507.8A CN107492478B (zh) 2016-06-12 2016-06-12 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法

Publications (2)

Publication Number Publication Date
CN107492478A CN107492478A (zh) 2017-12-19
CN107492478B true CN107492478B (zh) 2019-07-19

Family

ID=60642910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610407507.8A Active CN107492478B (zh) 2016-06-12 2016-06-12 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法

Country Status (6)

Country Link
KR (1) KR102003151B1 (zh)
CN (1) CN107492478B (zh)
MY (1) MY186220A (zh)
SG (1) SG11201810652SA (zh)
TW (1) TWI620829B (zh)
WO (1) WO2017215150A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309148B (zh) * 2018-07-19 2020-12-22 华灿光电（浙江）有限公司 一种发光二极管的外延片的制备方法
CN109326506A (zh) * 2018-08-28 2019-02-12 晶能光电（江西）有限公司 AlN薄膜生长方法
CN109962129B (zh) * 2019-01-28 2020-12-08 华灿光电（浙江）有限公司 AlN模板及氮化镓基发光二极管外延片的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005098A (zh) * 2006-01-21 2007-07-25 井叶之 供高温力学量传感器用的纳米多晶硅－氮化铝隔膜－硅单晶衬底基片
WO2008075679A1 (ja) * 2006-12-20 2008-06-26 Showa Denko K.K. Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
CN102859670A (zh) * 2010-04-22 2013-01-02 出光兴产株式会社 成膜方法
CN104992951A (zh) * 2015-06-19 2015-10-21 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009123718A (ja) 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
US20080223434A1 (en) * 2007-02-19 2008-09-18 Showa Denko K.K. Solar cell and process for producing the same
CN104947061B (zh) * 2008-08-25 2017-08-29 应用材料公司 具有可移动屏蔽件的涂布室
TW201038755A (en) * 2009-04-27 2010-11-01 Univ Nat Chunghsing Method of producing aluminum titanium nitride film
US8409895B2 (en) * 2010-12-16 2013-04-02 Applied Materials, Inc. Gallium nitride-based LED fabrication with PVD-formed aluminum nitride buffer layer
CN102925855A (zh) * 2011-08-10 2013-02-13 鸿富锦精密工业（深圳）有限公司 镀膜件及其制备方法
CN102299265A (zh) * 2011-08-18 2011-12-28 电子科技大学 有机发光二极管照明器件及其散热封装层以及制备方法
CN104024471B (zh) * 2011-12-27 2016-03-16 佳能安内华股份有限公司 溅射装置
US9396933B2 (en) 2012-04-26 2016-07-19 Applied Materials, Inc. PVD buffer layers for LED fabrication
CN102820418A (zh) * 2012-08-28 2012-12-12 广州有色金属研究院 一种半导体照明用绝缘导热膜层材料及其制备方法
TWI564410B (zh) * 2014-04-25 2017-01-01 明志科技大學 氮化鋁薄膜的物理氣相沉積

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101005098A (zh) * 2006-01-21 2007-07-25 井叶之 供高温力学量传感器用的纳米多晶硅－氮化铝隔膜－硅单晶衬底基片
WO2008075679A1 (ja) * 2006-12-20 2008-06-26 Showa Denko K.K. Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
CN102859670A (zh) * 2010-04-22 2013-01-02 出光兴产株式会社 成膜方法
CN104992951A (zh) * 2015-06-19 2015-10-21 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板

Also Published As

Publication number Publication date
KR102003151B1 (ko) 2019-07-23
TWI620829B (zh) 2018-04-11
SG11201810652SA (en) 2018-12-28
CN107492478A (zh) 2017-12-19
KR20180116130A (ko) 2018-10-24
WO2017215150A1 (zh) 2017-12-21
TW201742938A (zh) 2017-12-16
MY186220A (en) 2021-06-30

Similar Documents

Publication Publication Date Title
CN107492490B (zh) 半导体设备的成膜方法、氮化铝成膜方法以及电子装置
JP3994623B2 (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
CN107488828B (zh) 形成薄膜的方法以及形成氮化铝薄膜的方法
CN109786527B (zh) 一种发光二极管外延片及其制造方法
CN107492478B (zh) 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
CN114937721B (zh) 一种硅衬底GaN基LED外延片及其制备方法
CN103329248A (zh) 外延膜形成方法、溅射设备、半导体发光元件的制造方法、半导体发光元件和照明装置
CN105633223A (zh) AlGaN模板、AlGaN模板的制备方法及AlGaN模板上的半导体器件
JP2008177514A (ja) 窒化ガリウム系化合物半導体発光素子およびその製造方法
US10643843B2 (en) Film forming method and aluminum nitride film forming method for semiconductor apparatus
JP2008260974A (ja) Ｇａスパッタターゲットの製造方法
CN109786514B (zh) 一种发光二极管外延片的制造方法
CN109671819B (zh) 一种GaN基发光二极管外延片及其制备方法
CN114823995A (zh) Led外延片制作方法
JP2012182417A (ja) 窒化物系発光素子及びその製造方法
JP2008045073A (ja) 薄膜、発光素子、および薄膜の製造方法
CN109786217A (zh) 一种发光二极管外延片的制造方法
JP2013093580A (ja) 半導体発光素子及びその製造方法
CN114725254B (zh) 一种发光二极管外延片及其制备方法
JP2015154005A (ja) 鉄シリサイド半導体、鉄シリサイド半導体薄膜の製造方法、並びに発光素子及び受光素子
CN109616401B (zh) 一种AlN模板及其制备方法、发光二极管外延片
CN110098287B (zh) AlN模板以及发光二极管外延片的制造方法
JP2019149429A (ja) 成膜方法、半導体デバイスの製造方法及び半導体デバイス
JP2012222243A (ja) 半導体層形成装置、半導体層製造方法
JPH07283167A (ja) ３−５族化合物半導体用電極材料

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant