CN107481979B - 指纹识别芯片的封装结构及封装方法 - Google Patents

指纹识别芯片的封装结构及封装方法 Download PDF

Info

Publication number
CN107481979B
CN107481979B CN201710801546.0A CN201710801546A CN107481979B CN 107481979 B CN107481979 B CN 107481979B CN 201710801546 A CN201710801546 A CN 201710801546A CN 107481979 B CN107481979 B CN 107481979B
Authority
CN
China
Prior art keywords
fingerprint recognition
recognition chip
metal
wiring layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710801546.0A
Other languages
English (en)
Other versions
CN107481979A (zh
Inventor
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongxin Changdian Semiconductor (jiangyin) Co Ltd filed Critical Zhongxin Changdian Semiconductor (jiangyin) Co Ltd
Priority to CN201710801546.0A priority Critical patent/CN107481979B/zh
Publication of CN107481979A publication Critical patent/CN107481979A/zh
Application granted granted Critical
Publication of CN107481979B publication Critical patent/CN107481979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种指纹识别芯片的封装结构及封装方法，所述封装结构包括：硅衬底；重新布线层，形成于所述硅衬底上，所述重新布线层包括介质层以及金属布线层；金属凸块，形成于金属布线层上；指纹识别芯片，通过金属焊点装设于所述金属布线层上，其中，所述指纹识别芯片的正面朝向于所述金属布线层，所述指纹识别芯片的背面低于所述金属凸块上表面。芯片保护层，位于所述指纹识别芯片与重新布线层之间的间隙中。本发明采用扇出型（Fan out）封装指纹识别芯片，相比于现有的其它指纹识别芯片封装来说，具有成本低、生产效率高、厚度小、良率高的优点。

Description

指纹识别芯片的封装结构及封装方法
技术领域
本发明涉及一种半导体封装结构及封装方法，特别是涉及一种指纹识别芯片的封装结构及封装方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子***的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。
扇出晶圆级封装(FOWLP)技术由于具有小型化、低成本和高集成度等优点，以及具有更好的性能和更高的能源效率，因此，已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
指纹识别技术是目前最成熟且价格便宜的生物特征识别技术。目前来说，指纹识别的技术应用最为广泛，不仅在门禁、考勤***中可以看到指纹识别技术的身影，市场上有了更多指纹识别的应用：如笔记本电脑、手机、汽车、银行支付都可应用指纹识别的技术。
现有的指纹辨识芯片封装大致可分成以软性电路板或硬式电路板作为承载件的封装方式。软性电路板的指纹辨识芯片封装结构通常是将用以辨识使用者的指纹的感测线路设置于软性电路板上，而使用者通过接触软性电路板上的感测线路来进行指纹辨识。然而此种封装方式是通过软性电路板上的感测线路传送信号至指纹辨识芯片，相较于直接在指纹辨识芯片上进行指纹感测的方式，其反应速度较慢。而另一种常见的指纹辨识芯片封装结构则主要包含线路载板、指纹辨识芯片、多个焊线以及封装胶体，其中用以辨识使用者的指纹的感测区域大多是位于指纹辨识芯片的主动表面。而指纹辨识芯片通常是以其背面贴合于线路载板上，并通过打线接合的方式以焊线电性连接指纹辨识芯片的主动表面与线路载板。因此，需形成封装胶体于线路载板上以包覆指纹辨识芯片及焊线。
现有的一种指纹识别芯片的封装方法如图1所示：
采用Flip Chip工艺将指纹识别芯片101粘合于FPC板102上，指纹识别芯片101通过金属焊点103实现指纹识别芯片101与FPC板102的电连接，其中，FPC板102是FlexiblePrinted Circuit的简称，又称软性线路板，其具有配线密度高、重量轻、厚度薄的特点，其内部包括感测线路104。在FPC板102上形成金属凸块105，在芯片101与FPC板102的间隙中填充保护材料106，完成封装。
这种方法具有以下缺点：需使用FPC板成本高、需按条进行生产效率慢、通过感测线路传送信号至指纹辨识芯片反应速度较慢。
另一种指纹识别芯片的封装方法如图2所示：
将指纹识别芯片111通过粘合剂114粘贴于PCB板112上，然后通过打线工艺制作金属连线115，实现指纹识别芯片111与PCB板112的电连接，其中，PCB是Printed CircuitBoard的简称，内部含有电路层113。在PCB板112以及指纹辨识芯片111表面包覆封装胶体116，封装胶体116包覆金属连线113以及指纹识别芯片111。
这种方法具有以下缺点：包括PCB板，指纹识别芯片、封装胶体三层结构。需使用PCB板成本高、需按条进行生产效率慢；需要封装胶体封装，厚度较厚，成本高。
基于以上所述，提供一种低成本、高生产效率以及低厚度的指纹识别芯片的封装结构及封装方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种指纹识别芯片的封装结构及封装方法，用于解决现有技术中指纹识别封装成本高、生产效率低、厚度较大等的问题。
为实现上述目的及其他相关目的，本发明提供一种指纹识别芯片的封装结构，所述封装结构包括：硅衬底；重新布线层，形成于所述硅衬底上，所述重新布线层包括介质层以及金属布线层；金属凸块，形成于所述金属布线层上；指纹识别芯片，通过金属焊点装设于所述金属布线层上，其中，所述指纹识别芯片的正面朝向于所述金属布线层，所述指纹识别芯片的背面低于所述金属凸块上表面。芯片保护层，位于所述指纹识别芯片与重新布线层之间的间隙中。
优选地，所述重新布线层与指纹识别芯片的垂向对应区域包含有连续的介质层，且不包含金属布线层，以作为所述指纹识别芯片的识别窗口。
优选地，所述介质层的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，所述重新布线层包括N层介质层及金属布线层，N≥1。
优选地，所述金属凸块包括焊料凸点，或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
进一步地，所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
优选地，所述保护层的材料包括环氧树脂。
优选地，所述硅衬底的厚度范围为1μm～700μm。
优选地，所述识别窗口厚度范围为701μm～1400μm。
本发明还提供一种指纹识别芯片的封装方法，所述封装方法包括步骤：1)提供一硅衬底，所述硅衬底具有相对的第一表面及第二表面；2)于所述硅衬底的第一表面上形成重新布线层，所述重新布线层包括介质层以及金属布线层，并于所述金属布线层上形成金属凸块；3)提供一指纹识别芯片，通过金属焊点将所述指纹识别芯片装设于所述金属布线层上，其中，所述指纹识别芯片的正面朝向于所述金属布线层，所述指纹识别芯片的背面低于所述金属凸块上表面；4)填充芯片保护层，位于所述指纹识别芯片与重新布线层之间的间隙中，以及5)自所述硅衬底的第二表面减薄所述硅衬底。
优选地，所述重新布线层与指纹识别芯片的垂向对应区域包含有连续的介质层，且不包含金属布线层，以作为所述指纹识别芯片的识别窗口。
优选地，所述介质层的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃、含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
优选地，所述重新布线层包括N层介质层及金属布线层，N≥1。
优选地，所述金属凸块包括焊料凸点；或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
进一步地，所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
优选地，步骤2)制作所述重新布线层包括步骤：2-1)采用化学气相沉积工艺或物理气相沉积工艺于所述硅衬底表面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；2-2)采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
优选地，所述金属凸块的制备方法包括步骤：a)采用电镀法于所述金属布线层表面形成所述焊料凸点或形成金属柱及焊料凸点；b)采用高温回流工艺形成所述金属凸块。
优选地，步骤4)中，所述保护层的材料包括环氧树脂，采用点胶或者模压的方式形成于所述指纹识别芯片与所述重新布线层之间的间隙。
优选地，步骤5)中，采用机械研磨工艺对所述硅衬底进行减薄，减薄后的硅衬底的厚度范围为1μm～700μm。
优选地，所述识别窗口厚度范围为701μm～1400μm。
如上所述，本发明的指纹识别芯片的封装结构及封装方法，具有以下有益效果：本发明采用扇出型(Fan out)封装指纹识别芯片，不需要打线工艺、电路板、塑封材料以及可进行多粒芯片堆叠形成堆叠体，相比于现有的其它指纹识别芯片封装来说，节省了成本，良率高，厚度小；由于直接在指纹辨识芯片上方进行指纹感测的方式，其反应速度较快；介质层以及保护层覆盖芯片表面，防止手指直接接触芯片正面，避免芯片表面污染；同时，可以以晶片级进行制造，相对于按条生产其生产效率提高。因此，本发明具有成本低、生产效率高、厚度小、良率高的优点，同时，本发明工艺简单，创造性地采用扇出封装工艺封装指纹识别芯片，在半导体封装技术领域具有广泛的应用前景。
附图说明
图1显示为现有技术中的一种指纹识别芯片的封装方法所呈现的结构示意图。
图2显示为现有技术中的另一种指纹识别芯片的封装方法所呈现的结构示意图。
图3～图9显示为本发明的指纹识别芯片的封装方法各步骤所呈现的结构示意图。
图9显示为本发明的指纹识别芯片的封装结构的结构示意图。
图10显示为本发明的指纹识别芯片的封装结构的使用原理示意图。
元件标号说明
201 硅衬底
202 识别窗口
203 介质层
204 金属布线层
205 金属凸块
206 指纹识别芯片
207 金属焊点
208 保护层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3～图9所示，本实施例提供一种指纹识别芯片206的封装方法，所述指纹识别芯片206包括光学式的指纹识别芯片、电容式的指纹识别芯片及超声波式的指纹识别芯片中的一种或多种，所述封装方法包括步骤：
如图3所示，首先进行步骤1)，提供一硅衬底201，所述硅衬底具有相对的第一表面及第二表面。
所述硅衬底201用于在其第一表面制作重新布线层，可以获得高质量的重新布线层，所述硅衬底201在后续经过减薄工艺后，可以作为指纹识别芯片封装结构的保护盖板，不需要额外增加蓝宝石盖板或塑封材料，工艺流畅，同时节省成本。
如图4～图6所示，然后进行步骤2)，于所述硅衬底201上形成重新布线层，所述重新布线层包括介质层203以及金属布线层204，并于所述重新布线层上形成金属凸块205。
作为示例，步骤2)制作所述重新布线层包括步骤：
如图4所示，进行步骤2-1)，采用化学气相沉积工艺或物理气相沉积工艺于所述硅衬底201表面形成介质层203，并对所述介质层203进行刻蚀形成图形化的介质层203。
作为示例，所述介质层203的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃、含氟玻璃中的一种或两种以上组合。在本实施例中，所述介质层203选用为氧化硅。
如图5所示，进行步骤2-2)，采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层203表面形成金属布线层204，并对所述金属布线层204进行刻蚀形成图形化的金属布线层204。
作为示例，所述金属布线层204的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。在本实施例中，所述金属布线层204的材料选用为铜。
作为示例，所述重新布线层包括N层介质层及金属布线层，N≥1，依据连线需求，通过对各介质层203进行图形化或者制作通孔实现各层金属布线层204之间的互连，以实现不同功能的连线需求。
作为示例，所述金属凸块205包括焊料凸点；或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
作为示例，所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
具体的，所述金属凸块205可以选用为焊料凸点、铜柱及位于铜柱上方的焊料凸点、镍柱及位于镍柱上方的焊料凸点的组合等。在本实施例中，所述金属凸块205选用为焊料凸点(例如锡球)，所述金属凸块205的制备方法包括步骤：
步骤a)采用电镀法于所述重新布线层表面形成焊料凸点(例如锡球)；
步骤b)采用高温回流工艺形成所述金属凸块205。
作为示例，所述重新布线层与指纹识别芯片206的垂向对应区域包含有连续的介质层203，且不包含金属布线层204，以作为所述指纹识别芯片206的识别窗口202。对于电容式的指纹识别芯片及超声波式的，尤其针对光学式的指纹识别芯片，所述识别窗口202可以获得良好的识别效果。
如图7～8所示，接着进行步骤3)，提供一指纹识别芯片206，通过金属焊点207将所述指纹识别芯片206装设于所述金属布线层204上，其中，所述指纹识别芯片206的正面朝向于所述金属布线层204，所述指纹识别芯片206的背面低于所述金属凸块205上表面，以利于其与其它器件的电连接或者其本身的电性引出。
作为示例，所述金属焊点207的材料包括铜、金、银、铝、锡中的一种或包含上述任意一种焊料金属的合金。
作为示例，步骤3)中，通过金属焊点207将所述指纹识别芯片206装设于所述金属布线层204上，所述指纹识别芯片206与所述重新布线层之间具有间隙。
作为示例，步骤4)填充芯片保护层208，所述保护层208完全覆盖所述指纹识别芯片206的正面。
作为示例，所述保护层208为透明的聚合物层，在本实施例中，所述保护层208选用为环氧树脂，采用点胶或者模压的方式形成于所述指纹识别芯片206与所述重新布线层之间的间隙。所述保护层208可有效保护所述指纹识别芯片206，例如，可以防止水汽等进入式指纹别芯片，以及可以作为如撞击、按压过度等的缓冲结构。
如图9所示，最后进行步骤5)，自所述硅衬底201的第二表面减薄所述硅衬底201。
作为示例，采用机械研磨工艺对所述硅衬底201进行减薄，减薄后的硅衬底201的厚度范围为1μm～700μm。例如，所述硅衬底201的厚度优选为50～100μm，一方面可以保证其机械强度，另一方面可以保证较小的封装结构的厚度。当然，其它的减薄工艺也同样适用，并不限于此处所列举的示例。
作为示例，所述识别窗口202厚度范围为701μm～1400μm。识别窗口202厚度随所述重新布线层及所述硅衬底201的厚度变化而发生变化，该厚度对指纹识别芯片206接收指纹信息产生影响，识别窗口202过厚，指纹识别芯片206接收指纹信息强度弱、反应时间长且封装厚度厚，识别窗口202过薄，其对指纹识别芯片206保护作用差，不能起到良好的保护作用。本实施例优选厚度为100～200μm。
最后，将指纹识别芯片206的封装结构配置合适的框架或应用于封装堆叠体中，以使其应用于不同的功能组件中，如手机、平板电脑、门禁等。
如图9所示，本实施例还提供一种指纹识别芯片206的封装结构，所述封装结构包括：硅衬底201；重新布线层，形成于所述硅衬底201上，所述重新布线层包括介质层203以及金属布线层204；金属凸块205，形成于所述金属布线层204上；指纹识别芯片206，通过金属焊点207装设于所述金属布线层204上，其中，所述指纹识别芯片206的正面朝向于所述金属布线层204，所述指纹识别芯片206的背面低于所述金属凸块205上表面；芯片保护层208，位于所述指纹识别芯片206与重新布线层之间的间隙中。
作为示例，所述重新布线层与指纹识别芯片206的垂向对应区域包含有连续的介质层203，且不包含金属布线层，以作为所述指纹识别芯片206的识别窗口202。
作为示例，所述介质层203的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃、含氟玻璃中的一种或两种以上组合，所述金属布线层204的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
作为示例，所述重新布线层包括N层介质层及金属布线层，N≥1，依据连线需求，通过对各介质层203进行图形化或者制作通孔实现各层金属布线层204之间的互连，以实现不同功能的连线需求。
作为示例，所述金属凸块205包括焊料凸点；或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
作为示例，所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
具体的，所述金属凸块205可以选用为焊料凸点、铜柱及位于铜柱上方的焊料凸点、镍柱及位于镍柱上方的焊料凸点的组合等。
作为示例，所述保护层208完全覆盖所述指纹识别芯片206的正面。进一步地，所述保护层208选用为环氧树脂。
作为示例，所述硅衬底201的厚度范围为1μm～700μm。例如，在本示例的指纹识别芯片的封装结构中，所述硅衬底201的厚度优选为50～100μm，一方面可以保证其机械强度，另一方面可以保证较小的封装结构的厚度。所述硅衬底201作为指纹识别芯片封装结构的保护盖板，不需要额外增加蓝宝石盖板或者塑封材料，工艺流畅，同时节省成本。
作为示例，所述识别窗口202厚度范围为701μm～1400μm。识别窗口202厚度随所述重新布线层及所述硅衬底201的厚度变化而发生变化，该厚度对指纹识别芯片206接收指纹信息产生影响，识别窗口202过厚，指纹识别芯片206接收指纹信息强度弱、反应时间长且封装厚度厚，识别窗口202过薄，其对指纹识别芯片206保护作用差，不能起到良好的保护作用。本实施例优选厚度为100～200μm。
如图10所示，本实施例的指纹识别芯片206的封装结构的使用原理如图10所示，其包括：
第一步，通过指纹识别芯片206的封装结构获取所需识别指纹的图像。在本实施例中，通过所述识别窗口202获取所需识别指纹的图像。
第二步，对采集的指纹图像进行如下预处理，包括：图像质量判断、图像增强、指纹区域检测、指纹方向图和频率估算、图像二值化(将指纹图像中各像素点的灰度值设置为0或255)以及图像细化。
第三步，从预处理后的图像中，获取指纹的脊线数据。
第四步，从指纹的脊线数据中，提取指纹识别所需的特征点。
第五步，将提取指纹特征(特征点的信息)与数据库中保存的指纹特征逐一匹配，判断是否为相同指纹。
第六步，完成指纹匹配处理后，输出指纹识别的处理结果。
如上所述，本发明的指纹识别芯片206的封装结构及封装方法，具有以下有益效果：本发明采用扇出型(Fan out)封装指纹识别芯片，不需要打线工艺、电路板、塑封材料以及可进行多粒芯片堆叠形成堆叠体，相比于现有的其它指纹识别芯片封装来说，节省了成本，良率高，厚度小；由于直接在指纹辨识芯片上方进行指纹感测的方式，其反应速度较快；介质层以及保护层覆盖芯片表面，防止手指直接接触芯片正面，避免芯片表面污染；同时，可以以晶片级进行制造，相对于按条生产其生产效率提高。因此，本发明具有成本低、生产效率高、厚度小、良率高的优点，同时，本发明工艺简单，创造性地采用扇出封装工艺封装指纹识别芯片，在半导体封装技术领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种指纹识别芯片的封装结构，其特征在于，所述封装结构包括：
硅衬底，减薄后的硅衬底的厚度范围为50～100μm；
重新布线层，形成于所述硅衬底上，所述重新布线层包括介质层以及金属布线层；
金属凸块，形成于所述金属布线层上；
指纹识别芯片，通过金属焊点装设于所述金属布线层上，其中，所述指纹识别芯片的正面朝向于所述金属布线层，所述指纹识别芯片的背面低于所述金属凸块上表面；
所述重新布线层与指纹识别芯片的垂向对应区域包含有连续的介质层，且不包含所述金属布线层，以作为所述指纹识别芯片的识别窗口；
芯片保护层，位于所述指纹识别芯片与所述重新布线层之间的间隙中；
所述识别窗口厚度范围为100μm～200μm。
2.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：所述介质层的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃，含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
3.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：所述重新布线层包括N层介质层及金属布线层，N≥1。
4.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：所述金属凸块包括焊料凸点；或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
5.根据权利要求4所述的指纹识别芯片的封装结构，其特征在于：所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
6.根据权利要求1所述的指纹识别芯片的封装结构，其特征在于：所述保护层的材料包括环氧树脂。
7.一种指纹识别芯片的封装方法，其特征在于，所述封装方法包括步骤：
1)提供一硅衬底，所述硅衬底具有相对的第一表面及第二表面；
2)于所述硅衬底的第一表面上形成重新布线层，所述重新布线层包括介质层以及金属布线层，并于所述金属布线层上形成金属凸块；
3)提供一指纹识别芯片，通过金属焊点将所述指纹识别芯片装设于所述金属布线层上，其中，所述指纹识别芯片的正面朝向于所述金属布线层，所述指纹识别芯片的背面低于所述金属凸块上表面；所述重新布线层与指纹识别芯片的垂向对应区域包含有连续的介质层，且不包含所述金属布线层，以作为所述指纹识别芯片的识别窗口，所述识别窗口厚度范围为100μm～200μm；
4)填充芯片保护层，位于所述指纹识别芯片与所述重新布线层之间的间隙中，以及
5)自所述硅衬底的第二表面减薄所述硅衬底，减薄后的硅衬底的厚度范围为50～100μm。
8.根据权利要求7所述的指纹识别芯片的封装方法，其特征在于：所述介质层的材料包括环氧树脂、硅胶、氧化硅、磷硅玻璃、含氟玻璃中的一种或两种以上组合，所述金属布线层的材料包括铜、铝、镍、金、银、钛中的一种或两种以上组合。
9.根据权利要求7所述的指纹识别芯片的封装方法，其特征在于：所述重新布线层包括N层介质层及金属布线层，N≥1。
10.根据权利要求7所述的指纹识别芯片的封装方法，其特征在于：所述金属凸块包括焊料凸点；或者所述金属凸块包括金属柱以及位于金属柱上方的焊料凸点。
11.根据权利要求10所述的指纹识别芯片的封装方法，其特征在于：所述金属柱的材料包括铜、镍中的一种，所述焊料凸点的材料包括铜、镍、锡及银中的一种或包含上述任意一种焊料金属的合金。
12.根据权利要求7所述的指纹识别芯片的封装方法，其特征在于：步骤2)制作所述重新布线层包括步骤：
2-1)采用化学气相沉积工艺或物理气相沉积工艺于所述硅衬底表面形成介质层，并对所述介质层进行刻蚀形成图形化的介质层；
2-2)采用化学气相沉积工艺、蒸镀工艺、溅射工艺、电镀工艺或化学镀工艺于所述图形化介质层表面形成金属层，并对所述金属层进行刻蚀形成图形化的金属布线层。
13.根据权利要求10所述的指纹识别芯片的封装方法，其特征在于：所述金属凸块的制备方法包括步骤：
a)采用电镀法于所述金属布线层表面形成所述焊料凸点或形成金属柱及焊料凸点；
b)采用高温回流工艺形成所述金属凸块。
14.根据权利要求7所述的指纹识别芯片的封装方法，其特征在于：步骤4)中，所述保护层的材料包括环氧树脂，采用点胶或者模压的方式形成于所述指纹识别芯片与所述重新布线层之间的间隙。
CN201710801546.0A 2017-09-07 2017-09-07 指纹识别芯片的封装结构及封装方法 Active CN107481979B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710801546.0A CN107481979B (zh) 2017-09-07 2017-09-07 指纹识别芯片的封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710801546.0A CN107481979B (zh) 2017-09-07 2017-09-07 指纹识别芯片的封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN107481979A CN107481979A (zh) 2017-12-15
CN107481979B true CN107481979B (zh) 2019-11-15

Family

ID=60583596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710801546.0A Active CN107481979B (zh) 2017-09-07 2017-09-07 指纹识别芯片的封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN107481979B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148567A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种指纹识别芯片的封装结构及封装方法
CN111952202B (zh) * 2020-08-25 2022-09-09 山东乾元半导体科技有限公司 一种指纹识别传感器的封装结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405816A (zh) * 2015-12-28 2016-03-16 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN105470207A (zh) * 2015-12-24 2016-04-06 华天科技（西安）有限公司 基于高平整度基板的指纹识别芯片封装结构及其制造方法
CN106657478A (zh) * 2017-01-20 2017-05-10 广东欧珀移动通信有限公司 指纹识别模组及移动终端
CN107170721A (zh) * 2017-06-30 2017-09-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128625A (ja) * 2004-09-30 2006-05-18 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105470207A (zh) * 2015-12-24 2016-04-06 华天科技（西安）有限公司 基于高平整度基板的指纹识别芯片封装结构及其制造方法
CN105405816A (zh) * 2015-12-28 2016-03-16 江阴长电先进封装有限公司 一种指纹识别传感器的封装结构
CN106657478A (zh) * 2017-01-20 2017-05-10 广东欧珀移动通信有限公司 指纹识别模组及移动终端
CN107170721A (zh) * 2017-06-30 2017-09-15 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法

Also Published As

Publication number Publication date
CN107481979A (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
CN107146779A (zh) 指纹识别芯片的封装结构及封装方法
CN105140253B (zh) 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
CN114843232A (zh) 指纹感测器以及其制造方法
US10186488B2 (en) Manufacturing method of semiconductor package and manufacturing method of semiconductor device
CN107507821A (zh) 集成图像传感器芯片及逻辑芯片的封装结构及封装方法
CN108074904B (zh) 电子封装件及其制法
US9881902B2 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN107146778A (zh) 指纹识别芯片的封装结构及封装方法
CN107481979B (zh) 指纹识别芯片的封装结构及封装方法
JP2002305282A (ja) 半導体素子とその接続構造及び半導体素子を積層した半導体装置
CN207489847U (zh) Emi防护的芯片封装结构
CN108155160A (zh) 指纹识别芯片的封装结构及封装方法
CN107452728A (zh) 集成图像传感器芯片及逻辑芯片的封装方法
CN207977307U (zh) 指纹识别芯片的封装结构
CN107481992A (zh) 指纹识别芯片的封装结构及封装方法
CN207503967U (zh) 指纹识别芯片的封装结构
CN107170721A (zh) 指纹识别芯片的封装结构及封装方法
CN107240556A (zh) 人脸识别芯片的封装结构及封装方法
CN207852656U (zh) 指纹识别芯片的封装结构
CN207503958U (zh) 指纹识别芯片的封装结构
CN207353228U (zh) 指纹识别芯片的封装结构
WO2016070698A1 (zh) 一种多层布线式耦合式双界面卡载带模块
CN207165545U (zh) 指纹识别芯片的封装结构
CN107644845A (zh) 指纹识别芯片的封装结构及封装方法
CN207587718U (zh) 指纹识别芯片的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Patentee after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Patentee before: SJ Semiconductor (Jiangyin) Corp.