CN107464839B - 一种防止关断失效的栅控晶闸管器件 - Google Patents
一种防止关断失效的栅控晶闸管器件 Download PDFInfo
- Publication number
- CN107464839B CN107464839B CN201710707119.6A CN201710707119A CN107464839B CN 107464839 B CN107464839 B CN 107464839B CN 201710707119 A CN201710707119 A CN 201710707119A CN 107464839 B CN107464839 B CN 107464839B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- region
- well region
- conduction type
- semiconductor well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 238000001465 metallisation Methods 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- NOWRLNPOENZFHP-ARHDFHRDSA-N 1-[(1S,2S,4S,5R)-4-hydroxy-5-(hydroxymethyl)bicyclo[3.1.0]hexan-2-yl]thymine Chemical compound O=C1NC(=O)C(C)=CN1[C@@H]1[C@H]2C[C@@]2(CO)[C@@H](O)C1 NOWRLNPOENZFHP-ARHDFHRDSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；还包括第一导电类型半导体阱区、第二导电类型半导体阱区、重掺杂第一导电类型半导体区、栅极结构；仅在所述第二导电类型半导体阱区的一侧具有低掺杂的第一导电类型半导体区和由金属填充的沟槽，第一导电类型半导体区的宽度和沟槽的宽度之和小于或等于第二导电类型半导体阱区宽度的一半；本发明能有效地防止栅控晶闸管器件的关断失效，提高栅控晶闸管器件的可靠性。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种防止关断失效的栅控晶闸管器件。
背景技术
随着人类社会的不断发展，能源的消耗量不断增加，增加能量产出的同时，能量利用率也有着越来越高的要求。这些要求的实现，有赖于电力电子器件的发展。MOS栅控晶闸管作为新型半导体功率开关器件，得到越来越多人的关注。
图1所示为传统的N型栅控晶闸管结构示意图。栅控晶闸管(MOS ControlledThyristor，MCT)，是一种结合了MOSFET特性和晶闸管特性的复合型功率器件，同时具有MOSFET高的输入阻抗、快的开关速度、门极控制方便以及晶闸管高的阻断电压、低的导通功耗、大的驱动电流等优点，广泛应用于功率开关领域。如图2所示，N-MCT中有两个MOSFET结构，ON-FET和OFF-FET，这两个MOSFET共用一个栅极，分别控制MCT的导通和关断。当栅极相对阴极加正脉冲电压时，ON-FET导通，其漏极电流使PNP晶体管导通，由于两个晶体管的正反馈作用，最后使MCT导通。当栅极相对阴极加负脉冲电压时，OFF-FET导通，将NPN晶体管的发射结旁路，使NPN关断，破坏了晶闸管的擎住条件，迫使MCT关断。
然而由于器件在关断时容易出现电流分布不均匀的现象致使关断失效，器件的可靠性较差。其原因是由于关断时需要给栅电容充电使栅压下降(以N-MCT为例)，而达到能够使MCT元胞关断的栅压需要一定的时间；又因为栅与栅之间存在互连线电阻，因此离信号源越远的元胞栅充电时间将会越长，当离信号源最近的元胞关断时，其中的等离子体将被“挤到”离信号源远的元胞中，使元胞电流增大。当等离子体的移动速度过快而信号源传递信号到最远的元胞时间过长，且使元胞开始关断所需的栅压过高时，会导致未关断的元胞MOS栅下降到可成功关断之前，电流已经增长到超过了MCT元胞的最大可关断电流，导致电流集中，器件不能关断。
因此降低使元胞关断所需的栅压，即OFF-FET开启所需的阈值电压可以有效地防止关断失效，提高MCT可靠性。然而由于传统栅控晶闸管的制造工艺是基于DMOS技术的三重扩散工艺，阴极侧的P阱与N阱都是通过注入扩散形成，因此通常情况下N阱的掺杂浓度大于P阱的掺杂浓度，可调整的范围很小，因此调整N阱的掺杂浓度无法有效的降低OFF-FET的阈值电压。因此传统的栅控晶闸管结构无法有效地降低OFF-FET的阈值电压。
发明内容
本发明的目的就是针对上述传统栅控晶闸管存在的问题，提出一种防止关断失效的栅控晶闸管器件。
为实现上述目的，本发明采用如下技术方案：
一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极、第一导电类型半导体衬底、第二导电类型半导体外延层、金属化阴极；所述第二导电类型半导体外延层内部上层具有第一导电类型半导体阱区；所述第一导电类型半导体阱区内部上层具有第二导电类型半导体阱区；所述第二导电类型半导体阱区的顶部两侧具有重掺杂第一导电类型半导体区；所述第二导电类型半导体阱区和第一导电类型半导体区顶部均与金属化阴极连接；所述第二导电类型半导体阱区两侧具有栅极结构；所述栅极结构从金属化阴极的下表面垂直向下依次贯穿第一导电类型半导体区、第二导电类型半导体阱区、第一导电类型半导体阱区；所述栅极结构中具有多晶硅栅电极，所述多晶硅栅电极与第二导电类型半导体外延层、第一导电类型半导体阱区、第二导电类型半导体阱区和第一导电类型半导体区四者之间通过栅氧化层隔离，所述多晶硅栅电极与金属化阴极之间填充绝缘介质层，所述多晶硅栅电极的下表面深度超过第一导电类型半导体阱区的结深；仅在所述第二导电类型半导体阱区的一侧具有低掺杂的第一导电类型半导体区和由金属填充的沟槽，所述第一导电类型半导体区的下表面与第一导电类型半导体阱区相接触，所述第一导电类型半导体区的上表面和重掺杂第一导电类型半导体区相接触，所述第一导电类型半导体区的一侧与栅氧化层相接触，所述第一导电类型半导体区的另一侧与第二导电类型半导体阱区和沟槽相接触；所述沟槽的顶部与金属化阴极相接触；所述沟槽下表面的深度小于第二导电类型半导体阱区下表面的结深；所述第一导电类型半导体区的宽度和沟槽的宽度之和小于或等于第二导电类型半导体阱区宽度的一半；所述沟槽和第一导电类型半导体区形成肖特基接触，所述沟槽和重掺杂第一导电类型半导体区形成欧姆接触；所述第一导电类型半导体区的宽度小于或等于沟槽与第一导电类型半导体区形成的肖特基结在不加偏置时的势垒区宽度。
作为优选方式，第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
本发明的有益效果为：有效地防止栅控晶闸管器件的关断失效，提高栅控晶闸管器件的可靠性。
附图说明
图1是传统的N型栅控晶闸管结构示意图；
图2是N型栅控晶闸管的等效电路示意图；
图3是本发明提供的一种防止关断失效的栅控晶闸管器件结构示意图。
其中，301为金属化阳极，302为第一导电类型半导体衬底，303为第二导电类型半导体外延层，304为多晶硅栅电极，305为栅氧化层，306为重掺杂第一导电类型半导体区，307为第一导电类型半导体阱区，308为第二导电类型半导体阱区，309为绝缘介质层，310为金属化阴极，311为第一导电类型半导体区，312为沟槽。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如图3所示，一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极301、第一导电类型半导体衬底302、第二导电类型半导体外延层303、金属化阴极310；所述第二导电类型半导体外延层303内部上层具有第一导电类型半导体阱区307；所述第一导电类型半导体阱区307内部上层具有第二导电类型半导体阱区308；所述第二导电类型半导体阱区308的顶部两侧具有重掺杂第一导电类型半导体区306；所述第二导电类型半导体阱区308和第一导电类型半导体区306顶部均与金属化阴极310连接；所述第二导电类型半导体阱区308两侧具有栅极结构；所述栅极结构从金属化阴极310的下表面垂直向下依次贯穿第一导电类型半导体区306、第二导电类型半导体阱区308、第一导电类型半导体阱区307；所述栅极结构中具有多晶硅栅电极304，所述多晶硅栅电极304与第二导电类型半导体外延层303、第一导电类型半导体阱区307、第二导电类型半导体阱区308和第一导电类型半导体区306四者之间通过栅氧化层305隔离，所述多晶硅栅电极304与金属化阴极310之间填充绝缘介质层309，所述多晶硅栅电极304的下表面深度超过第一导电类型半导体阱区307的结深；仅在所述第二导电类型半导体阱区308的一侧具有低掺杂的第一导电类型半导体区311和由金属填充的沟槽312，所述第一导电类型半导体区311的下表面与第一导电类型半导体阱区307相接触，所述第一导电类型半导体区311的上表面和重掺杂第一导电类型半导体区306相接触，所述第一导电类型半导体区311的一侧与栅氧化层305相接触，所述第一导电类型半导体区311的另一侧与第二导电类型半导体阱区308和沟槽312相接触；所述沟槽312的顶部与金属化阴极310相接触；所述沟槽312下表面的深度小于第二导电类型半导体阱区308下表面的结深；所述第一导电类型半导体区311的宽度和沟槽312的宽度之和小于或等于第二导电类型半导体阱区308宽度的一半；所述沟槽312和第一导电类型半导体区311形成肖特基接触，所述沟槽312和重掺杂第一导电类型半导体区306形成欧姆接触；所述第一导电类型半导体区311的宽度小于或等于沟槽312与第一导电类型半导体区311形成的肖特基结在不加偏置时的势垒区宽度。
当第一导电类型半导体为P型半导体、第二导电类型为N型时，本实施例的防止关断失效的栅控晶闸管为N型栅控晶闸管，下面以N型栅控晶闸管为例，详细说明本发明的工作原理：
本例的栅控晶闸管器件，其正向导通时的电极连接方式为：金属化阳极301接高电位，金属化阴极310接低电位，多晶硅栅电极304相对为金属化阴极310接正电压。在零偏压时，由于右侧半元胞中P型区311的宽度小于或等于沟槽312与P型区311形成的肖特基结在不加偏置时的势垒区宽度，所以P型区311被完全耗尽，P阱区307和P+区306之间不存在空穴通道。当多晶硅栅电极304上的电压逐渐增大且大于阈值电压时，在没有P型区311一侧的半元胞中，P阱区307的表面将反型，在N阱308区和N-外延层303之间形成沟道。而另一侧半元胞中由于引入了P型区311，P阱区307和P型区311的表面形成了反型层，但N阱区308和反型层沟道之间还有P型区311中的未反型部分的阻隔，因此无法导通。因此，本例所提供的栅控晶闸管器件只有一半的元胞正向导通，虽然器件的导通速度会有一定的降低，但当晶闸管进入闩锁状态后，其正向导通压降与MOS栅控部分无关，并不会受到影响。
本例的栅控晶闸管器件，其反向关断时的电极连接方式为：金属化阳极301接高电位，金属化阴极310接低电位，多晶硅栅电极304相对金属化阴极310接负电压。当多晶硅栅电极304上加上一个很小的负电压时，在具有P型区311一侧的半元胞中，P型区311靠近栅氧化层的表面即形成空穴积累层，在P阱区307和P+区306之间形成空穴通道，即OFF-FET的沟道开启，右侧半元胞进入关断状态，开始抽取电流。当多晶硅栅电极304上的负电压继续增大，达到没有P型区311一侧的半元胞的OFF-FET的阈值电压时，整个栅控晶闸管元胞都进入关断状态。
由于空穴积累层的存在，降低了OFF-FET开启所需的阈值电压，关断时需要给栅电容充电的时间缩短，有效地防止因部分元胞来不及关断引起的电流集中导致的关断失效。在栅电压上升的过程中，由于一半的元胞先关断，关断元胞和未关断元胞交替排列，有效地缓解了电流集中，提高了栅控晶闸管的可靠性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (2)
1.一种防止关断失效的栅控晶闸管器件，从下到上依次层叠金属化阳极（301）、第一导电类型半导体衬底（302）、第二导电类型半导体外延层（303）、金属化阴极（310）；所述第二导电类型半导体外延层（303）内部上层具有第一导电类型半导体阱区（307）；所述第一导电类型半导体阱区（307）内部上层具有第二导电类型半导体阱区（308）；所述第二导电类型半导体阱区（308）的顶部两侧具有重掺杂第一导电类型半导体区（306）；所述第二导电类型半导体阱区（308）和重掺杂第一导电类型半导体区（306）顶部均与金属化阴极（310）连接；所述第二导电类型半导体阱区（308）两侧具有栅极结构；所述栅极结构从金属化阴极（310）的下表面垂直向下依次贯穿重掺杂第一导电类型半导体区（306）、第二导电类型半导体阱区（308）、第一导电类型半导体阱区（307）；所述栅极结构中具有多晶硅栅电极（304），所述多晶硅栅电极（304）与第二导电类型半导体外延层（303）、第一导电类型半导体阱区（307）、第二导电类型半导体阱区（308）和重掺杂第一导电类型半导体区（306）四者之间通过栅氧化层（305）隔离，所述多晶硅栅电极（304）与金属化阴极（310）之间填充绝缘介质层（309），所述多晶硅栅电极（304）的下表面深度超过第一导电类型半导体阱区（307）的结深；其特征在于：仅在所述第二导电类型半导体阱区（308）的一侧具有轻掺杂第一导电类型半导体区（311）和由金属填充的沟槽（312），所述轻掺杂第一导电类型半导体区（311）的下表面与第一导电类型半导体阱区（307）相接触，所述轻掺杂第一导电类型半导体区（311）的上表面和重掺杂第一导电类型半导体区（306）相接触，所述轻掺杂第一导电类型半导体区（311）的一侧与栅氧化层（305）相接触，所述轻掺杂第一导电类型半导体区（311）的另一侧与第二导电类型半导体阱区（308）和沟槽（312）相接触；所述沟槽（312）的顶部与金属化阴极（310）相接触；所述沟槽（312）下表面的深度小于第二导电类型半导体阱区（308）下表面的结深；所述轻掺杂第一导电类型半导体区（311）的宽度和沟槽（312）的宽度之和小于或等于第二导电类型半导体阱区（308）宽度的一半；所述沟槽（312）和轻掺杂第一导电类型半导体区（311）形成肖特基接触，所述沟槽（312）和重掺杂第一导电类型半导体区（306）形成欧姆接触；所述轻掺杂第一导电类型半导体区（311）的宽度小于或等于沟槽（312）与轻掺杂第一导电类型半导体区（311）形成的肖特基结在不加偏置时的势垒区宽度。
2.根据权利要求1所述的一种防止关断失效的栅控晶闸管器件，其特征在于：第一导电类型为P型，第二导电类型为N型；或者第一导电类型为N型，第二导电类型为P型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710707119.6A CN107464839B (zh) | 2017-08-17 | 2017-08-17 | 一种防止关断失效的栅控晶闸管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710707119.6A CN107464839B (zh) | 2017-08-17 | 2017-08-17 | 一种防止关断失效的栅控晶闸管器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107464839A CN107464839A (zh) | 2017-12-12 |
| CN107464839B true CN107464839B (zh) | 2020-02-04 |
Family
ID=60549176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710707119.6A Expired - Fee Related CN107464839B (zh) | 2017-08-17 | 2017-08-17 | 一种防止关断失效的栅控晶闸管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107464839B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110927546B (zh) * | 2018-09-20 | 2021-01-05 | 清华大学 | 一种晶闸管元胞特性测试方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599968A (ja) * | 1982-07-07 | 1984-01-19 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ |
| JP2007258591A (ja) * | 2006-03-24 | 2007-10-04 | Ngk Insulators Ltd | 電流抑制層付き静電誘導サイリスタ、電流抑制層付き静電誘導サイリスタの保護回路及びパルス発生回路 |
| CN101393927A (zh) * | 2008-10-31 | 2009-03-25 | 电子科技大学 | 积累层控制的绝缘栅双极型晶体管 |
| CN101821852A (zh) * | 2007-08-08 | 2010-09-01 | 先进模拟科技公司 | 用于分立功率半导体器件的共源共栅电流传感器 |
| CN102623492A (zh) * | 2012-04-06 | 2012-08-01 | 电子科技大学 | 一种mos场控晶闸管 |
| CN103956381A (zh) * | 2014-05-07 | 2014-07-30 | 电子科技大学 | 一种mos栅控晶闸管 |
| EP2237319B1 (en) * | 1999-02-17 | 2015-04-08 | Hitachi Power Semiconductor Device, Ltd. | Seminconductor device and power converter using the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150061973A (ko) * | 2013-11-28 | 2015-06-05 | 삼성전기주식회사 | 전력 반도체 소자 |
-
2017
- 2017-08-17 CN CN201710707119.6A patent/CN107464839B/zh not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS599968A (ja) * | 1982-07-07 | 1984-01-19 | Mitsubishi Electric Corp | ゲ−トタ−ンオフサイリスタ |
| EP2237319B1 (en) * | 1999-02-17 | 2015-04-08 | Hitachi Power Semiconductor Device, Ltd. | Seminconductor device and power converter using the same |
| JP2007258591A (ja) * | 2006-03-24 | 2007-10-04 | Ngk Insulators Ltd | 電流抑制層付き静電誘導サイリスタ、電流抑制層付き静電誘導サイリスタの保護回路及びパルス発生回路 |
| CN101821852A (zh) * | 2007-08-08 | 2010-09-01 | 先进模拟科技公司 | 用于分立功率半导体器件的共源共栅电流传感器 |
| CN101393927A (zh) * | 2008-10-31 | 2009-03-25 | 电子科技大学 | 积累层控制的绝缘栅双极型晶体管 |
| CN102623492A (zh) * | 2012-04-06 | 2012-08-01 | 电子科技大学 | 一种mos场控晶闸管 |
| CN103956381A (zh) * | 2014-05-07 | 2014-07-30 | 电子科技大学 | 一种mos栅控晶闸管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107464839A (zh) | 2017-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109427869B (zh) | 一种半导体器件 | |
| US11211485B2 (en) | Trench power transistor | |
| US11081574B2 (en) | IGBT power device | |
| CN109065607B (zh) | 一种双极型功率半导体器件及其制备方法 | |
| US20150187877A1 (en) | Power semiconductor device | |
| CN109119419B (zh) | 一种集成肖特基续流二极管碳化硅槽栅mosfet | |
| CN104409519A (zh) | 一种具有浮岛结构的二极管 | |
| CN109166921B (zh) | 一种屏蔽栅mosfet | |
| CN109166923B (zh) | 一种屏蔽栅mosfet | |
| CN109755311B (zh) | 一种沟槽型功率晶体管 | |
| CN109755303B (zh) | 一种igbt功率器件 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| CN113823679A (zh) | 栅控二极管整流器 | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN111180518B (zh) | 一种具有两种导电模式的超结mosfet | |
| CN107464839B (zh) | 一种防止关断失效的栅控晶闸管器件 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| US20150171198A1 (en) | Power semiconductor device | |
| CN103441151A (zh) | 一种低正向压降的二极管 | |
| CN116110961A (zh) | 一种沟槽栅双极型晶体管及其制作工艺 | |
| CN107579114B (zh) | 一种具有复合栅介质的栅控晶闸管 | |
| US20150187922A1 (en) | Power semiconductor device | |
| CN107516671B (zh) | 一种改善关断特性的栅控晶闸管器件 | |
| CN111933687B (zh) | 具有高安全工作区的横向功率器件 | |
| CN111211167B (zh) | 一种消除负阻效应的rc-igbt器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200204 |