CN107464802A - 集成电路和标准单元库 - Google Patents

集成电路和标准单元库 Download PDF

Info

Publication number
CN107464802A
CN107464802A CN201710407566.XA CN201710407566A CN107464802A CN 107464802 A CN107464802 A CN 107464802A CN 201710407566 A CN201710407566 A CN 201710407566A CN 107464802 A CN107464802 A CN 107464802A
Authority
CN
China
Prior art keywords
metal island
separation distance
signal line
multiple metal
secondary signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710407566.XA
Other languages
English (en)
Other versions
CN107464802B (zh
Inventor
R.阿兹马特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107464802A publication Critical patent/CN107464802A/zh
Application granted granted Critical
Publication of CN107464802B publication Critical patent/CN107464802B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明构思涉及集成电路和标准单元库。一种集成电路包括至少一个单元。所述至少一个单元包括：由单元边界限定的单元区；电源线结构，其平行于单元边界并沿单元边界在第一方向上延伸，并且包括沿单元边界在第一方向上延伸的第一电源线、在第一电源线之上在第一方向上彼此间隔开的多个金属岛、以及在所述多个金属岛之上在第一方向上延伸的第二电源线；以及信号线结构，其在与第一电源线和所述多个金属岛相同的水平处设置在单元区中。所述多个金属岛的每个与信号线结构的在和所述多个金属岛相同的水平处的部分之间的分隔距离等于或大于临界分隔距离。

Description

集成电路和标准单元库
技术领域
在此描述的本发明构思涉及集成电路，且更具体地，涉及包括至少一个标准单元以及存储关于至少一个标准单元的信息的标准单元库的集成电路。
背景技术
由于半导体工艺技术的发展，已经减小了晶体管尺寸，因此大量的晶体管能被集成到半导体器件中。例如，芯片上***(SOC)，即其中计算机或另外的电子***的所有部件被集成到单个芯片中的集成电路(IC)，被广泛用于各种应用。由于许多应用的性能已经提高，因此需要包括大量部件的半导体器件。
发明内容
本发明构思的实施方式提供一种包括具有电源线结构的至少一个标准单元的集成电路，即使所述至少一个标准单元具有小的宽度，电源线结构也具有高的电流密度。
本发明构思的实施方式还提供一种存储关于所述至少一个标准单元的信息的标准单元库。
本发明构思的实施方式提供一种包括至少一个单元的集成电路。所述至少一个单元包括由单元边界限定的单元区、电源线结构和信号线结构。电源线结构平行于单元边界并沿单元边界在第一方向上延伸。电源线结构包括沿单元边界在第一方向上延伸的第一电源线、在第一电源线之上在第一方向上彼此间隔开的多个金属岛、以及在所述多个金属岛之上在第一方向上延伸的第二电源线。信号线结构在分别与第一电源线和所述多个金属岛相同的水平处设置在单元区中。所述多个金属岛的每个与信号线结构的在和所述多个金属岛相同的水平处的部分之间的分隔距离等于或大于临界分隔距离。
本发明构思的实施方式还提供一种包括关于多个标准单元的信息并被存储在计算机可读记录介质中的标准单元库。所述多个标准单元中的至少一个包括平行于单元边界并沿单元边界在第一方向上延伸的电源线结构、以及在第一水平和第二水平处与电源线结构间隔开的信号线结构。电源线结构包括在第一水平处在第一方向上延伸的第一电源线、在第一电源线之上并在高于第一水平的第二水平处在第一方向上彼此间隔开的多个金属岛、以及在所述多个金属岛之上并在高于第二水平的第三水平处在第一方向上延伸的第二电源线。所述多个金属岛的每个与信号线结构的最接近在第二水平处的所述多个金属岛的每个的部分之间的分隔距离等于或大于临界分隔距离。
本发明构思的实施方式还提供一种集成电路，其包括：由第一单元边界和与第一单元边界对立的第二单元边界限定的单元区；平行于第一单元边界并沿第一单元边界在第一方向上延伸的第一电源线结构；以及平行于第二单元边界并沿第二单元边界在第一方向上延伸的第二电源线结构。第一电源线结构和第二电源线结构的每个包括：沿第一单元边界和第二单元边界中的单元边界在第一方向上延伸的第一电源线、在第一电源线之上在第一方向上彼此间隔开的多个金属岛、以及在所述多个金属岛之上在第一方向上延伸的第二电源线。该集成电路还包括多个信号线结构，所述多个信号线结构在分别与第一电源线结构和第二电源线结构的第一电源线以及所述多个金属岛相同的水平处设置在单元区中。所述多个金属岛的每个与所述多个信号线结构的每个的在和所述多个金属岛相同的水平处的部分之间的各分隔距离等于或大于临界分隔距离。
附图说明
本发明构思的实施方式将从以下结合附图的详细描述被更清楚地理解，附图中：
图1示出根据本发明构思的实施方式的集成电路的布局；
图2示出沿图1的线II-II'截取的剖视图；
图3示出沿图1的线III-III'截取的剖视图；
图4示出沿图1的线IV-IV'截取的剖视图；
图5示出根据本发明构思的实施方式设计集成电路的方法的流程图；
图6示出确定候选金属岛(candidate metal island)的位置的示意图；
图7示出根据本发明构思的实施方式的集成电路的布局；
图8示出沿图7的线VIII-VIII'截取的剖视图；
图9示出根据本发明构思的实施方式设计集成电路的方法的流程图；以及
图10示出根据本发明构思的实施方式可与计算机一起使用的包括标准单元库的存储介质的框图。
具体实施方式
如在本发明构思的领域中惯例的那样，实施方式可以按执行所描述的功能的块来被描述和示出。在此可称为单元或模块等的这些块通过诸如逻辑门的模拟电路和/或数字电路、集成电路、微处理器、微控制器、存储电路、无源电子部件、有源电子部件、光学部件、硬连线电路等被物理地实现，并且可以由固件和/或软件可选地驱动。例如，电路可以实现在一个或更多个半导体芯片中，或者在诸如印刷电路板等的基板支撑件上。组成块的电路可以由专用硬件实现，或者由处理器(例如一个或更多个编码微处理器和相关电路)实现，或者由用于执行该块的一些功能的专用硬件以及用于执行该块的另外的功能的处理器的组合实现。实施方式的每个块可以被物理地分成两个或更多个交互并分离的块而不背离本发明构思的范围。同样地，实施方式的块可以被物理地组合成更复杂的块而不背离本发明构思的范围。
集成电路可以被限定为多个单元，并且可以使用包括多个单元的特性信息的单元库来被设计。在单元库中，单元的名称、尺寸、栅极宽度、引脚、延迟特性、泄漏电流、阈值电压、功能等可以被限定。典型的单元库集合可以包括诸如与(AND)、或(OR)、或非(NOR)或者非(INVERTER)的基本单元，诸如OAI(或/与/非(OR/AND/INVERTER))和AOI(与/或/非(AND/OR/INVERTER))的复合单元，以及诸如简单的主从触发器或锁存器的存储元件。
在将描述的本发明构思的实施方式中，单元库可以是标准单元库。标准单元法是通过准备具有预先设定的各种功能的逻辑电路块(或单元)并任意地组合所述单元而根据顾客或用户的技术要求调整的设计专用大规模集成电路(LSI)的方法。单元被预先设计和验证，然后注册到计算机，并且用于单元的组合的逻辑设计、布局和布线通过使用计算机辅助设计(CAD)工具来执行。
详细地，当LSI被设计或制造时，如果预定尺寸的标准化逻辑电路块(或单元)已经存储在库中，则适合于当前设计目的的逻辑电路块被布置成多个单元列，并且布线可以被最优地放置以减小单元之间的布线空间中的线长度，从而完成整个电路。库中存储的单元类型的数量越大，LSI的设计可以越灵活，并且最优设计的芯片的可能性相应地进一步增大。
使用如所述的标准单元制造的集成电路是一种半定制集成电路，并且通过使用预先设计的并存储在标准单元库中的标准单元以及通过在标准单元之间提供最短布线的同时放置单元而被制造。因此，其开发成本可以少于全定制集成电路，并且还可以减少开发周期。
图1示出根据本发明构思的实施方式的集成电路100的布局。图2示出沿图1的线II-II'截取的剖视图。图3示出沿图1的线III-III'截取的剖视图。图4示出沿图1的线IV-IV'截取的剖视图。为了简化和简洁，一些元件(诸如第二电源线M3P和通路V2P)在图1中未示出。因此，即使图1示出了电源线结构PL包括第一电源线M1P、金属岛M2P和通路V1P，将理解电源线结构PL还包括第二电源线M3P和通路V2P，如图2所示。
参考图1至4，集成电路100可以包括由单元边界CB限定的至少一个单元C1。
至少一个单元C1可以包括有源区(例如AR1和AR2)，有源区包括在基板110上在第一方向(例如图1的X方向)上延伸并在垂直于第一方向的第二方向(例如图1的Y方向)上彼此平行的多个鳍。至少一个单元C1还可以包括在第二方向上延伸的栅线GL。
单元边界CB是限定至少一个单元C1的轮廓，并且布局和布线工具可以基于单元边界CB识别至少一个单元C1。单元边界CB可以具有带有沿第一方向(或X方向)的第一宽度CW1和沿第二方向(或Y方向)的第一高度CH1的矩形形状。第一高度CH1可以被限定为指示至少一个单元C1沿第二方向的尺寸。图1中的集成电路100被示为包括六个单元C1。然而，在另外的实施方式中，集成电路100可以包括任何数量的单元C1。
单元边界CB可以由四个单元边界线限定，四个单元边界线中的平行于多个鳍的延伸方向的一个可以被称为第一单元边界线CBL1，四个单元边界线中的与第一单元边界线CBL1对立的一个可以被称为第二单元边界线CBL2。
至少一个单元C1可以包括通过虚设区DR彼此间隔开的第一有源区AR1和第二有源区AR2(见图4)。此外，虚设区DR可以设置在第一有源区AR1和第二有源区AR2的两侧处(见图4)。因此，在第一方向上延伸的第一单元边界线CBL1和第二单元边界线CBL2可以交叠虚设区DR。第一有源区AR1和第二有源区AR2可以是N型杂质掺杂区或P型杂质掺杂区。
交叠第一单元边界线CBL1和第二单元边界线CBL2的虚设区DR可以是其中形成电源线结构PL的区域。例如，电源电压VDD可以被施加到形成在其中虚设区DR交叠第一单元边界线CBL1的区域中的电源线结构PL，接地电压VSS可以被施加到形成在其中虚设区DR交叠第二单元边界线CBL2的区域中的电源线结构PL。另一方面，在本发明构思的另外的实施方式中，接地电压VSS可以被施加到形成在其中虚设区DR交叠第一单元边界线CBL1的区域中的电源线结构PL，电源电压VDD可以被施加到形成在其中虚设区DR交叠第二单元边界线CBL2的区域中的电源线结构PL。
同时，在其中单元C1中沿Y方向彼此相邻设置的两个单元C1被布置为共用第一单元边界线CBL1或第二单元边界线CBL2的情况下，电源电压VDD和接地电压VSS可以沿着Y方向被交替地施加到电源线结构PL。具体地，作为示例，图1示出单元C1中沿X方向设置成一排的三个单元C1以及单元C1中沿Y方向设置成一排的两个单元C1，其中每个单元C1被布置为与相邻单元C1共用每个单元边界CB的某部分。因此，电源电压VDD可以通过交叠第一单元边界线CBL1的电源线结构PL被共同施加到在图1的上部中设置成一排的三个单元C1，接地电压VSS可以通过交叠第二单元边界线CBL2的电源线结构PL被共同施加到所述三个单元C1。
如图4说明性地所示，多个鳍可以在第一方向上延伸，并且可以在第二方向上彼此平行地设置。鳍的侧下部可以由隔离层112覆盖。鳍之中，多个有源鳍AF可以设置在第一有源区AR1和第二有源区AR2中。所述多个有源鳍AF可以彼此间隔开，并且它们之间的鳍间距离可以相同。然而，本发明构思的另外的实施方式不限于此，有源鳍AF之间的鳍间距离可以彼此不同。
如图4说明性地所示，至少一个虚设鳍DF可以设置在虚设区DR中。图4示出两个虚设鳍DF设置在虚设区DR中，但本公开不限于此。例如，没有虚设鳍DF可以形成在虚设区DR中，或者一个、三个或更多个虚设鳍DF可以形成在虚设区DR中。至少一个虚设鳍DF与多个有源鳍AF中和该虚设鳍DF相邻的有源鳍AF之间的鳍间距离可以与有源鳍AF之间的鳍间距离相同或不同。然而，虚设鳍DF的数量、布局和鳍间距离不限于图4中说明性地示出的那些。虚设鳍的数量和布局可以根据诸如至少一个单元C1的功能、尺寸、泄漏电流、阈值电压等的所需性能等而变化。
至少一个单元C1可以包括交叉多个鳍并在第二方向上延伸并在第一方向上彼此平行的多个栅线GL。在本发明构思的一些实施方式中，栅线GL可以包括诸如例如钨(W)或钽(Ta)的金属、其氮化物、其硅化物或掺杂的多晶硅。然而，在本发明构思的另外的实施方式中，栅线可以是另外的材料。
如图2说明性地所示，栅极绝缘层GI可以设置在栅线GL的每个的侧表面和底部上或之上。栅间隔物SP可以设置在每个栅线GL的两个侧壁上或之上，其中栅极绝缘层GI插置在栅线GL与栅间隔物SP之间。然而，与图2不同，在本发明构思的另外的实施方式中，栅极绝缘层GI可以仅形成在每个栅线GL的底部上或之上，并且栅间隔物SP可以直接形成在每个栅线GL的两个侧壁上。
栅极间绝缘层122可以在多个栅线GL中彼此相邻的两个栅线GL之间，第一绝缘夹层124可以设置在栅极间绝缘层122和栅线GL上。
虽然图2中未示出，但第一接触可以形成在栅线GL的垂直地交叠虚设区DR的某部分上，并且第一接触可以穿透第一绝缘夹层124。第一接触可以是提供与栅线GL的电连接的输入接触。此外，连接到每个栅线GL的两侧上的有源鳍AF的第二接触(未示出)可以被形成，并且第二接触可以穿透第一绝缘夹层124。第二接触可以是提供与形成在有源区AR1和AR2中的晶体管元件的电源连接和接地连接的源极接触和漏极接触。根据一些实施方式，第一接触和第二接触可以分别具有包括阻挡层和用于布线的导电层的分层结构。阻挡层可以包括例如钛氮化物(TiN)、钽氮化物(TaN)或其组合，用于布线的导电层可以包括例如W、铜(Cu)、其合金或其组合。
电源线结构PL和信号线结构SL可以设置在第一绝缘夹层124上。电源线结构PL和信号线结构SL可以分别连接到穿透第一绝缘夹层124的第一接触和第二接触，并且还可以分别通过第一接触和第二接触电连接到栅线GL和有源鳍AF。
信号线结构SL可以包括多个第一信号线M1S、多个第二信号线M2S和通路V1S。第一信号线M1S可以在第一绝缘夹层124上或之上在第一方向(图1的X方向)上延伸，并且可以在第二方向(图1的Y方向)上彼此间隔开。在图1中，两个第一信号线M1S被示为彼此间隔开。第二信号线M2S可以在比第一信号线M1S更高的水平处在第二方向上延伸，并且可以在第一方向上彼此间隔开。通路V1S可以在第一信号线M1S与第二信号线M2S之间。
在信号线结构SL中，第一信号线M1S可以在第一方向上延伸并且可以具有相对于彼此的规定节距，第二信号线M2S可以以相对于彼此的规定节距在垂直于第一方向的第二方向上延伸，通路V1S可以在第一信号线M1S与第二信号线M2S之间。在图3所示的实施方式中，该结构可以由单向布线结构表示。例如，在单向布线结构中，位于第一水平处的第一信号线M1S的延伸方向可以垂直于位于与第一水平不同的第二水平处的第二信号线M2S的延伸方向。
通常，因为集成电路的尺寸由于半导体工艺技术的发展已经随着时间而减小，所以集成电路内的单元的面积也已经减小。在具有相对更大面积的单元中，信号线结构以在任意方向上延伸的各种形状被设置，使得信号线结构将具有所需的布线电阻。然而，因为信号线结构的电阻随着单元和信号线结构的面积减小而增大，所以沿着减小面积的这样的信号线结构传输的信号可以因此被延迟。
相反，根据关于图1-4描述的本发明构思的实施方式，信号线结构SL具有分层结构，该分层结构包括在第一水平处在第一方向上延伸的第一信号线M1S以及在第二水平处在第二方向(垂直于第一方向)上延伸的第二信号线M2S。即使在具有窄的宽度和/或小的高度CH1的单元C1中，信号线结构SL也可以因此具有相对小的电阻，结果，可以防止集成电路中所传输信号的信号延迟。
第二信号线M2S的端部与第一单元边界线CBL1或第二单元边界线CBL2之间沿第二方向的分隔距离可以不同。例如，如图1说明性地所示，第二信号线M2S中的一个的端部与第一单元边界线CBL1之间沿第二方向的分隔距离可以大于或小于第二信号线M2S中的另一个的端部与第一单元边界线CBL1之间
沿第二方向的分隔距离。因此，相对宽的空间可以被部分地提供在第一单元边界线CBL1或第二单元边界线CBL2与第二信号线M2S之间。
候选金属岛的位置M2P-C(见图6)可以限定在第一单元边界线CBL1或第二单元边界线CBL2与第二信号线M2S之间相对宽的空间中。候选金属岛的位置M2P-C可以被限定为第二信号线M2S的端部与第一单元边界线CBL1或第二单元边界线CBL2之间的分隔距离在此处大于临界分隔距离S-DRC的位置(见图6)。临界分隔距离S-DRC可以根据关于制造集成电路的工艺所采用的光刻工艺的设计规则来确定。例如，为了形成彼此间隔开的两个图案，临界分隔距离S-DRC可以是通过考虑工艺变量的窗口而将要被提供在图案之间的最小距离。例如，临界分隔距离S-DRC可以与光刻工艺的分辨率有关。
第二信号线M2S与第一单元边界线CBL1或第二单元边界线CBL2之间的最小分隔距离可以小于临界分隔距离S-DRC。例如，第二信号线M2S可以具有相对宽的区域以防止主要发生在具有窄的宽度和/或小的高度CH1的单元C1中的信号延迟。在这样的情况下，第二信号线M2S的某部分可以在离第一单元边界线CBL1或第二单元边界线CBL2小于临界分隔距离S-DRC的分隔距离处。然而，第二信号线M2S的另外的部分可以在离第一单元边界线CBL1或第二单元边界线CBL2大于临界分隔距离S-DRC的分隔距离处，候选金属岛的位置M2P-C可以因此限定在第二信号线M2S的所述另外的部分与第一单元边界线CBL1或第二单元边界线CBL2之间相对宽的空间中。
同时，下面将参考图6再次描述候选金属岛的位置M2P-C。
第二绝缘夹层126可以形成在第一绝缘夹层124上或之上以覆盖第一信号线M1S的上表面和侧表面，其中第二绝缘夹层126可以围绕通路V1S的侧表面。例如，在本发明构思的一些实施方式中，第二绝缘夹层126的上表面可以在与通路V1S的上表面基本上相同的水平处。然而，在另外的实施方式中，第二绝缘夹层126的上表面可以在与通路V1S的上表面不同的水平处。第三绝缘夹层128可以形成在第二绝缘夹层126上或之上以覆盖其上的第二信号线M2S的上表面和侧表面。
图3和4示出一实施方式，其中信号线结构SL具有其中两个金属层(例如第一信号线M1S和第二信号线M2S)被堆叠的结构。然而，本发明构思的另外的实施方式不限于此，信号线结构SL可以具有在不同方向上延伸的三个或更多个金属层的分层结构。例如，与图3和4不同，在第一方向上延伸的多个第三信号线(未示出)可以进一步形成在第二信号线M2S之上。在这样的情况下，通路(未图示)可以进一步形成在第二信号线M2S与第三信号线之间，并且该通路可以穿透第三绝缘夹层128。
电源线结构PL可以包括第一电源线M1P、金属岛M2P、第二电源线M3P以及通路V1P和V2P。
第一电源线M1P可以在第一绝缘夹层124上或之上在第一方向(图1的X方向)上延伸，并且可以设置在交叠第一单元边界线CBL1或第二单元边界线CBL2的虚设区DR中。第一电源线M1P的上表面可以在与多个第一信号线M1S的上表面基本上相同的水平处。
金属岛M2P可以在第一方向上延伸并在比第一电源线M1P更高的第二水平处具有第一延伸长度L-1。金属岛M2P的上表面可以在与第二信号线M2S的上表面基本上相同的水平处。第二电源线M3P可以在比金属岛M2P更高的第三水平处在第一方向上延伸。通路V1P可以设置在第一电源线M1P与金属岛M2P之间，通路V2P可以设置在金属岛M2P与第二电源线M3P之间。
如图1说明性地所示，金属岛M2P可以在第一电源线M1P上以相对小的第一延伸长度在第一方向上延伸。例如，如图1所示，金属岛M2P可以以小于单元C1的第一宽度CW1的第一延伸长度L-1延伸，而第一电源线M1P可以以大于单元C1的第一宽度CW1的延伸长度延伸。结果，多个金属岛M2P可以设置在第一电源线M1P之上，并且可以在其间具有规定间隙地彼此间隔开。
根据本发明构思的一些实施方式，金属岛M2P的每个的第一延伸长度L-1可以基本上彼此相同。例如，如图1所示，金属岛M2P中的一个与第二信号线M2S中最接近金属岛M2P中的所述一个的第二信号线M2S之间的分隔距离S-1可以不同于金属岛M2P中的另一个与第二信号线M2S中最接近金属岛M2P中的所述另一个的第二信号线M2S之间的分隔距离S-1。例如，金属岛M2P的第一延伸长度L-1可以基于整个电源线结构PL的电阻或电源线结构PL的最大电流密度来确定。例如，金属岛M2P的第一延伸长度L-1可以为约10nm到200nm，但不限于此。
金属岛M2P可以以等于或大于临界分隔距离S-DRC(见图6)的分隔距离S-1与第二信号线M2S中最接近金属岛M2P的一个第二信号线M2S间隔开。例如，根据下面将参考图5和6描述的设计集成电路的方法，金属岛M2P可以在以等于或大于临界分隔距离S-DRC的分隔距离与第二信号线M2S间隔开的候选金属岛的位置M2P-C(见图6)中。因此，金属岛M2P可以在与信号线结构SL的第二信号线M2S相同的水平处在与第二信号线M2S的延伸方向不同的方向上延伸。例如，通过保持分隔距离S-1等于或大于临界分隔距离S-DRC，具有窄的宽度和/或小的高度CH1的单元C1可以包括夹层型电源线结构PL。
夹层型电源线结构PL可以意思是具有在不同水平处沿相同方向延伸的电连接线的结构。例如，第一电源线M1P可以沿单元边界CB在第一方向上延伸，金属岛M2P可以在比第一电源线M1P更高的水平处在第一方向上延伸，第二电源线M3P可以在比金属岛M2P更高的水平处在第一方向上延伸。因此，包括第一电源线M1P、金属岛M2P和第二电源线M3P的电源线结构PL可以在第一方向上延伸。
通常，具有窄的宽度和/或小的高度CH1的集成电路单元可以采用单向布线结构，其中第一水平处的金属层可以垂直于第二水平处的金属层布置。例如，信号线结构可以具有单向布线结构，其中第一水平处的第一信号线可以垂直于第二水平处的第二信号线延伸。然而，根据本发明构思的实施方式，夹层型电源线结构PL可以包括在与在第二方向上延伸的第二信号线M2S相同的水平处在第一方向上延伸至规定长度的金属岛，因此，即使在单向布线结构中也可以实现夹层型电源线结构PL。
因此，即使在具有相对小的宽度的标准单元(例如具有单向布线结构的标准单元)中，第一电源线M1P和第二电源线M3P也可以通过金属岛M2P彼此电连接，因此，可以实现在相同方向上延伸的夹层型电源线结构PL。电源线结构PL可以具有高电流密度，因此可以防止集成电路100的信号延迟。
图5示出根据本发明构思的实施方式设计集成电路的方法10的流程图。图6示出确定候选金属岛的位置M2P-C的方法的示意图。
参考图5和6，设计集成电路的方法10可以使用标准单元库。使用标准单元库的方法可以通过用于设计集成电路的工具或通过计算机等来执行，用于设计集成电路的工具可以是例如包括处理器中执行的多个指令字的程序。标准单元库可以存储在存储介质中，用于设计集成电路的工具可以通过访问存储介质使用标准单元库。
在操作S12中，根据由标准单元限定集成电路的输入数据，标准单元可以被放置以配置集成电路，并且第一电源线和信号线结构可以被布线。
根据一些实施方式，输入数据可以包括关于集成电路中包括的标准单元以及标准单元的连接关系的信息，并且集成电路的布局可以通过由使用输入数据放置集成电路中包括的标准单元而以块级别完成。
根据一些实施方式，输入数据可以包括关于第一电源线M1P(见图1)的布局以及信号线结构SL(见图1)的布局的信息。例如，如图1所示，第一电源线M1P可以设置为在交叠第一单元边界线CBL1和第二单元边界线CBL2(见图1)的区域中在第一方向(图1的X方向)上延伸，信号线结构SL可以设置为包括在第一方向上延伸的第一信号线M1S(见图1)以及在第二方向(图1的Y方向)上延伸的第二信号线M2S。
第二信号线M2S可以设置为沿第二方向具有不同的长度。例如，第二信号线M2S的端部与第一单元边界线CBL1或第二单元边界线CBL2之间沿第二方向的分隔距离可以不同。
在操作S14中，候选金属岛的位置M2P-C可以通过分析第一电源线M1P与信号线结构SL之间的分隔距离来确定。
根据本发明构思的实施方式，使用标准单元库来设计集成电路的工具可以通过根据限定在集成电路的布局上的网格来分析第一电源线M1P与信号线结构SL之间的分隔距离而确定候选金属岛的位置M2P-C。
如图6说明性地所示，第一电源线M1P的中心线M1P-CL可以被示出，并且第一电源线的中心线M1P-CL的多个分析点P1、P2、P3、P4、P5、P6、P7、P8、...PN(它们可以在下文中称为分析点P1、P2、...、和PN)可以由限定在X方向和Y方向上的网格GRX和GRY来限定。分析点P1、P2、...、和PN的每个与第二信号线M2S的每个之间的最短分隔距离被分析，最短分隔距离可以被选择，最短分隔距离是否大于可预先输入的临界分隔距离S-DRC可以被验证。如上所述，临界分隔距离S-DRC可以由关于制造集成电路的工艺所采用的光刻工艺的设计规则来确定。
例如，对于第一分析点P1，第一电源线的中心线M1P-CL与第二信号线M2S之间的为最短分隔距离的第一分隔距离SD1可以被获得。第一分隔距离SD1是否大于临界分隔距离S-DRC可以被验证。当第一分隔距离SD1小于临界分隔距离S-DRC时，对第二分析点P2分析分隔距离的操作可以接着进行。如图6所示，对于第六分析点P6，第六分隔距离SD6可以大于临界分隔距离S-DRC。这里，第六分析点P6可以被确定为候选金属岛的位置M2P-C的构成位置。接着，对于第七分析点P7和第八分析点P8，第七分隔距离SD7和第八分隔距离SD8可以大于临界分隔距离S-DRC，因此，第七分析点P7和第八分析点P8也可以被确定为候选金属岛的位置M2P-C的构成位置。
确定为候选金属岛的位置M2P-C的构成位置的连续布置的分析点P6、P7和P8可以被限定为候选金属岛的位置M2P-C。例如，候选金属岛的位置M2P-C可以具有沿第一方向(X方向)的第一长度L-1C，第一长度L-1C可以具有根据光刻工艺的设计规则预先确定的值或更多。
在操作S16中，具有预先确定的第一延伸长度L-1的金属岛M2P可以被放置在候选金属岛的位置M2P-C中。
例如，金属岛M2P的预先确定的第一延伸长度L-1可以小于候选金属岛的位置M2P-C的第一长度L-1C。金属岛M2P的第一延伸长度L-1可以为约10nm到200nm，但不限于此。
根据本发明构思的一些实施方式，金属岛M2P可以设置在候选金属岛的位置M2P-C中的任意位置中。例如，金属岛M2P的第一延伸长度L-1可以小于候选金属岛的位置M2P-C的第一长度L-1C，并且金属岛M2P可以设置在候选金属岛的位置M2P-C的中心，或者可以设置在位置M2P-C的中心的一侧。由于候选金属岛的位置M2P-C被定义为离第二信号线M2S的分隔距离在此处等于或大于临界分隔距离S-DRC的位置，因此金属岛M2P与第二信号线M2S之间的分隔距离也可以等于或大于临界分隔距离S-DRC。
根据本发明构思的另外的实施方式，当候选金属岛的位置M2P-C的第一长度L-1C大于金属岛M2P的第一延伸长度L-1的两倍时，两个金属岛M2P可以设置在候选金属岛的位置M2P-C中。然而，本发明构思不限于此。
在操作S18中，通路V1P可以被置于第一电源线M1P与金属岛M2P之间以电连接第一电源线M1P和金属岛M2P。接着，第二电源线M3P可以设置在第三绝缘夹层128上或之上，并且通路V2P可以被放置以电连接金属岛M2P和第二电源线M3P。
集成电路100可以通过执行上述操作被设计。
通常，具有其中第一水平处的金属层垂直于第二水平处的金属层设置的单向布线结构对于具有小的宽度的单元可以更有利。然而，因为电源线结构与信号线结构之间的分隔距离在单向布线结构中相对更小，所以难以形成夹层型电源线结构。因此，为了形成夹层型电源线结构，单元可以被设计为在电源线结构与信号线结构之间具有相对宽的分隔距离。然而，随着单元高度CH1(见图1)增加，难以按比例缩小集成电路100。
然而，根据本发明构思的上述实施方式，候选金属岛的位置M2P-C可以通过设置标准单元和信号线结构SL并分析其间的分隔距离而获得。由于金属岛M2P设置在候选金属岛的位置M2P-C中，所以即使单元高度CH1不增加也可以实现夹层型电源线结构PL。
图7示出根据本发明构思的实施方式的集成电路100A的布局。图8示出沿图7的线VIII-VIII'截取的剖视图。图9示出根据本发明构思的实施方式设计集成电路的方法10A的流程图。
图9描述设计参考图7和8的集成电路100A的方法10A。在图7至9中，图1至6中相同的附图标记表示相同的元件，因此，将不给出这样的相同元件的详细描述。以下将集中在关于图1至6描述的实施方式与图7至9的实施方式之间的差异上。
参考图7至9，多个金属岛M2P可以具有可变延伸长度L-2。例如，在图9的操作S16A中，具有预先确定的分隔距离S-2和可变延伸长度L-2的金属岛M2P可以被置于候选金属岛的位置M2P-C(见图6)中。例如，金属岛M2P的可变延伸长度L-2可以与候选金属岛的位置M2P-C的第一长度L-1C(见图6)相同。例如，金属岛M2P的可变延伸长度L-2可以小于候选金属岛的位置M2P-C的第一长度L-1C(见图6)。
例如，金属岛M2P中的一个与第二信号线M2S中最接近金属岛M2P中的所述一个的第二信号线M2S之间的分隔距离S-2可以和金属岛M2P中的另一个与第二信号线M2S中最接近金属岛M2P中的所述另一个的第二信号线M2S之间的分隔距离S-2相同。因此，金属岛M2P中的所述一个在第一方向(X方向)上的可变延伸长度L-2可以不同于金属岛M2P中的所述另一个在第一方向(X方向)上的可变延伸长度L-2。也就是，集成电路100A的金属岛M2P可以具有在第一方向上不同的相应长度。
如图8所示，金属岛M2P的每个可以通过至少一个通路V1P电连接到第一电源线M1P，并且还可以通过至少一个通路V2P电连接到第二电源线M3P。例如，诸如图8所示，当金属岛M2P通过分别两个通路V1P和两个通路V2P连接到第一电源线M1P和第二电源线M3P时，电源线结构PL可以具有提高的电流密度。
图10示出根据本发明构思的实施方式的可与计算机300一起使用的存储介质200的框图。
参考图10，其为计算机可读记录介质的存储介质200可以包括能向计算机300等提供指令字和/或数据的任何计算机可读记录介质或非暂时性计算机可读记录介质。计算机可读记录介质可以例如被***或集成到计算机300中，或者可以通过诸如网络和/或无线链路(wireless link)的通信介质联接到计算机300。
如图10所示，计算机可读记录介质200可以包括布局布线程序(placing andwiring program)220、库240、分析程序260和数据结构280。布局布线程序220可以包括多个指令字，以通过使用根据本发明构思的实施方式的标准单元库来执行设计集成电路的方法。例如，计算机可读记录介质200可以存储布局布线程序220，布局布线程序220包括用于基于包含参考图1至9描述的至少一个单元C1的标准单元库来设计集成电路的任何指令字。库240可以包括关于标准单元的信息，所述标准单元是可配置集成电路的单位。库240可以包括关于参考图1至9描述的至少一个单元C1的信息。分析程序260可以包括执行基于限定集成电路的数据来分析集成电路的方法的多个指令字。数据结构280可以包括存储空间以管理在使用库240中包括的标准单元库、从库240中包括的通用标准单元库提取标记信息、或通过分析程序260分析集成电路的特性的过程期间生成的数据。
虽然已经参考本发明构思的实施方式具体示出并描述了本发明构思，但应理解，可以在此进行在形式和细节上的各种改变而不背离所附权利要求的精神和范围。
要求2016年6月2日向韩国知识产权局提交的韩国专利申请第10-2016-0068854号的优先权，其公开通过引用全文合并于此。

Claims (20)

1.一种集成电路，其包括至少一个单元，其中所述至少一个单元包括：
由单元边界限定的单元区；
电源线结构，其平行于所述单元边界并沿所述单元边界在第一方向上延伸，所述电源线结构包括
第一电源线，其沿所述单元边界在所述第一方向上延伸，
在所述第一电源线之上在所述第一方向上彼此间隔开的多个金属岛，以及
第二电源线，其在所述多个金属岛之上在所述第一方向上延伸；以及
信号线结构，其在分别与所述第一电源线和所述多个金属岛相同的水平处设置在所述单元区中，
其中所述多个金属岛的每个与所述信号线结构的在和所述多个金属岛相同的水平处的部分之间的各分隔距离等于或大于临界分隔距离。
2.如权利要求1所述的集成电路，其中所述信号线结构包括：
在所述第一方向上延伸并在与所述第一电源线相同的水平处的多个第一信号线；以及
在所述多个第一信号线之上的多个第二信号线，所述多个第二信号线在垂直于所述第一方向的第二方向上延伸并在与所述多个金属岛相同的水平处，
其中所述分隔距离分别在所述多个金属岛的每个与所述多个第二信号线的每个的端部之间，并且等于或大于所述临界分隔距离。
3.如权利要求2所述的集成电路，其中所述多个第二信号线的所述端部中的至少一个端部沿垂直于所述第一方向的所述第二方向与所述单元边界分隔所述分隔距离中的第一分隔距离，以及所述多个第二信号线的所述端部中的另外的端部沿所述第二方向与所述单元边界分隔所述分隔距离中的第二分隔距离，所述第二分隔距离不同于所述第一分隔距离。
4.如权利要求2所述的集成电路，其中所述分隔距离中的在所述多个金属岛中的一个与所述多个第二信号线中最接近所述多个金属岛中的所述一个的第二信号线之间的分隔距离不同于所述分隔距离中的在所述多个金属岛中的另一个与所述多个第二信号线中最接近所述多个金属岛中的所述另一个的第二信号线之间的分隔距离，以及
所述多个金属岛中的所述一个沿所述第一方向的延伸长度等于所述多个金属岛中的所述另一个沿所述第一方向的延伸长度。
5.如权利要求2所述的集成电路，其中所述分隔距离中的在所述多个金属岛中的一个与所述多个第二信号线中最接近所述多个金属岛中的所述一个的第二信号线之间的分隔距离等于所述分隔距离中的在所述多个金属岛中的另一个与所述多个第二信号线中最接近所述多个金属岛中的所述另一个的第二信号线之间的分隔距离，以及
所述多个金属岛中的所述一个沿所述第一方向的延伸长度不同于所述多个金属岛中的所述另一个沿所述第一方向的延伸长度。
6.如权利要求1所述的集成电路，其中所述电源线结构还包括：
分别在所述第一电源线与所述多个金属岛的每个之间的多个第一通路中的至少一个；以及
分别在所述第二电源线与所述多个金属岛的每个之间的多个第二通路中的至少一个。
7.如权利要求6所述的集成电路，其中所述多个第一通路中的所述至少一个包括在所述多个金属岛的每个上的两个第一通路，以及所述两个第一通路沿所述第一方向彼此间隔开。
8.如权利要求1所述的集成电路，其中所述单元区具有沿所述第一方向的第一宽度，以及所述多个金属岛中的至少一个沿所述第一方向的延伸长度小于所述第一宽度。
9.如权利要求1所述的集成电路，其中所述多个金属岛中的至少一个沿所述第一方向的延伸长度小于所述第一电源线沿所述第一方向的延伸长度。
10.如权利要求1所述的集成电路，其中所述临界分隔距离根据光刻工艺的设计规则确定。
11.一种标准单元库，其包括关于多个标准单元的信息并被存储在计算机可读记录介质中，其中所述多个标准单元中的至少一个包括：
电源线结构，其平行于单元边界并沿所述单元边界在第一方向上延伸，所述电源线结构包括
第一电源线，其在第一水平处在所述第一方向上延伸，
在所述第一电源线之上的多个金属岛，所述多个金属岛在高于所述第一水平的第二水平处在所述第一方向上彼此间隔开，以及
第二电源线，其在所述多个金属岛之上并在高于所述第二水平的第三水平处在所述第一方向上延伸；以及
信号线结构，其在所述第一水平和所述第二水平处与所述电源线结构间隔开，
其中所述多个金属岛的每个与所述信号线结构的最接近在所述第二水平处的所述多个金属岛的每个的部分之间的分隔距离等于或大于临界分隔距离。
12.如权利要求11所述的标准单元库，其中所述信号线结构包括：
在所述第一水平处在所述第一方向上延伸的多个第一信号线；以及
在所述第二水平处在第二方向上延伸的多个第二信号线，所述第二方向垂直于所述第一方向，其中
所述多个第二信号线的至少一个端部沿所述第二方向与所述单元边界分隔所述分隔距离中的第一分隔距离，以及所述多个第二信号线的另一端部沿所述第二方向与所述单元边界分隔第二分隔距离，所述第二分隔距离不同于所述第一分隔距离。
13.如权利要求12所述的标准单元库，其中所述多个金属岛的每个设置在各候选金属岛的位置处，以及
所述各候选金属岛的所述位置被限定为在所述分隔距离中距所述多个第二信号线的最接近所述候选金属岛的端部的分隔距离处的位置，以及所述分隔距离等于或大于所述临界分隔距离。
14.如权利要求12所述的标准单元库，其中所述分隔距离中的在所述多个金属岛中的一个与所述多个第二信号线中最接近所述多个金属岛中的所述一个的第二信号线之间的分隔距离不同于所述分隔距离中的在所述多个金属岛中的另一个与所述多个第二信号线中最接近所述多个金属岛中的所述另一个的第二信号线之间的分隔距离，以及
所述多个金属岛中的所述一个沿所述第一方向的延伸长度等于所述多个金属岛中的所述另一个沿所述第一方向的延伸长度。
15.如权利要求12所述的标准单元库，其中所述分隔距离中的在所述多个金属岛中的一个与所述多个第二信号线中最接近所述多个金属岛中的所述一个的第二信号线之间的分隔距离等于所述分隔距离中的在所述多个金属岛中的另一个与所述多个第二信号线中最接近所述多个金属岛中的所述另一个的第二信号线之间的分隔距离，以及
所述多个金属岛中的所述一个沿所述第一方向的延伸长度不同于所述多个金属岛中的所述另一个沿所述第一方向的延伸长度。
16.一种集成电路，其包括至少一个单元，其中所述至少一个单元包括：
单元区，其由第一单元边界和与所述第一单元边界对立的第二单元边界限定；
第一电源线结构，其平行于所述第一单元边界并沿所述第一单元边界在第一方向上延伸；
第二电源线结构，其平行于所述第二单元边界并沿所述第二单元边界在所述第一方向上延伸，
其中所述第一电源线结构和所述第二电源线结构的每个包括
第一电源线，其沿所述第一单元边界和所述第二单元边界中的单元边界在所述第一方向上延伸，
多个金属岛，其在所述第一电源线之上在所述第一方向上彼此间隔开，以及
第二电源线，其在所述多个金属岛之上在所述第一方向上延伸；以及
在分别与所述第一电源线结构和所述第二电源线结构的所述第一电源线以及所述多个金属岛相同的水平处设置在所述单元区中的多个信号线结构，
其中所述多个金属岛的每个与所述多个信号线结构的每个的在和所述多个金属岛相同的水平处的部分之间的各分隔距离等于或大于临界分隔距离。
17.如权利要求16所述的集成电路，其中所述第一电源线结构连接到电源电压，以及所述第二电源线结构连接到接地电压。
18.如权利要求16所述的集成电路，其中所述多个信号线结构的每个包括：
在所述第一方向上延伸并在与所述第一电源线相同的水平处的多个第一信号线；以及
在所述多个第一信号线之上的多个第二信号线，所述多个第二信号线在垂直于所述第一方向的第二方向上延伸并在与所述多个金属岛相同的水平处，
其中所述分隔距离分别在所述多个金属岛的每个与所述多个第二信号线的每个的端部之间，并且等于或大于所述临界分隔距离。
19.如权利要求16所述的集成电路，其中所述第一电源线结构和所述第二电源线结构的每个还包括：
将所述多个金属岛的每个电连接到所述第一电源线的至少一个第一通路；以及
将所述多个金属岛的每个电连接到所述第二电源线的至少一个第二通路。
20.如权利要求16所述的集成电路，其中所述多个金属岛每个在所述第一方向上延伸。
CN201710407566.XA 2016-06-02 2017-06-02 集成电路和标准单元库 Active CN107464802B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160068854A KR102401577B1 (ko) 2016-06-02 2016-06-02 집적 회로 및 표준 셀 라이브러리
KR10-2016-0068854 2016-06-02

Publications (2)

Publication Number Publication Date
CN107464802A true CN107464802A (zh) 2017-12-12
CN107464802B CN107464802B (zh) 2022-11-15

Family

ID=60482320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710407566.XA Active CN107464802B (zh) 2016-06-02 2017-06-02 集成电路和标准单元库

Country Status (3)

Country Link
US (1) US10002860B2 (zh)
KR (1) KR102401577B1 (zh)
CN (1) CN107464802B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098176A (zh) * 2018-01-31 2019-08-06 台湾积体电路制造股份有限公司 半导体器件及其电网（pg）的布局图的生成方法
CN110828449A (zh) * 2018-08-10 2020-02-21 三星电子株式会社 包括标准单元的集成电路以及制造集成电路的方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886020B (zh) * 2016-03-28 2022-09-09 株式会社索思未来 半导体集成电路装置
DE112016007504T5 (de) 2016-12-07 2019-09-26 Intel Corporation Integriertes Schaltungs-Bauelement mit zinnenartigem Metall-Leiterbahn-Layout
US11271010B2 (en) * 2017-09-20 2022-03-08 Intel Corporation Multi version library cell handling and integrated circuit structures fabricated therefrom
US10733352B2 (en) * 2017-11-21 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit and layout method for standard cell structures
DE102018124711B4 (de) 2017-11-21 2024-01-11 Taiwan Semiconductor Manufacturing Co. Ltd. Layout-Verfahren für Standardzellenstrukturen
TWI750316B (zh) 2018-02-09 2021-12-21 聯華電子股份有限公司 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
US11709985B2 (en) * 2020-01-22 2023-07-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device including standard cells with combined active region
US11803682B2 (en) * 2020-01-22 2023-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device including standard cell having split portions
KR20220041280A (ko) 2020-09-24 2022-04-01 삼성전자주식회사 반도체 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768174A (en) * 1995-12-06 1998-06-16 Samsung Electronics Co., Ltd. Integrated circuit memory devices having metal straps to improve word line driver reliability
US7240314B1 (en) * 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
US20120286858A1 (en) * 2011-05-13 2012-11-15 John Philip Biggs Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells
US20130074029A1 (en) * 2011-09-19 2013-03-21 Texas Instruments Incorporated Method To Ensure Double Patterning Technology Compliance In Standard Cells
CN103890929A (zh) * 2011-10-31 2014-06-25 松下电器产业株式会社 半导体集成电路装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5673196A (en) * 1995-11-30 1997-09-30 General Electric Company Vector electricity meters and associated vector electricity metering methods
JPH10144798A (ja) * 1996-11-01 1998-05-29 Motorola Inc グリッド化ポートのための自動レイアウトワイヤ最小化
US6838713B1 (en) 1999-07-12 2005-01-04 Virage Logic Corporation Dual-height cell with variable width power rail architecture
JP2004006479A (ja) * 2002-05-31 2004-01-08 Elpida Memory Inc 半導体記憶装置
US7042030B2 (en) * 2003-11-21 2006-05-09 Texas Instruments Incorporated High density memory array
US7406367B2 (en) * 2004-08-26 2008-07-29 Shimano Inc. Input circuit for bicycle component
US7989849B2 (en) 2006-11-15 2011-08-02 Synopsys, Inc. Apparatuses and methods for efficient power rail structures for cell libraries
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8336018B2 (en) 2010-06-09 2012-12-18 Lsi Corporation Power grid optimization
US8513978B2 (en) 2011-03-30 2013-08-20 Synopsys, Inc. Power routing in standard cell designs
KR20120127252A (ko) * 2011-05-13 2012-11-21 에이알엠 리미티드 집적회로, 표준 셀들을 이용하여 집적회로의 레이아웃을 생성하는 방법, 및 그러한 표준 셀들을 제공하는 표준 셀 라이브러리
US8437166B1 (en) * 2011-11-16 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Word line driver cell layout for SRAM and other semiconductor devices
US8914765B2 (en) 2013-01-15 2014-12-16 International Business Machines Corporation Power grid generation through modification of an initial power grid based on power grid analysis
US8935641B2 (en) * 2013-03-13 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor circuit design method, memory compiler and computer program product
KR102233211B1 (ko) * 2013-10-11 2021-03-29 삼성전자주식회사 반도체 소자
KR101904875B1 (ko) * 2014-04-30 2018-10-08 엘에스산전 주식회사 내장 래치 릴레이 접점 상태 감시가 가능한 전력량계
US9887209B2 (en) 2014-05-15 2018-02-06 Qualcomm Incorporated Standard cell architecture with M1 layer unidirectional routing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5768174A (en) * 1995-12-06 1998-06-16 Samsung Electronics Co., Ltd. Integrated circuit memory devices having metal straps to improve word line driver reliability
US7240314B1 (en) * 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
US20120286858A1 (en) * 2011-05-13 2012-11-15 John Philip Biggs Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells
US20130074029A1 (en) * 2011-09-19 2013-03-21 Texas Instruments Incorporated Method To Ensure Double Patterning Technology Compliance In Standard Cells
CN103890929A (zh) * 2011-10-31 2014-06-25 松下电器产业株式会社 半导体集成电路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098176A (zh) * 2018-01-31 2019-08-06 台湾积体电路制造股份有限公司 半导体器件及其电网（pg）的布局图的生成方法
CN110828449A (zh) * 2018-08-10 2020-02-21 三星电子株式会社 包括标准单元的集成电路以及制造集成电路的方法
CN110828449B (zh) * 2018-08-10 2024-04-19 三星电子株式会社 包括标准单元的集成电路以及制造集成电路的方法

Also Published As

Publication number Publication date
KR20170136831A (ko) 2017-12-12
KR102401577B1 (ko) 2022-05-24
US20170352650A1 (en) 2017-12-07
CN107464802B (zh) 2022-11-15
US10002860B2 (en) 2018-06-19

Similar Documents

Publication Publication Date Title
CN107464802A (zh) 集成电路和标准单元库
KR102167956B1 (ko) 표준 셀을 포함한 반도체 디바이스
US8863063B2 (en) Finfet transistor circuit
US11323119B2 (en) Semiconductor device
CN105608243B (zh) 集成电路和设计集成电路的布局的方法
KR102518811B1 (ko) 멀티-하이트 스탠다드 셀을 포함하는 집적 회로 및 그 설계 방법
KR101913457B1 (ko) 선형 ＦｉｎＦＥＴ 구조들을 갖는 회로들
US11803682B2 (en) Semiconductor device including standard cell having split portions
KR20170014349A (ko) 집적 회로 및 표준 셀 라이브러리
US11709985B2 (en) Semiconductor device including standard cells with combined active region
CN112086450A (zh) 半导体器件
US11995391B2 (en) Semiconductor device and method of fabricating the same
US11387255B2 (en) Semiconductor device
KR20210106868A (ko) 비 정수 배수의 셀 높이 갖는 반도체 셀 블록
US20240021621A1 (en) Integrated circuit structure with cells having asymmetric power rail
US20220375962A1 (en) Semiconductor device and method of fabricating the same
KR20210040245A (ko) 반도체 장치 및 그 제조 방법
KR20240050920A (ko) 표준 셀을 포함하는 집적 회로 및 이를 제조하는 방법
KR20220058783A (ko) 반도체 장치
KR20240112168A (ko) 스위치 셀 영역을 포함하는 집적 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant