CN107452868B - 一种垂直型磁电阻元件及其制造工艺 - Google Patents

一种垂直型磁电阻元件及其制造工艺 Download PDF

Info

Publication number
CN107452868B
CN107452868B CN201610377892.6A CN201610377892A CN107452868B CN 107452868 B CN107452868 B CN 107452868B CN 201610377892 A CN201610377892 A CN 201610377892A CN 107452868 B CN107452868 B CN 107452868B
Authority
CN
China
Prior art keywords
layer
cofeb
memory
magnetoresistive element
seed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610377892.6A
Other languages
English (en)
Other versions
CN107452868A (zh
Inventor
郭一民
肖荣福
夏文斌
麻榆阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201610377892.6A priority Critical patent/CN107452868B/zh
Publication of CN107452868A publication Critical patent/CN107452868A/zh
Application granted granted Critical
Publication of CN107452868B publication Critical patent/CN107452868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

本发明提供了一种磁电阻元件，包括种子层、记忆层、势垒层和参考层；所述参考层的磁化方向不变且磁各向异性垂直于层表面；所述记忆层的磁化方向可变且磁各向异性垂直于层表面；所述势垒层位于所述参考层和所述记忆层之间；所述种子层与所述记忆层相邻，且在所述记忆层之前制备完成；所述种子层分多次沉积，每次沉积后通过等离子束对表面进行轰击以改善表面的晶格结构。本发明还提供了上述磁电阻元件的制备工艺。

Description

一种垂直型磁电阻元件及其制造工艺
技术领域
本发明涉及半导体存储器领域，尤其涉及一种垂直型磁电阻元件及其制造工艺。
背景技术
近年来人们利用磁性隧道结(MTJ，Magnetic Tunnel Junction)的特性做成磁性随机存储器，即为MRAM(Magnetic Random Access Memory)。MRAM是一种新型固态非易失性记忆体，它有着高速读写的特性。铁磁性MTJ通常为三明治结构，其中有记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的势垒层；参考层，位于势垒层的另一侧，它的磁化方向是不变的。当记忆层与参考层之间的磁化强度矢量方向平行或反平行时，MTJ元件的电阻态也相应分别为低阻态或高阻态。这样测量MTJ元件的电阻态即可得到存储的信息。
一般通过不同的写操作方法来对MRAM器件进行分类。传统的MRAM为磁场切换型MRAM：在两条交叉的电流线的交汇处产生磁场，可改变MTJ元件的磁性记忆层的磁化强度方向。自旋转移矩磁性随机存储器(STT-MRAM，Spin-transfer Torque Magnetic RandomAccess Memory)则采用完全不同的写操作，它利用的是电子的自旋角动量转移，即自旋极化的电子流把它的角动量转移给磁性记忆层中的磁性材料。磁性记忆层的容量越小，需要进行写操作的自旋极化电流也越小。所以这种方法可以同时满足器件微型化与低电流密度。STT-MRAM具有高速读写、大容量、低功耗的特性，有潜力在电子芯片产业，尤其是移动芯片产业中，替代传统的半导体记忆体以实现能源节约与数据的非易失性。
垂直型磁性隧道结(PMTJ，Perpendicular Magnetic Tunnel Junction)即磁矩垂直于衬底表面的磁性隧道结，在这种结构中，由于两个磁性层的磁晶各向异性比较强(不考虑形状各向异性)，使得其易磁化方向都垂直于层表面。在同样的条件下，元件尺寸可以做得比面内型MTJ元件更小，易磁化方向的磁极化误差可以做的很小，并且MTJ元件尺寸的减小使所需的切换电流也可相应减小。
典型的垂直磁电阻元件的多层膜结构如图1所示，包括依次层叠的底电极10、种子层20、记忆层30、势垒层40、参考层50以及顶部的覆盖层60。为了得到更优的垂直磁电阻值，必须制备高质量的磁电阻多层膜。底电极10上面的种子层20(如采用Ta膜)质量的好坏直接影响到MTJ多层膜的磁极化取向及垂直磁电阻值。底电极10一般由Ta/Cu、Ta/CuN或Ta/Ru构成，本文中“/”右边的材料层设置在左边的材料层之上，即先制备左边的材料层。一般来说，直接生长在Cu或Ru上的种子层很难具有一个好的bcc(即所谓的alpha-相)结构，通常情况下生长出来的膜层具有不规则的非晶态结构。
发明内容
有鉴于现有技术的不足，本发明提供了一种磁电阻元件，包括：
参考层，所述参考层的磁化方向不变且磁各向异性垂直于层表面；
记忆层，所述记忆层的磁化方向可变且磁各向异性垂直于层表面；
势垒层，所述势垒层位于所述参考层和所述记忆层之间；以及
种子层，所述种子层与所述记忆层相邻，且在所述记忆层之前制备；本文中的层与层的“相邻”是指层与层紧贴设置，其间未主动设置其它层；
所述种子层分多次沉积，每次沉积后通过等离子束对表面进行轰击以改善表面的晶格结构。
进一步地，所述种子层采用具有体心立方晶格结构(bcc结构)的材料，如Ta、Hf、Zr、W或Mo等。
优选地，所述种子层的厚度范围为1.5～10nm。
进一步地，所述等离子束采用Ne+、Ar+、Kr+、Xe+中的一种或多种的混合，所述等离子束的能量仅限于改善其轰击表面的晶格结构。
进一步地，还包括与所述种子层相邻的底电极，所述底电极采用M/Cu/M、M/CuN/M、M/Mo/M、M/CuAl/M或M/Ru/M，优选的厚度范围为3～10nm/10～50nm/3～10nm，其中M为Ta、W、TaN、WN或上述材料叠加构成的多层薄膜，例如Ta/Cu/Ta、TaN/Ta/Cu/Ta/TaN。
进一步地，所述记忆层采用CoFeB、CoFeB/Fe、CoFeB/Ta/CoFeB、CoFeB/Hf/CoFeB、CoFeB/Zr/CoFeB、CoFeB/Mo/CoFeB、CoFeB/W/CoFeB、CoFeB/Fe/CoFeB、CoFeB/CoFe、CoFe/CoFeB或CoFeB/CoFe/CoFeB等，优选的厚度范围为0.8～3nm。
进一步地，所述势垒层采用介电质绝缘材料，如选择MgO、ZnMgO、AlMgO等氧化物绝缘材料，优选的厚度范围为0.8～1.5nm。
进一步地，所述参考层采用复合超晶格多层膜，例如CoFeB/Ta/[Co/X]nCo/Ru/[Co/X]m，其中X是Pt、Pd或Ni中的一种，n、m为超晶格层数，优选n<m。
进一步地，还包括与所述参考层相邻的覆盖层，所述覆盖层采用Ta/Ru，优选的厚度范围为2～5nm/4～10nm，或Ta/Ru/Ta，优选的厚度范围为3～5nm/4～10nm/4～10nm。
本发明还提供了一种磁电阻元件的制造工艺，包括
在衬底上形成底电极；
在底电极上形成种子层，所述种子层分多次沉积，每次沉积后通过等离子束对表面进行轰击以改善表面的晶格结构；
在所述种子层上形成记忆层，所述记忆层的磁化方向可变且磁各向异性垂直于层表面；
在所述记忆层上形成势垒层，所述记忆层的磁化方向可变且磁各向异性垂直于层表面；
在所述势垒层上形成参考层，所述参考层的磁化方向不变且磁各向异性垂直于层表面；
在所述参考层上形成覆盖层。
进一步地，在所述参考层完成后进行退火，优选温度范围在300-420℃之间。
进一步地，所述种子层采用具有体心立方晶格结构(bcc结构)的材料，如Ta、Hf、Zr、W或Mo等。
优选地，所述种子层的厚度范围为1.5～10nm。
进一步地，所述等离子束采用Ne+、Ar+、Kr+、Xe+中的一种或多种的混合。
进一步地，所述等离子束的能量仅限于改善其轰击表面的晶格结构。
进一步地，所述底电极采用M/Cu/M、M/CuN/M、M/Mo/M、M/CuAl/M或M/Ru/M，优选的厚度范围为3～10nm/10～50nm/3～10nm，其中M为Ta、W、TaN、WN或上述材料叠加构成的多层薄膜，例如Ta/Cu/Ta、TaN/Ta/Cu/Ta/TaN。
进一步地，所述记忆层采用CoFeB、CoFeB/Fe、CoFeB/Ta/CoFeB、CoFeB/Hf/CoFeB、CoFeB/Zr/CoFeB、CoFeB/Mo/CoFeB、CoFeB/W/CoFeB、CoFeB/Fe/CoFeB、CoFeB/CoFe、CoFe/CoFeB或CoFeB/CoFe/CoFeB等，优选的厚度范围为0.8～3nm。
进一步地，所述势垒层采用介电质绝缘材料，如选择MgO、ZnMgO、AlMgO等氧化物绝缘材料，优选的厚度范围为0.8～1.5nm。
进一步地，所述参考层采用复合超晶格多层膜，例如CoFeB/Ta/[Co/X]nCo/Ru/[Co/X]m，其中X是Pt、Pd或Ni中的一种，n、m为超晶格层数，优选n<m。
进一步地，所述覆盖层采用Ta/Ru，优选的厚度范围为2～5nm/4～10nm，或Ta/Ru/Ta，优选的厚度范围为3～5nm/4～10nm/4～10nm。
进一步地，在所述覆盖层形成后进行退火，优选温度范围300-420℃。
本发明通过使用等离子束在生长种子层的过程中轰击种子层表面以便形成更好的具有体心立方晶格结构(bcc结构)的种子层，从而帮助记忆层形成具有更好的bcc晶格结构的垂直型磁隧道节，取得最大的垂直磁化。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是典型的垂直磁电阻元件的多层膜结构示意图；
图2是本发明的一种磁磁电阻元件的结构示意图；
图3是图2的磁电阻元件的制造工艺流程图；
图4示出了图2中种子层的第一次沉积；
图5示出了图2中种子层的第一次沉积后的等离子束轰击；
图6示出了图2中种子层的第二次沉积；
图7示出了图2中种子层的第二次沉积后的等离子束轰击；
图8示出了图2中的种子层，其分四次沉积完成。
具体实施方式
在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
图2是本发明的一种磁电阻元件的结构示意图，其中示出了依次层叠的底电极1、种子层2、记忆层3、势垒层4、参考层5和覆盖层6。记忆层3的磁化方向可变且磁各向异性垂直于层表面，参考层5的磁化方向不变且磁各向异性垂直于层表面。
底电极1采用M/Cu/M、M/CuN/M、M/Mo/M、M/CuAl/M或M/Ru/M，优选的厚度范围为3～10nm/10～50nm/3～10nm，其中M为Ta、W、TaN、WN或上述材料叠加构成的多层薄膜，例如Ta/Cu/Ta、TaN/Ta/Cu/Ta/TaN。
种子层2采用具有体心立方晶格结构(bcc结构)的材料，如Ta、Hf、Zr、W或Mo等，优选的厚度范围为1.5～10nm。种子层2分多次沉积形成，每次沉积后通过等离子束对表面进行轰击以改善表面的晶格结构，本实施例中种子层2分四次沉积形成。
记忆层3采用CoFeB、CoFeB/Fe、CoFeB/Ta/CoFeB、CoFeB/Hf/CoFeB、CoFeB/Zr/CoFeB、CoFeB/Mo/CoFeB、CoFeB/W/CoFeB、CoFeB/Fe/CoFeB、CoFeB/CoFe、CoFe/CoFeB或CoFeB/CoFe/CoFeB等，优选的厚度范围为0.8～3nm。
势垒层4采用介电质绝缘材料，如选择MgO、ZnMgO、AlMgO等氧化物绝缘材料，优选的厚度范围为0.8～1.5nm。
参考层5采用复合超晶格多层膜，例如CoFeB/Ta/[Co/X]nCo/Ru/[Co/X]m，其中X是Pt、Pd或Ni中的一种，n、m为超晶格层数，优选n<m。参考层5具有固定的垂直磁化方向，上下两层超晶格[Co/X]n和[Co/X]m通过Ru形成相互反平行的垂直磁耦合，Ru的厚度可以选在0.4～0.5nm(第一耦合峰)或0.8～0.9nm(第二耦合峰)。
覆盖层6采用Ta/Ru，优选的厚度范围为2～5nm/4～10nm，或Ta/Ru/Ta，优选的厚度范围为3～5nm/4～10nm/4～10nm。
如图3所示，本实施例的磁电阻元件的制备工艺流程包括：
首先，在衬底(图中未示出)上依次溅射Ta、Cu和Ta形成底电极1，也可以采用M/Cu/M、M/CuN/M、M/Mo/M、M/CuAl/M或M/Ru/M，厚度选择范围是3～10nm/10～50nm/3～10nm，其中M为Ta、W、TaN、WN或上述材料叠加构成的多层薄膜，例如Ta/Cu/Ta、TaN/Ta/Cu/Ta/TaN。
接着形成种子层2，选择具有bcc结构的材料，如Ta、Hf、Zr、W或Mo，厚度选择1.5～10nm，分4次沉积。图4-图8示出了图2中种子层2的形成过程。如图4所示，先在底电极1(未示出)上生长一层薄的种子层201，如图5所示，然后用等离子束(以图5中箭头指示)对种子层201表面进行轰击，等离子束可以选用Ne+、Ar+、Kr+、Xe+中的一种或多种的混合，等离子束的能量要选择的比较低，使其仅能对种子层201的晶格结构进行改善，而不会刻蚀掉种子层201的材料。重复上述沉积薄膜和等离子束轰击的步骤，即如图6和图7所示，生长了第二层薄的种子层202，并通过等离子束(以图7中箭头指示)轰击改善其晶格结构，直至形成图8所示的由种子层201、202、203和204组成的种子层2，总厚度范围是1.5～10nm。
接下来是在具有bcc结构的种子层2上生长记忆层3，可选材料包括CoFeB、CoFeB/Fe、CoFeB/Ta/CoFeB、CoFeB/Hf/CoFeB、CoFeB/Zr/CoFeB、CoFeB/Mo/CoFeB、CoFeB/W/CoFeB、CoFeB/Fe/CoFeB、CoFeB/CoFe、CoFe/CoFeB或CoFeB/CoFe/CoFeB等，厚度选择范围是0.8～3nm，记忆层3应具有可变的垂直磁化方向。
然后生长势垒层4，选择MgO、ZnMgO、AlMgO等氧化物绝缘材料，厚度选择范围是0.8～1.5nm。势垒层4可以采用金属氧化物靶，通过溅射形成；或直接用金属Mg或ZnMg为靶材通过逐步溅射一层很薄(<0.5nm)的金属Mg或ZnMg膜，然后自然氧化或等离子氧化，再重复数次而形成。
紧接着生长参考层5，采用超晶格多层膜，如CoFeB/Ta/[Co/X]nCo/Ru/[Co/X]m，其中X是Pt、Pd或Ni中的一种，n、m为超晶格层数，优选n<m。参考层5具有固定的垂直磁化方向，上下两层超晶格[Co/X]n和[Co/X]m通过Ru形成相互反平行的垂直磁耦合，Ru的厚度可以选在0.4～0.5nm(第一耦合峰)或0.8～0.9nm(第二耦合峰)。
然后在参考层5上盖上覆盖层6，其材料结构为Ta/Ru，厚度选择范围是2～5nm/4～10nm，或Ta/Ru/Ta，厚度选择范围是3～5nm/4～10nm/4～10nm。
最后将已经形成的磁电阻元件多层膜进行高温退火，温度范围在300-420℃之间，将记忆层3中的非晶态的CoFeB通过结构功能层及种子层2的帮助形成bcc单晶结构。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种磁电阻元件，包括
参考层，所述参考层的磁化方向不变且磁各向异性垂直于层表面；
记忆层，所述记忆层的磁化方向可变且磁各向异性垂直于层表面；
势垒层，所述势垒层位于所述参考层和所述记忆层之间；以及
种子层，所述种子层与所述记忆层相邻，且在所述记忆层之前制备；
其特征在于，所述种子层分多次沉积，每次沉积后通过等离子束对表面进行轰击以改善表面的晶格结构。
2.如权利要求1所述的磁电阻元件，其特征在于，所述种子层采用具有体心立方晶格结构的材料。
3.如权利要求1所述的磁电阻元件，其特征在于，所述等离子束采用Ne+、Ar+、Kr+、Xe+中的一种或多种的混合，所述等离子束的能量仅限于改善其轰击表面的晶格结构。
4.如权利要求1所述的磁电阻元件，其特征在于，还包括与所述种子层相邻的底电极，所述底电极采用M/Cu/M、M/CuN/M、M/Mo/M、M/CuAl/M或M/Ru/M，其中M为Ta、W、TaN、WN或上述材料叠加构成的多层薄膜。
5.如权利要求1所述的磁电阻元件，其特征在于，所述记忆层采用CoFeB、CoFeB/Fe、CoFeB/Ta/CoFeB、CoFeB/Hf/CoFeB、CoFeB/Zr/CoFeB、CoFeB/Mo/CoFeB、CoFeB/W/CoFeB、CoFeB/Fe/CoFeB、CoFeB/CoFe、CoFe/CoFeB或CoFeB/CoFe/CoFeB。
6.如权利要求1所述的磁电阻元件，其特征在于，所述势垒层采用介电质绝缘材料。
7.如权利要求1所述的磁电阻元件，其特征在于，所述参考层采用复合超晶格多层膜。
8.如权利要求1所述的磁电阻元件，其特征在于，还包括与所述参考层相邻的覆盖层，所述覆盖层采用Ta/Ru或Ta/Ru/Ta。
9.一种磁电阻元件的制造工艺，其特征在于，包括
在衬底上形成底电极；
在底电极上形成种子层，所述种子层分多次沉积，每次沉积后通过等离子束对表面进行轰击以改善表面的晶格结构；
在所述种子层上形成记忆层，所述记忆层的磁化方向可变且磁各向异性垂直于层表面；
在所述记忆层上形成势垒层，所述记忆层的磁化方向可变且磁各向异性垂直于层表面；
在所述势垒层上形成参考层，所述参考层的磁化方向不变且磁各向异性垂直于层表面；
在所述参考层上形成覆盖层。
10.如权利要求9所述的制造工艺，其特征在于，在所述覆盖层形成后进行退火。
CN201610377892.6A 2016-05-31 2016-05-31 一种垂直型磁电阻元件及其制造工艺 Active CN107452868B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610377892.6A CN107452868B (zh) 2016-05-31 2016-05-31 一种垂直型磁电阻元件及其制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610377892.6A CN107452868B (zh) 2016-05-31 2016-05-31 一种垂直型磁电阻元件及其制造工艺

Publications (2)

Publication Number Publication Date
CN107452868A CN107452868A (zh) 2017-12-08
CN107452868B true CN107452868B (zh) 2020-04-07

Family

ID=60486044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610377892.6A Active CN107452868B (zh) 2016-05-31 2016-05-31 一种垂直型磁电阻元件及其制造工艺

Country Status (1)

Country Link
CN (1) CN107452868B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447966A (zh) * 2000-12-28 2003-10-08 日立麦克赛尔株式会社 磁记录介质及其制造方法以及磁存储设备
US8786793B2 (en) * 2007-07-27 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9029965B2 (en) * 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
US10522589B2 (en) * 2012-12-24 2019-12-31 Shanghai Ciyu Information Technologies Co., Ltd. Method of making a magnetoresistive element
US20140306303A1 (en) * 2013-04-16 2014-10-16 Headway Technologies, Inc. Seed Layer for Perpendicular Magnetic Anisotropy (PMA) Thin Film
CN104561940A (zh) * 2014-12-24 2015-04-29 苏州矩阵光电有限公司 等离子体辅助的金属有机物化学气相沉积设备及方法

Also Published As

Publication number Publication date
CN107452868A (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
US11672182B2 (en) Seed layer for multilayer magnetic materials
CN108232003B (zh) 一种垂直型磁电阻元件及其制造方法
CN109755382B (zh) 一种垂直磁电阻元件的顶覆盖层及其制作方法
US9082960B2 (en) Fully compensated synthetic antiferromagnet for spintronics applications
US7054119B2 (en) Coupled ferromagnetic systems having modified interfaces
CN107452871B (zh) 磁存储器件及其制造方法
US8981505B2 (en) Mg discontinuous insertion layer for improving MTJ shunt
EP1633007B1 (en) Magnetoresistance effect device and method of production of the same
US8492169B2 (en) Magnetic tunnel junction for MRAM applications
US7682841B2 (en) Method of forming integrated circuit having a magnetic tunnel junction device
US8786036B2 (en) Magnetic tunnel junction for MRAM applications
US9159908B2 (en) Composite free layer within magnetic tunnel junction for MRAM applications
US20170092848A1 (en) Magnetic memory device and method for manufacturing the same
CN111640858A (zh) 磁隧道结参考层、磁隧道结以及磁随机存储器
CN107452869A (zh) 一种垂直型磁电阻元件及其制造工艺
EP3826014B1 (en) Magnetic junction comprising an oxide interlayer containing glass-forming agent
CN107452868B (zh) 一种垂直型磁电阻元件及其制造工艺
US20160079516A1 (en) Thermally-assisted mram cells with improved reliability at writing
KR20170104354A (ko) 마그네틱 장치에서 이용가능하고 기판 상에 위치하는 마그네틱 접합 및 그의 제조 방법
CN116056549A (zh) 磁性存储单元及其制备方法、磁性存储阵列、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant