CN107425851B - 频率补偿器、电子设备和频率补偿方法 - Google Patents

频率补偿器、电子设备和频率补偿方法 Download PDF

Info

Publication number
CN107425851B
CN107425851B CN201710675943.8A CN201710675943A CN107425851B CN 107425851 B CN107425851 B CN 107425851B CN 201710675943 A CN201710675943 A CN 201710675943A CN 107425851 B CN107425851 B CN 107425851B
Authority
CN
China
Prior art keywords
frequency
output
control word
initial
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710675943.8A
Other languages
English (en)
Other versions
CN107425851A (zh
Inventor
修黎明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710675943.8A priority Critical patent/CN107425851B/zh
Publication of CN107425851A publication Critical patent/CN107425851A/zh
Priority to US15/952,531 priority patent/US10483990B2/en
Application granted granted Critical
Publication of CN107425851B publication Critical patent/CN107425851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种频率补偿器、电子设备和频率补偿方法。该频率补偿器包括：控制电路和频率补偿电路。控制电路被配置为根据初始频率和目标频率，生成频率控制字。频率补偿电路被配置为接收具有初始频率的输入信号；以及根据频率控制字和具有所述初始频率的输入信号，生成并输出具有补偿频率的输出信号。该频率补偿器可以在不改变频率源的物理结构的基础上实现频率补偿，校正频率误差，提高频率源的频率稳定性。

Description

频率补偿器、电子设备和频率补偿方法
技术领域
本公开的实施例涉及一种频率补偿器、电子设备和频率补偿方法。
背景技术
频率源是电子***的基本信号来源，其主要包括固定点频频率源和合成频率源。频率源可以应用在军事、计量、工业、消费、通信网络、汽车、电网、雷达、通讯、测控和导航等电子***中。
随着电子技术的发展，电子***对频率源生成的频率的稳定度的要求越来越高，频率源的频率稳定度将直接影响电子***的性能。例如，蜂窝电话***(CellularTelephone System)需要采用微秒级的时间精度以同步实现无缝切换；网络时间协议(Network Time Protocol，NTP)需要采用毫秒级的时间精度以实现应用层精确时间控制；基于IP(Internet Protocol，网络协议)的应用程序，例如音频和视频，需要提供良好的定时信息的固定频率。对于一种典型的频率源，例如晶振，其频率偏差在几十甚至几百个ppm(parts per million)范围内。频率源的频率偏差会导致电子***的性能下降。
发明内容
本公开至少一实施例提供一种频率补偿器，其包括：控制电路和频率补偿电路。控制电路被配置为根据初始频率和目标频率，生成频率控制字。频率补偿电路被配置为接收具有所述初始频率的输入信号，以及根据所述频率控制字和具有所述初始频率的所述输入信号，生成并输出具有补偿频率的输出信号。
例如，在本公开至少一个实施例提供的频率补偿器中，所述控制电路包括：输入子电路，被配置为获取所述初始频率、所述目标频率以及倍频参数；计算子电路，被配置为根据所述初始频率、所述目标频率和所述倍频参数生成所述频率控制字；以及输出子电路，被配置为将所述频率控制字输出至所述频率补偿电路。
例如，在本公开至少一个实施例提供的频率补偿器中，所述频率控制字为：
F＝(K·N·C·fc)/fT，
其中，F表示所述频率控制字，N表示所述倍频参数，fc表示所述初始频率，fT表示所述目标频率，K表示大于1的正整数，以及C为常数。
例如，在本公开至少一个实施例提供的频率补偿器中，C＝1/K，所述频率控制字为F＝(N·fc)/fT。
例如，在本公开至少一个实施例提供的频率补偿器中，所述频率补偿电路包括：基准时间单位生成子电路，被配置为接收具有所述初始频率的输入信号，并根据所述初始频率生成并输出基准时间单位；频率调节子电路，被配置为根据所述频率控制字和所述基准时间单位生成并输出具有中间频率的中间信号；以及倍频子电路，被配置为根据所述中间信号，生成并输出具有所述补偿频率的输出信号。
例如，在本公开至少一个实施例提供的频率补偿器中，所述倍频子电路包括第一锁相环，所述第一锁相环被配置为对具有所述中间频率的中间信号以倍频参数进行倍频以得到具有所述补偿频率的输出信号。
例如，在本公开至少一个实施例提供的频率补偿器中，所述基准时间单位生成子电路包括：压控振荡器，被配置为以预定振荡频率振荡；第二锁相环，被配置为将所述压控振荡器的输出频率锁定为基准输出频率；K个输出端，被配置为输出K个相位均匀间隔的输出信号，K为大于1的正整数，所述基准输出频率表示为fΔ，所述基准时间单位是所述K个输出端输出的任意两个相邻的输出信号之间的时间跨度，所述基准时间单位表示为△，并且△＝1/(K·fΔ)。
例如，在本公开至少一个实施例提供的频率补偿器中，所述中间频率为:
fs＝(K/F)·fΔ，
其中，fs表示所述中间频率，F为所述频率控制字。
例如，在本公开至少一个实施例提供的频率补偿器中，所述补偿频率为fo＝(K·N·C/F)fc，fc表示所述初始频率，N为所述倍频参数，F为所述频率控制字，C表示常数。
例如，在本公开至少一个实施例提供的频率补偿器中，所述频率调节子电路为时间平均频率直接周期合成器。
本公开至少一实施例还提供一种电子设备，其包括：频率源和根据本公开任一实施例所述的频率补偿器。频率源被配置为提供具有初始频率的输入信号。
本公开至少一实施例还提供一种频率补偿方法，其应用于根据本公开任一实施例所述的频率补偿器中，所述方法包括：根据初始频率和目标频率，生成频率控制字；根据所述频率控制字和具有所述初始频率的所述输入信号，生成并输出具有补偿频率的输出信号。
例如，在本公开至少一个实施例提供的频率补偿方法中，根据所述初始频率和所述目标频率，生成所述频率控制字，包括：获取所述初始频率；获取所述目标频率以及倍频参数；根据所述初始频率、所述目标频率和所述倍频参数生成所述频率控制字。
例如，在本公开至少一个实施例提供的频率补偿方法中，根据所述频率控制字和具有所述初始频率的输入信号，生成并输出具有所述补偿频率的输出信号，包括：接收具有所述初始频率的输入信号；根据所述初始频率生成并输出基准时间单位；根据所述频率控制字和所述基准时间单位生成并输出具有中间频率的中间信号；根据所述中间信号，生成并输出具有所述补偿频率的输出信号。
例如，在本公开至少一个实施例提供的频率补偿方法中，根据所述中间信号，生成并输出具有所述补偿频率的输出信号，包括：对具有所述中间频率的中间信号以倍频参数进行倍频以得到具有所述补偿频率的输出信号。
本公开至少一实施例提供一种频率补偿器、电子设备和频率补偿方法，可以在不改变频率源的物理结构的基础上实现频率补偿，校正频率误差，提高频率源的频率稳定性，延长电子设备在工作中的使用寿命。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为影响频率源的频率稳定性的各种因素的示意图；
图2为本公开一实施例提供的一种频率补偿器的示意性框图；
图3为本公开一实施例提供的一种频率补偿器的另一示意性框图；
图4为本公开一实施例提供的一种频率补偿曲线图；
图5为本公开一实施例提供一种基准时间单位生成子电路的示意性框图；
图6为本公开一实施例提供一种基准时间单位生成子电路的示意性结构图；
图7为本公开一实施例提供的一种频率调节子电路的示意性框图；
图8为本公开一实施例提供的一种频率调节子电路的工作原理示意图；
图9A为本公开一实施例提供的一种频率调节子电路的结构性示意图；
图9B为本公开一实施例提供的另一种频率调节子电路的结构性示意图；
图10为本公开一实施例提供的一种电子设备的示意性框图；以及
图11为本公开一实施例提供的一种频率补偿方法的示意性流程图。
具体实施方式
为了使得本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。为了保持本公开实施例的以下说明清楚且简明，本公开省略了已知功能和已知部件的详细说明。
时钟信号是重要的控制信号。时钟信号可以通过频率源直接产生，也可以通过锁相环(PLL)间接产生。一个典型的时钟***可以包括频率源和计数电路(用于计数、设置和同步)。当两个或多个振荡器具有相同的频率时，则这些时钟振荡器同步谐振；当这些时钟振荡器的时间保持一致，则这些时钟振荡器时间同步(同时性)。由于振荡器具有随机误差和***误差，任何时钟信号都不能与时间达到完全同步。相对于低端频率源，温补晶体振荡器(Temperature Compensated Crystal Oscillator，TCXO)和恒温晶体振荡器(OvenControlled Crystal Oscillator，OCXO)等频率源具有更好的频率稳定性，因而其可以被应用在高性能***中，但TCXO和OCXO成本较高。
图1示出了影响频率源的频率稳定性的各种因素的示意图。
例如，如图1所示，影响频率源的频率稳定性的主要因素包括温度阶跃、老化、振动、制造误差、冲击、振荡器开/关转换以及噪声等。这些因素最终导致频率源产生的实际频率与指定频率(即目标频率)不相同，即产生频率误差。制造误差、温度阶跃和老化等引起的频率误差能够进行补偿。当频率源被制造或安装到电子***中后，则频率源的结构无法改变。因此，在频率源工作时，需要通过频率补偿方法对频率源的频率误差进行补偿，以满足用户的实际需求，且频率补偿方法应当在不改变频率源的结构的基础上完成频率补偿。
时间平均频率直接周期合成(Time-Average-Frequency Direct PeriodSynthesis，TAF-DPS)技术是一种新兴的频率合成技术，其可以生成任何频率的脉冲信号。也就是说，TAF-DPS合成器能够实现小频率粒度的精细频率调整。此外，因为每个单个脉冲是直接构建的，所以TAF-DPS合成器的输出频率可以瞬间改变，也即具有频率切换的迅速性。实验证明，TAF-DPS合成器的频率粒度可以达到几个ppb(parts per billion)。能够生成任何频率和能够迅速进行频率切换是TAF-DPS合成器相比于常规频率源的主要优点。TAF-DPS合成器可以作为本公开实施例中的频率调节子电路的一种具体实现方式。
需要说明的是，在本公开中，ppm和ppb均可以用于表示频率偏差，ppm和ppb表示在一个特定中心频率下，允许的频率偏差的值。例如，X ppm表示最大频率误差是中心频率的百万分之X；同理，X ppb表示最大频率误差是中心频率的十亿分之X。频率以赫兹(Hz)为单位，ppm和赫兹之间的换算关系式如下：
Δf＝(f·ppm)/106
ppb和赫兹之间的换算关系式如下:
Δf＝(f·ppm)/109
其中，f表示中心频率，Δf表示允许的最大频率误差。
本公开至少一实施例提供一种频率补偿器、电子设备和频率补偿方法。该频率补偿器包括：控制电路和频率补偿电路。控制电路被配置为根据初始频率和目标频率，生成频率控制字。频率补偿电路被配置为接收具有初始频率的输入信号；以及根据频率控制字和具有所述初始频率的输入信号，生成并输出具有补偿频率的输出信号。
本公开实施例提供的频率补偿器可以在不改变频率源的物理结构的基础上实现频率补偿，校正频率误差，提高频率源的频率稳定性，从而延长电子设备在工作中的使用寿命，降低电子设备的成本。
本公开实施例提供的频率补偿器、电子设备和频率补偿方法的优点包括，但不限于：
(1)低成本和实现的灵活性。基于TAF-DPS的频率补偿器可以完全使用数字化设计，通过HDL编码烧制到可编程的逻辑器件中(例如，FPGA)，频率补偿器的参数也可以方便地随时重新设置。因此，无需使用特制的专用电路，使用一般的FPGA或其他可编程器件即可实现频率补偿器的功能。当然，也可以采用ASIC来实现频率补偿器的功能。
(2)高精度。TAF-DPS输出的脉冲信号的频率/周期可以精确地被控制，其频率分辨率可以到达十亿分率，从而可以精确补偿频率源的频率误差。
下面结合附图对本公开的实施例进行详细说明，但是本公开并不限于这些具体的实施例。
图2示出了本公开一实施例提供的一种频率补偿器的示意性框图；图3示出了本公开一实施例提供的一种频率补偿器的另一示意性框图；图4示出了本公开一实施例提供的一种频率补偿曲线图。
例如，如图2所示，本公开实施例提供的频率补偿器10可以包括控制电路11和频率补偿电路12。控制电路11被配置为根据初始频率和目标频率生成频率控制字。频率补偿电路12被配置为接收具有初始频率的输入信号，并根据频率控制字和具有初始频率的输入信号，生成并输出具有补偿频率的输出信号。
例如，频率补偿电路12接收的具有初始频率的输入信号可以由频率源生成。初始频率可以表示频率源实际生成并输出的信号的频率。目标频率表示用户期望的频率源生成并输出的信号的频率(即，理想状态下频率源生成并输出的信号的频率)。
例如，如图4所示，由于制造误差、温度阶跃和频率源老化等原因，初始频率与目标频率可能不相等。例如，在未进行频率补偿前，由于温度阶跃的影响，初始频率和目标频率之间的频率误差可以达到±10ppm。由于电子设备老化的影响，初始频率和目标频率之间的频率误差随时间递增且逐渐累加。同时，由于制造误差的影响，初始频率和目标频率之间具有一个固定不变的制造误差。利用本公开实施例提供的频率稳定器进行频率补偿后，由于温度导致的频率误差可以被控制在±2.5ppm。由于老化导致的频率误差可被控制在一个固定的校正区间内，而不随时间累加。由此，本公开实施例提供的频率补偿器可以在不改变频率源的物理结构的基础上实现频率补偿，校正频率误差，提高频率源的频率稳定性，延长电子设备在工作中的使用寿命，降低电子设备的成本。
例如，频率控制字可以根据初始频率和目标频率而变化。例如，对于相同的初始频率，若目标频率产生变化，则频率控制字产生相应的变化。同理，对于相同的目标频率，若初始频率产生变化，则频率控制字产生相应的变化。
例如，输入信号和输出信号均可以为脉冲信号。
例如，频率控制字用于控制输出信号的频率。在本公开中，在不引起歧义的情况下，为了描述的方便，输出信号的频率被称为补偿频率，这是因为相对于输入信号的初始频率，输出信号的频率已经得到了频率稳定器的补偿，从而更加接近目标频率甚至等于目标频率。频率补偿电路12可以使用该频率控制字来生成输出信号，且使得生成的输出信号的频率更加接近目标频率。通过改变该频率控制字，则可以改变生成的输出信号的补偿频率。例如，对于相同的初始频率，频率控制字产生变化，则补偿频率也产生相应的变化。从而具有相同初始频率的输入信号可以转换为具有不同补偿频率的输出信号，以满足不同电子设备的需求。
例如，如图3所示，控制电路11可以包括输入子电路110、计算子电路111和输出子电路112。输入子电路110被配置为获取初始频率、目标频率以及倍频参数。计算子电路111被配置为根据初始频率、目标频率和倍频参数生成频率控制字。输出子电路112被配置为将频率控制字输出至频率补偿电路12。
例如，输入子电路110可以包括频率检测器。频率检测器用于检测输入到输入子电路110中的输入信号的初始频率，并将检测到的初始频率输出至计算子电路111。例如，频率检测器可以为示波器、传感器等。
例如，计算子电路111被配置为接收通过输入子电路110传输的初始频率、目标频率和倍频参数，并根据初始频率、目标频率和倍频参数计算频率控制字。例如，计算子电路111可以根据下面的公式(1)计算得到频率控制字：
F＝(K·N·C·fc)/fT 公式(1)
其中，F表示频率控制字，N表示倍频参数，fc表示初始频率，fT表示目标频率，K表示大于1的正整数，以及C为常数。关于K的描述，可以参考下面的图6。
例如，输出子电路112可以在时钟信号的控制下，将计算子电路111计算的频率控制字F输出至频率补偿电路12。
例如，计算子电路111和输出子电路112可以利用硬件电路实现。计算子电路111例如可以采用晶体管、电阻、电容和放大器等元件构成。输出子电路112例如可以采用触发器等元件构成。当然，计算子电路111和输出子电路112的功能也可以通过软件实现。例如，可以通过处理器执行存储器中存储的指令和数据以实现计算子电路111和输出子电路112的功能。
例如，控制电路11可以利用硬件电路实现。当然，控制电路11的功能也可以通过软件实现。例如，控制电路11可以包括处理器和存储器。处理器可以执行存储器中存储的指令和数据以实现根据初始频率和目标频率生成频率控制字的功能。
例如，如图3所示，频率补偿电路12可以包括基准时间单位生成子电路120、频率调节子电路121和倍频子电路122。基准时间单位生成子电路120被配置为接收具有初始频率的输入信号，并根据初始频率生成并输出基准时间单位。频率调节子电路121被配置为根据频率控制字和基准时间单位生成并输出具有中间频率的中间信号。倍频子电路122被配置为根据中间信号，生成并输出具有补偿频率的输出信号。
例如，倍频子电路122可以包括第一锁相环。第一锁相环被配置为对具有中间频率的中间信号以倍频参数进行倍频，从而得到具有补偿频率的输出信号。
例如，第一锁相环可以包括相位检测器(PD)、环路滤波器(LF)、压控振荡器(VCO)和分频器。倍频参数可以预先设定，且由分频器的分频系数决定。例如，在本公开实施例中，首先，具有中间频率的中间信号可以被输入到相位检测器，然后进入环路滤波器，接着进入压控振荡器，最后通过分频器进行分频后反馈到相位检测器。由此，第一锁相环可以生成具有补偿频率的输出信号。通过调节分频器(例如，程序分频器)的分频系数，即可得到期望的补偿频率。例如，第一锁相环的倍频参数为公式(1)中的倍频参数(N)，则分频器的分频系数为1/N。
例如，补偿频率可以根据下面的公式(2)计算：
fo＝N·fs 公式(2)
其中，fo表示补偿频率，fs表示中间频率。
例如，第一锁相环可以包括模拟锁相环(phase locked loop，PLL)或数字锁相环(delay locked loop，DLL)。
图5示出了本公开一实施例提供一种基准时间单位生成子电路的示意性框图；图6示出了本公开一实施例提供一种基准时间单位生成子电路的示意性结构图。
例如，基准时间单位生成子电路120被配置为根据初始频率生成并输出K个相位均匀间隔的基准输出信号以及基准时间单位。如图5所示，基准时间单位生成子电路120可以包括压控振荡器(VCO)1201、第二锁相环1202和K个输出端1203。压控振荡器1201被配置为以预定振荡频率振荡。第二锁相环1202被配置为将压控振荡器1201的输出频率锁定为基准输出频率。K个输出端1203被配置为输出K个相位均匀间隔的基准输出信号，其中，K为大于1的正整数。
例如，公式(1)中的K可以表示基准时间单位生成子电路120生成的相位均匀间隔的信号的个数。即，公式(1)中的K为K个输出端1203输出的相位均匀间隔的输出信号的个数。例如，K＝16、32或其他数值。
例如，如图6所示，基准时间单位520可以表示为△。基准时间单位520是K个输出端1203输出的任意两个相邻的基准输出信号之间的时间跨度(time span)。基准时间单位520通常由多级压控振荡器1201生成。压控振荡器1201输出的频率可以通过第二锁相环1202锁定到已知的基准输出频率。基准输出频率可以表示为fΔ。例如，基准时间单位520可以使用以下公式(3)计算：
Δ＝TΔ/K＝1/(K·fΔ) 公式(3)
其中，TΔ表示多级压控振荡器1201的周期。
例如，基准输出频率与初始频率相关，且基准输出频率可以由下面的公式(4)表示：
fΔ＝C·fc。 公式(4)
其中，C为常数。
例如，第二锁相环也可以包括模拟锁相环(phase locked loop,PLL)或数字锁相环(delay locked loop,DLL)。例如，当第二锁相环为DLL时，基准输出频率表示为fΔ＝fc。而当第二锁相环为PLL，且PLL中的分频器的分频系数为1/K时，C＝1/K，基准输出频率表示为fΔ＝fc/K。根据公式(3)，基准时间单位520为Δ＝1/(K·fΔ)＝1/fc＝Tc，其中，Tc为具有初始频率的输入信号的周期。
例如，当C＝1/K时，则公式(1)所示的频率控制字可以简化为如下公式(5)：
F＝(N·fc)/fT 公式(5)
由公式(5)可知，频率控制字仅与初始频率(fc)、目标频率(fT)和倍频参数(N)相关。
值得注意的是，图6左侧的电路结构仅是基准时间单位生成子电路120的一种示例性的实现方式。基准时间单位生成子电路120的具体结构并不限于此，其还可以由其他电路结构构建而成，本公开在此不作限制。
图7示出了本公开一实施例提供的一种频率调节子电路的示意性框图；图8示出了本公开一实施例提供的一种频率调节子电路的工作原理示意图。
例如，如图7所示，频率调节子电路121包括第一输入单元1211、第二输入单元1212和输出单元1213。第一输入单元1211被配置为接收来自基准时间单位生成子电路120的K个相位均匀间隔的基准输出信号和基准时间单位520。第二输入单元1212被配置为接收来自控制电路11的频率控制字。输出单元1213被配置为生成并输出与频率控制字(F)和基准时间单位520相匹配的具有中间频率的中间信号。
例如，中间信号可以为脉冲信号。
例如，频率调节子电路121可以为时间平均频率直接周期合成器(TAF-DPS合成器)。TAF-DPS合成器可以使用可编程逻辑器件(例如，ASIC或FPGA)来实现。或者，TAF-DPS合成器可以使用传统的模拟电路器件来实现。本公开在此不作限定。
下面，将参考图8描述基于TAF-DPS合成器的频率调节子电路的工作原理。
例如，如图8所示，基于TAF-DPS合成器510的频率调节子电路121具有两个输入：基准时间单位△520和频率控制字(F)530，其中，F＝I+r，且I是大于1的整数，r是分数。
例如，TAF-DPS合成器510具有一个输出CLK 550。该CLK 550是合成的时间平均频率时钟信号。在本公开的实施例中，CLK 550即为具有中间频率的中间信号。从基准时间单位520开始，TAF-DPS合成器510可以产生两种类型的周期，即第一周期TA＝I·Δ和第二周期TB＝(I+1)·Δ。输出CLK550是时钟脉冲串540，且该时钟脉冲串540由第一周期TA 541和第二周期TB 542以交织的方式构成。分数r用于控制第二周期TB的出现概率，因此，r也可以确定第一周期TA的出现概率。
例如，如图8所示，输出CLK 550的周期Ts可以用下面的公式(6)表示：
Ts＝(1-r)·TA+r·TB
＝TA+r·(TB-TA)＝TA+r·△＝I·△+r·△＝(I+r)·△ 公式(6)
因此，当频率控制字为F＝I+r时，可以得到：
Ts＝F·△ 公式(7)
由上面的公式(7)可知，TAF-DPS合成器510输出的中间信号的周期Ts与频率控制字(F)成线性比例。当频率控制字(F)发生变化时，TAF-DPS合成器510输出的中间信号的周期Ts也将以相同的形式发生变化。
此外，因为周期T与频率f成反比，所以当满足预定条件下，例如，当频率控制字(F)的变化量非常小时(小于预定阈值时)，输出的中间信号的中间频率也可以近似地以线性方式跟随频率控制字(F)的波形变化。
因此，控制电路11可以根据初始频率和目标频率生成与目标频率相对应的频率控制字，然后通过TAF-DPS合成器510生成具有中间频率的中间信号。该中间频率与频率控制字相对应，也即，中间频率与目标频率相对应。
例如，结合公式(3)和公式(7)，中间频率可以由以下公式(8)表示：
fs＝(K/F)·fΔ 公式(8)
其中，fs表示中间频率。
例如，结合公式(2)、公式(4)和公式(8)，输出的补偿频率可以由下面的公式(9)表示：
fo＝(K·N·C/F)fc 公式(9)
例如，当第二锁相环为PLL，且PLL中的分频器的分频系数为1/K时，C＝1/K，则公式(9)可以简化为如下公式(10)表示：
fo＝(N/F)fc 公式(10)
例如，假设目标频率为100MHz，倍频参数为16，测量得到的初始频率为99.999723MHz，则初始频率与目标频率之间的频率误差为2.77Hz。根据公式(5)可以计算得到频率控制字为：
F＝16·(99.999723MHz/100MHz)＝15.99995568
TAF-DPS合成器510生成的频率的精度与分配给r的位数有关，在存储器容量足够大的情况下，即给予频率控制字(F)中的r足够的位数，则频率控制字可以与任意的目标频率相对应，从而TAF-DPS合成器510可以生成与任意的目标频率对应的中间频率。假定具有足够的资源(小数部分r的位数足够多)，即F＝15.99995568，则根据公式(10)可以计算得到补偿频率为：
fo＝(16/15.99995568)·99.999723＝100MHz。
若分数r的位数为7位，则F＝15.9999557。根据公式(10)可以计算得到补偿频率为：
fo＝(16/15.9999557)·99.999723＝99.999999MHz。
由此，本公开实施例提供的频率补偿器可以将初始频率与目标频率之间的频率误差由277Hz减少到大约1Hz(即，频率误差更接近于0Hz)。在具有足够的资源(小数部分r的位数足够多)的情况下，补偿频率与目标频率完全相同，即初始频率与目标频率之间的频率误差减少到0Hz。
图9A示出了本公开一实施例提供的一种频率调节子电路的结构性示意图；图9B示出了本公开一实施例提供的另一种频率调节子电路的结构性示意图。
下面，将参考图9A和9B描述TAF-DPS合成器的电路结构。
例如，如图9A所示，在一个实施例中，第一输入单元1211包括K→1多路复用器711。K→1多路复用器711具有用于接收K个相位均匀间隔的基准输出信号的多个输入端、控制输入端和输出端。
例如，输出单元1213包括触发电路730。触发电路730用于生成脉冲串。脉冲串例如由第一周期TA的脉冲信号和第二周期TB的脉冲信号以交织方式构成。触发电路730包括D触发器、反相器和输出端。D触发器包括数据输入端、用于接收来自K→1多路复用器711的输出端的输出的时钟输入端和用于输出第一时钟信号CLK1的输出端。反相器包括用于接收第一时钟信号CLK1的反相器输入端和用于输出第二时钟信号CLK2的反相器输出端。触发电路730的输出端用于输出第一时钟信号CLK1作为具有中间频率的中间信号Sout。
例如，第一时钟信号CLK1包括脉冲串。第二时钟信号CLK2连接到D触发器的数据输入端。
例如，第二输入单元1212包括逻辑控制电路740。逻辑控制电路740具有用于接收控制电路11输出的频率控制字(F)的输入端、用于接收第一时钟信号CLK1的时钟输入端、连接到K→1多路复用器的控制输入端的输出端。
例如，如图9B所示，在另一个实施例中，第一输入单元1211包括第一K→1多路复用器721、第二K→1多路复用器723和2→1多路复用器725。第一K→1多路复用器721和第二K→1多路复用器723分别包括用于接收K个相位均匀间隔的信号的多个输入端、控制输入端和输出端。2→1多路复用器725包括控制输入端、输出端、用于接收第一K→1多路复用器721的输出的第一输入端和用于接收第二K→1多路复用器723的输出的第二输入端。
例如，输出单元1213包括触发电路。触发电路用于生成脉冲串。触发电路包括D触发器761、反相器763和输出端762。D触发器761包括数据输入端、用于接收来自2→1多路复用器725的输出端的输出的时钟输入端和用于输出第一时钟信号CLK1的输出端。反相器763包括用于接收第一时钟信号CLK1的输入端和用于输出第二时钟信号CLK2的输出端。触发电路的输出端762用于输出第一时钟信号CLK1作为具有中间频率的中间信号Sout。
例如，第一时钟信号CLK1连接到2→1多路复用器725的控制输入端，第二时钟信号CLK2连接到D触发器761的数据输入端。
例如，第二输入单元1212包括第一逻辑控制电路70和第二逻辑控制电路74。第一逻辑控制电路70包括第一加法器701、第一寄存器703和第二寄存器705。第二逻辑控制电路74包括第二加法器741、第三寄存器743和第四寄存器745。
第一加法器701将频率控制字(F)和第一寄存器703存储的最高有效位(mostsignificant bits，例如，5比特)相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第一寄存器703中；或者，加法器701将频率控制字(F)和第一寄存器703存储的所有信息相加，然后在CLK2的上升沿时将相加结果保存到第一寄存器703中。在下一个第二时钟信号CLK2的上升沿时，第一寄存器703存储的最高有效位将被存储到第二寄存器705中，并作为第一K→1多路复用器721的选择信号，用于从K个多相位输入信号中选择一个信号作为第一K→1多路复用器721的第一输出信号。
第二加法器741将频率控制字(F)和第一寄存器703存储的最高有效位相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第三寄存器743中。在下一个第一时钟信号CLK1的上升沿时，第三寄存器743存储的信息将被存储到第四寄存器745中，并作为第二K→1多路复用器723的选择信号，用于从K个多相位输入信号中选择一个信号作为第二K→1多路复用器723的第二输出信号。
2→1多路复用器725在第一时钟信号CLK1的上升沿时，选择来自第一K→1多路复用器721的第一输出信号和来自第二K→1多路复用器723的第二输出信号中的一个作为2→1多路复用器725的输出信号，该输出信号被用作D触发器761的输入时钟信号。
例如，图9A和图9B所示的TAF-DPS合成器输出的中间信号Sout的周期(Ts)可以由公式(7)计算得到。例如，频率控制字(F)以F＝I+r的形式设置，其中，I是在[2，2K]的范围内的整数，r是在[0,1)的范围内的小数。
另外，关于TAF-DPS的工作原理，可以参考文献L.XIU,“Nanometer FrequencySynthesis beyond the Phase-Locked Loop”,Piscataway,NJ 08854,USA,John WileyIEEE-press,2012和L.XIU,“From Frequency to Time-Average-Frequency:a ParadigmShift in the Design of Electronic System”,Piscataway,NJ 08854,USA,John WileyIEEE-press,2015。在此通过引用并入其全部内容作为参考。
图10示出了本公开一实施例提供的一种电子设备的示意性框图。
例如，如图10所示，本公开实施例提供的电子设备1包括频率源20和上述任一项所述的频率补偿器10。
例如，频率源20被配置为提供具有初始频率的输入信号，并将该输入信号传输到频率补偿器10中。
例如，频率源20可以包括自激振荡源和合成频率源。自激振荡源包括晶体振荡器、腔体振荡器以及压控振荡器等。合成频率源包括直接模拟式频率源、直接数字式频率源、间接模拟式频率源和间接数字式频率源。
图11示出了本公开一实施例提供的一种频率补偿方法的示意性流程图。本公开实施例提供的频率补偿方法可以应用于本公开任一实施例所述的频率补偿器中。
例如，如图11所示，本公开实施例提供的频率补偿方法可以包括以下操作：
S11：根据初始频率和目标频率，生成频率控制字；
S12：根据频率控制字和具有初始频率的输入信号，生成并输出具有补偿频率的输出信号。
对所述频率补偿方法的描述，可以参考上文中对频率稳定器的描述，本公开在此不再赘述。本公开实施例提供的频率补偿方法可以在不改变频率源的物理结构的基础上实现频率补偿，校正频率误差，提高频率源的频率稳定性，从而延长电子设备在工作中的使用寿命，降低电子设备的成本。
例如，操作S11可以包括：获取初始频率；获取目标频率以及倍频参数；根据初始频率、目标频率和倍频参数生成频率控制字。
例如，操作S12可以包括：接收具有初始频率的输入信号；根据初始频率生成并输出基准时间单位；根据频率控制字和基准时间单位生成并输出具有中间频率的中间信号；根据中间信号，生成并输出具有补偿频率的输出信号。
例如，具有中间频率的中间信号可以由TAF-DPS合成器生成。
例如，根据中间信号生成并输出具有补偿频率的输出信号，可以包括对具有中间频率的中间信号以倍频参数进行倍频以得到具有补偿频率的输出信号。
值得注意的是，图11所示的频率补偿方法可以由本公开任一实施例所述的频率补偿器10来实现，在此不再赘述类似的操作或步骤。
对于本公开，还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种频率补偿器，包括：
控制电路，被配置为根据初始频率和目标频率，生成频率控制字；以及
频率补偿电路，被配置为：
接收具有所述初始频率的输入信号；以及
根据所述频率控制字和具有所述初始频率的所述输入信号，生成并输出具有补偿频率的输出信号；
其中，所述频率补偿电路包括：
基准时间单位生成子电路，被配置为接收具有所述初始频率的输入信号，并根据所述初始频率生成并输出基准时间单位；
频率调节子电路，被配置为根据所述频率控制字和所述基准时间单位生成并输出具有中间频率的中间信号；以及
倍频子电路，被配置为根据所述中间信号，生成并输出具有所述补偿频率的输出信号。
2.根据权利要求1所述的频率补偿器，其中，所述控制电路包括：
输入子电路，被配置为获取所述初始频率、所述目标频率以及倍频参数；
计算子电路，被配置为根据所述初始频率、所述目标频率和所述倍频参数生成所述频率控制字；以及
输出子电路，被配置为将所述频率控制字输出至所述频率补偿电路。
3.根据权利要求2所述的频率补偿器，其中，所述频率控制字为：
F＝(K·N·C·fc)/fT，
其中，F表示所述频率控制字，N表示所述倍频参数，fc表示所述初始频率，fT表示所述目标频率，K表示大于1的正整数，以及C为常数。
4.根据权利要求3所述的频率补偿器，其中，C＝1/K，所述频率控制字为F＝(N·fc)/fT。
5.根据权利要求1所述的频率补偿器，其中，所述倍频子电路包括第一锁相环，所述第一锁相环被配置为对具有所述中间频率的中间信号以倍频参数进行倍频以得到具有所述补偿频率的输出信号。
6.根据权利要求5所述的频率补偿器，其中，所述基准时间单位生成子电路包括：
压控振荡器，被配置为以预定振荡频率振荡；
第二锁相环，被配置为将所述压控振荡器的输出频率锁定为基准输出频率；
K个输出端，被配置为输出K个相位均匀间隔的输出信号，其中，K为大于1的正整数，
其中，所述基准输出频率表示为fΔ，所述基准时间单位是所述K个输出端输出的任意两个相邻的输出信号之间的时间跨度，所述基准时间单位表示为△，并且△＝1/(K·fΔ)。
7.根据权利要求6所述的频率补偿器，其中，所述中间频率为:
fs＝(K/F)·fΔ，
其中，fs表示所述中间频率，F为所述频率控制字。
8.根据权利要求7所述的频率补偿器，其中，所述补偿频率为fo＝(K·N·C/F)fc，fc表示所述初始频率，N为所述倍频参数，F为所述频率控制字，C表示常数。
9.根据权利要求1-8任一项所述的频率补偿器，其中，所述频率调节子电路为时间平均频率直接周期合成器。
10.一种电子设备，包括：
频率源，被配置为提供具有初始频率的输入信号；以及
根据权利要求 1-9任一项所述的频率补偿器。
11.一种频率补偿方法，应用于根据权利要求1-9的任一所述的频率补偿器中，所述方法包括：
根据初始频率和目标频率，生成频率控制字；
根据所述频率控制字和具有所述初始频率的输入信号，生成并输出具有补偿频率的输出信号；
其中，根据所述频率控制字和具有所述初始频率的输入信号，生成并输出具有所述补偿频率的输出信号，包括：
接收具有所述初始频率的所述输入信号；
根据所述初始频率生成并输出所述基准时间单位；
根据所述频率控制字和所述基准时间单位生成并输出具有所述中间频率的所述中间信号；
根据所述中间信号，生成并输出具有所述补偿频率的输出信号。
12.根据权利要求11所述的频率补偿方法，其中，根据所述初始频率和所述目标频率，生成所述频率控制字，包括：
获取所述初始频率；
获取所述目标频率以及倍频参数；
根据所述初始频率、所述目标频率和所述倍频参数生成所述频率控制字。
13.根据权利要求11所述的频率补偿方法，其中，根据所述中间信号，生成并输出具有所述补偿频率的输出信号，包括：
对具有所述中间频率的中间信号以倍频参数进行倍频以得到具有所述补偿频率的输出信号。
CN201710675943.8A 2017-08-09 2017-08-09 频率补偿器、电子设备和频率补偿方法 Active CN107425851B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710675943.8A CN107425851B (zh) 2017-08-09 2017-08-09 频率补偿器、电子设备和频率补偿方法
US15/952,531 US10483990B2 (en) 2017-08-09 2018-04-13 Frequency compensator, electronic device and frequency compensation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710675943.8A CN107425851B (zh) 2017-08-09 2017-08-09 频率补偿器、电子设备和频率补偿方法

Publications (2)

Publication Number Publication Date
CN107425851A CN107425851A (zh) 2017-12-01
CN107425851B true CN107425851B (zh) 2021-08-06

Family

ID=60436830

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710675943.8A Active CN107425851B (zh) 2017-08-09 2017-08-09 频率补偿器、电子设备和频率补偿方法

Country Status (2)

Country Link
US (1) US10483990B2 (zh)
CN (1) CN107425851B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108270441B (zh) * 2017-01-04 2021-12-28 京东方科技集团股份有限公司 频率可调的频率源和相关的***、方法和电子设备
CN108429551B (zh) * 2018-01-31 2022-07-05 京东方科技集团股份有限公司 一种电子设备的控制方法及电子设备
CN110581743B (zh) * 2018-06-11 2021-01-22 京东方科技集团股份有限公司 电子设备、时间同步***及时间同步方法
WO2020140207A1 (zh) * 2019-01-02 2020-07-09 京东方科技集团股份有限公司 频率调节器及其频率调节方法、电子设备
EP3907889A4 (en) * 2019-01-02 2022-08-17 BOE Technology Group Co., Ltd. FREQUENCY LOCKED LOOP, ELECTRONIC DEVICE AND FREQUENCY GENERATION METHOD
US11381229B2 (en) * 2019-04-23 2022-07-05 Beijing Boe Technology Development Co., Ltd. Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method
US11949420B2 (en) 2019-04-23 2024-04-02 Beijing Boe Technology Development Co., Ltd. Clock spread spectrum circuit, electronic equipment, and clock spread spectrum method
CN110518907B (zh) * 2019-08-30 2021-12-03 京东方科技集团股份有限公司 信号生成电路及其方法、数字时间转换电路及其方法
CN113498506B (zh) * 2020-01-19 2024-03-19 京东方科技集团股份有限公司 随机数生成电路、随机数生成方法和电子设备
WO2021142828A1 (zh) * 2020-01-19 2021-07-22 京东方科技集团股份有限公司 时间同步方法及装置、网络节点设备
US20220278688A1 (en) * 2020-02-20 2022-09-01 2Pi-Labs Gmbh Reference oscillator arrangement, radar system and synchronization method
CN113225152B (zh) * 2021-07-08 2021-10-15 浙江华睿科技股份有限公司 一种相机同步的方法、装置及计算机可读介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814917A (zh) * 2009-02-19 2010-08-25 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429693B1 (en) * 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
CN101272142B (zh) * 2008-05-20 2011-05-18 曹秀娟 频率合成器
US7839222B2 (en) * 2008-07-22 2010-11-23 Ciena Corporation Systems and methods using programmable fixed frequency digitally controlled oscillators for multirate low jitter frequency synthesis
CN101753287A (zh) * 2008-11-28 2010-06-23 上海芯略电子科技有限公司 全数字全集成的频率综合发生器及方法
US7948274B2 (en) * 2009-09-30 2011-05-24 Nokia Corporation Frequency generation circuitry and method
US9100113B2 (en) * 2011-04-26 2015-08-04 Forschungsverbund Berlin E.V. Auto-heterodyne receiver
WO2014130525A1 (en) * 2013-02-20 2014-08-28 Si-Ware Systems Single insertion trimming of highly accurate reference oscillators
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及***
US9515666B2 (en) * 2014-08-27 2016-12-06 Freescale Semiconductor, Inc. Method for re-centering a VCO, integrated circuit and wireless device
CN206294151U (zh) * 2016-12-15 2017-06-30 深圳市飞思腾科技有限公司 一种用于数字信号干扰仪的dds信号源

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814917A (zh) * 2009-02-19 2010-08-25 中国科学院微电子研究所 可实现频段选择的自校正锁相环频率综合器

Also Published As

Publication number Publication date
US20190052276A1 (en) 2019-02-14
US10483990B2 (en) 2019-11-19
CN107425851A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN107425851B (zh) 频率补偿器、电子设备和频率补偿方法
US10268164B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
US10908558B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
CN110581743B (zh) 电子设备、时间同步***及时间同步方法
US10686458B1 (en) Method and apparatus for improving frequency source frequency accuracy and frequency stability
CN106708166B (zh) 信号生成器和信号生成方法
US20100301953A1 (en) Phase lock loop with a multiphase oscillator
JP4648380B2 (ja) 分数周波数シンセサイザ
CN111642139B (zh) 频率调节器及其频率调节方法、电子设备
CN107870556B (zh) 集成电路装置、电子设备和移动体
US8536911B1 (en) PLL circuit, method of controlling PLL circuit, and digital circuit
JP5206682B2 (ja) 位相比較器およびフェーズロックドループ
US8890591B1 (en) Circuit and method of using time-average-frequency direct period syntheszier for improving crystal-less frequency generator frequency stability
KR20080083625A (ko) 위상 비교 회로 및 이를 이용한 ｐｌｌ주파수 합성기
KR102435183B1 (ko) 주파수 고정 루프, 전자 디바이스, 및 주파수 생성 방법
JP2013077869A (ja) 時間−デジタル変換器及びｐｌｌ回路
JP2013197882A (ja) 周波数差演算回路、衛星信号受信装置及び周波数差演算方法
JP5225229B2 (ja) Ｐｌｌ回路
CN118282364A (zh) 频率倍增器校准
JP2009284196A (ja) 発振回路、発振回路を備えた電子機器及び発振回路の制御方法
JP2015207805A (ja) 位相同期回路および電子装置
JP2003283334A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant