CN107425059A - Cr掺杂异质结自旋场效应晶体管及其制备方法 - Google Patents

Cr掺杂异质结自旋场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN107425059A
CN107425059A CN201710421686.5A CN201710421686A CN107425059A CN 107425059 A CN107425059 A CN 107425059A CN 201710421686 A CN201710421686 A CN 201710421686A CN 107425059 A CN107425059 A CN 107425059A
Authority
CN
China
Prior art keywords
source
region
preparation
drain region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710421686.5A
Other languages
English (en)
Other versions
CN107425059B (zh
Inventor
贾仁需
杨宇
元磊
张玉明
彭博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710421686.5A priority Critical patent/CN107425059B/zh
Publication of CN107425059A publication Critical patent/CN107425059A/zh
Application granted granted Critical
Publication of CN107425059B publication Critical patent/CN107425059B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984Devices using spin polarized carriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种Cr掺杂异质结自旋场效应晶体管及其制备方法,其中,制备方法包括:选取蓝宝石衬底;利用MBE工艺在蓝宝石衬底表面生长Ga2O3外延层;在Ga2O3外延层注入Cr离子形成源区和漏区;在源区和漏区表面制作欧姆接触源极和漏极;利用PECVD工艺在Ga2O3外延层表面生长隔离层;在Ga2O3外延层表面制作肖特基接触栅电极以完成自旋场效应晶体管的制备;本发明提供的Cr掺杂异质结自旋场效应晶体管及制备方法,可通过调节离子注入的剂量和退火时间改变源漏材料中的掺杂浓度和缺陷浓度,从而优化室温下材料的自旋极化率。

Description

Cr掺杂异质结自旋场效应晶体管及其制备方法
技术领域
本发明属半导体器件制备技术领域,特别涉及一种利用对点缺陷Cr离子掺杂Ga2O3制作源漏极注入接收自旋极化电子的异质结高电子迁移率自旋场效应晶体管及制备方法。
背景技术
随着现代电子技术的迅速更新,传统电子器件的发展,无论是规模集成还是运算速度方面,均严重限制了微电子科学的发展。新兴的自旋电子学以便捷地调控电子自旋为主要目标,开启了以利用电子自旋来实现信息贮存和传输的新领域,引起物理学,材料学以及电子信息学等多科学领域中研究者的共同关注和广泛兴趣。
近年来,基于二维电子气提出的自旋场效应管,其理论与实验研究涉及了电子自旋输运及材料特性等多方面影响的复杂因素,引起了广大研究者的关注与探索。其基本构想为通过电光调制器的电子类比提出所谓的自旋场晶体管。由源极输入的电子自旋沿x方向,它可以表示为沿z方向正和负自旋分量的组合,通过电子有效质量哈密顿中的Rashba项引起的自旋向上和自旋向下的电子能量***,在输运过程中产生电子通过场效应管的相位差,在漏极接收到的沿x方向自旋的可以看成沿正负z方向自旋的电子相位产生变化,从而进行电流调控。而Rashba项中的Rashba系数Rashba系数η与异质结界面的电场成正比,因此可以通过加栅压来控制电流大小。
但是一般的自旋场效应晶体管由铁磁材料将自旋电子注入到半导体中,由于铁磁材料如Fe与半导体材料如Sn的能带结构不匹配使得自旋注入的效率只有百分之几。
因此,采用何种材料使源漏极以及沟道材料能带结构匹配从而提高注入效率,在自旋场效应晶体管器件的应用和研究中变的尤为重要。
发明内容
本发明的目的是针对现有技术的缺陷,提供一种Cr掺杂异质结自旋场效应晶体管及其制备方法。本发明采用的N型掺杂点缺陷Ga2O3材料具有一定的自旋极化效应,可以替代现有的工艺,提高自旋注入和接收的效率,从而提高器件的性能,优化材料在室温下的自旋极化率。
为实现上述目的,本发明提供一种Cr掺杂异质结自旋场效应晶体管及其制备方法;本发明要解决的技术问题通过以下技术方案实现:
本发明的一个实施例提供了一种Cr掺杂异质结自旋场效应晶体管的制备方法,包括:
(a)选取蓝宝石衬底;
(b)利用分子束外延(Molecular Beam Epitaxy,MBE)工艺在蓝宝石衬底表面生长Ga2O3外延层;
(c)在Ga2O3外延层注入Cr离子形成源区和漏区;
(d)在源区和漏区表面制作欧姆接触源极和漏极;
(e)利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)工艺在Ga2O3外延层表面生长隔离层;
(f)在Ga2O3外延层表面制作肖特基接触栅电极以完成自旋场效应晶体管的制备。
其中,离子注入Ga2O3材料的饱和磁化强度明显较常规点缺陷结构的4H-SiC材料大,离子注入Ga2O3材料居里温度也比4H-SiC材料高,能达到400K;离子注入Ga2O3材料在高于室温下表现出明显铁磁性。
进一步的,步骤(b)中,利用MBE工艺在蓝宝石衬底表面生长Ga2O3外延层,包括:
在940℃的温度、射频源功率300W、压强1.5×10-5Torr下,利用MBE工艺在蓝宝石衬底表面生长厚度为0.4-0.6μm、N型掺杂浓度为1×1014-1×1016cm-3的Ga2O3;蒸发源材料是高纯单质金属Ga,质量分数为99.99999%。
在本发明的一个实施例中,步骤(c)包括:
(c1)在Ga2O3外延层表面淀积厚度为1μm的Al作为源区和漏区的阻挡层,光刻出源区和漏区的注入区;
(c2)在常温下,注入能量为140keV,对Ga2O3外延层进行6次Cr离子注入,形成源区和漏区;源区和漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3
在本发明的一个实施例中,步骤(d)包括:
(d1)采用光刻工艺,在源区和漏区光刻出欧姆接触区域,淀积厚度为250nm的TiAu合金,形成源区和漏区金属层;
(d2)在470℃的氩气气氛中,对整个器件快速热退火1min形成欧姆接触源极和漏极。
在本发明的一个实施例中,在步骤(f)之前,还包括:在隔离层表面刻蚀出宽度为1μm的栅区。
本发明另一个实施例中还提供了一种Cr掺杂异质结自旋场效应晶体管,包括:蓝宝石衬底、Ga2O3外延层、Ga2O3源区、Ga2O3漏区、源极、漏极、隔离层、肖特基接触栅电极;
其中,Ga2O3源区和Ga2O3漏区由Ga2O3外延层6次选择性注入Cr离子形成。
进一步地,Ga2O3外延层为N型掺杂浓度为1×1014-1×1016cm-3,厚度为0.4-0.6μm的具有点缺陷结构的Ga2O3材料。
进一步地,隔离层厚度为300nm。
进一步地,肖特基接触栅电极金属为Au,厚度为300-500nm。
与现有技术相比,本发明具有以下有益效果:
1)本发明中Cr掺杂异质结自旋场效应晶体管及其制备方法,可通过调节离子注入的剂量和退火时间改变源漏材料中的掺杂浓度和缺陷浓度,从而优化室温下材料的自旋极化率;
2)本发明中离子注入Ga2O3材料的饱和磁化强度明显较常规点缺陷结构的4H-SiC材料大得多,离子注入Ga2O3材料居里温度也比4H-SiC材料更高,能达到400K;离子注入Ga2O3材料在高于室温下表现出明显铁磁性;
3)本发明中Cr掺杂异质结自旋场效应晶体管及其制备方法,由于沟道和源漏采用同一种材料,可直接在衬底上进行外延生长,同时源漏采用选择区域离子注入Cr离子的方式形成,具有与常规工艺兼容,制造简单,表面效应小的优点,同时可提高自旋注入与接收效率。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种Cr掺杂异质结自旋场效应晶体管制备方法流程图;
图2a-图2g为本发明实施例提供的一种Cr掺杂异质结自旋场效应晶体管制备工艺示意图;
图3为本发明实施例的一种Cr掺杂异质结自旋场效应晶体管结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1,图1为本发明实施例提供的一种Cr掺杂异质结自旋场效应晶体管制备方法流程图,其中,制备方法包括:
(a)选取蓝宝石衬底;
(b)利用MBE工艺在蓝宝石衬底表面生长Ga2O3外延层;
(c)在Ga2O3外延层注入Cr离子形成源区和漏区;
(d)在源区和漏区表面制作欧姆接触源极和漏极;
(e)利用PECVD工艺在Ga2O3外延层表面生长隔离层;
(f)在Ga2O3外延层表面制作肖特基接触栅电极以完成自旋场效应晶体管的制备。
其中,Ga2O3作为宽禁带半导体,其禁带宽度更高能达到4.9ev,而现有SiC材料禁带宽度只有3ev;Ga2O3禁带宽度更高其二维电子系更容易产生。
优选地,步骤(b)中,利用MBE工艺在蓝宝石衬底表面生长Ga2O3外延层,包括:
在940℃的温度、射频源功率300W、压强1.5×10-5Torr下,利用MBE工艺在蓝宝石衬底表面生长厚度为0.4-0.6μm、N型掺杂浓度为1×1014-1×1016cm-3的Ga2O3;蒸发源材料是高纯单质金属Ga,质量分数为99.99999%。
优选地,步骤(c)可以包括:
(c1)在Ga2O3外延层表面淀积厚度为1μm的Al作为源区和漏区的阻挡层,光刻出源区和漏区的注入区;
(c2)在500℃的温度下,注入能量为140keV,对Ga2O3外延层进行6次Cr离子注入,形成源区和漏区;源区和漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3
优选地,步骤(d)可以包括:
(d1)采用光刻工艺,在源区和漏区光刻出欧姆接触区域,淀积厚度为250nm的TiAu合金,形成源区和漏区金属层;
(d2)在470℃的氩气气氛中,对整个器件快速热退火1min形成欧姆接触源极和漏极。
优选地,在步骤(f)之前,还包括:在隔离层表面刻蚀出宽度为1μm的栅区。
本发明Cr掺杂异质结自旋场效应晶体管及其制备方法,由于沟道和源漏采用同一种材料,可直接在衬底上进行外延生长,同时源漏采用选择区域离子注入Cr离子的方式形成,具有与常规工艺兼容,制造简单,表面效应小的优点,同时可提高自旋注入与接收效率。
实施例二
请参照图2a-图2g,图2a-图2g为本发明实施例提供的一种Cr掺杂异质结自旋场效应晶体管制备工艺示意图,该制备方法包括如下步骤:
步骤1,如图2a所示,选取蓝宝石衬底001,依次使用丙酮、无水乙醇和去离子水对蓝宝石衬底进行超声清洗。
步骤2,如图2b所示,利用MBE工艺在蓝宝石衬底表面生长厚度为0.4-0.6μm轻掺杂的Ga2O3外延层002,N型掺杂浓度为1×1014-1×1016cm-3;蒸发源材料是高纯单质金属Ga,质量分数为99.99999%,生长温度为940℃,射频源功率为300W,压强为1.5×10-5Torr;
步骤3,如图2c所示,在Ga2O3外延层6次Cr离子选择性注入形成源区003和漏区004:具体的,包括:
步骤3.1,在Ga2O3外延层上淀积一层厚度为1μm的Al作为漏区和源区离子注入的阻挡层,通过光刻和刻蚀形成漏区和源区注入区;
步骤3.2,在常温下对Ga2O3外延层进行6次Cr离子注入,采用140keV的注入能量,注入到Ga2O3外延层,形成深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-2的源区003和漏区004;
步骤3.3,先丙酮,甲醇及异丙酮洗30min去除碳基有机污染。
步骤3.4,采用98%H2SO4:30%H2O2(3:1)的混合液清洗标准对Ga2O3外延层表面进行清洗;然后在750℃氩气氛围中进行离子激活退火5min。
步骤4,如图2d所示,具体包括:
步骤4.1,对整个Ga2O3外延层进行涂胶、显影,在源区和漏区方形成欧姆接触区域,淀积250nm的Ti Au合金,之后通过剥离使其形成源极和漏极金属层;
步骤4.2,在470℃的氩气气氛中,对整个样品快速热退火1min形成欧姆接触源极005和漏极006;
步骤5,如图2e所示,利用PECVD工艺在Ga2O3外延层表面淀积厚度为300nm SiO2隔离层007;如图2f所示,使用光刻及等离子体刻蚀出宽度为1μm的栅区008;
步骤6,如图2g所示,利用磁控溅射的方法在Ga2O3外延层表面溅射厚度为300-500nm金属Au作为肖特基接触栅电极009,然后在氩气气氛中快速退火处理。
本发明采用离子注入Ga2O3材料可以避免二次相和界面态的产生,同时离子注入Ga2O3材料结晶质量更好,因为不是缺陷导致的,离子注入的方式对其电学性质影响更小。
实施例三
请参照图3,图3为本发明实施例提供的一种Cr掺杂异质结自旋场效应晶体管结构示意图。该自旋场效应晶体管采用上述如图2a-图2g所示的制备方法制成。
具体地,自旋场效应晶体管包括:蓝宝石衬底301、Ga2O3外延层302、Ga2O3源区303、Ga2O3漏区304、源极305、漏极306、隔离层307、肖特基接触栅电极308。
其中,Ga2O3源区303和Ga2O3漏区304由Ga2O3外延层302经过6次选择性注入Cr离子形成。
优选地,Ga2O3外延层302为N型掺杂浓度为1×1014-1×1016cm-3,厚度为0.4-0.6μm的具有点缺陷结构的Ga2O3材料。
优选地,隔离层307厚度为300nm。
优选地,肖特基接触栅电极金属为Au,厚度为300-500nm。
综上,本文中应用了具体个例对本发明一种Cr掺杂异质结自旋场效应晶体管及其制备方法的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。

Claims (10)

1.一种Cr掺杂异质结自旋场效应晶体管的制备方法,其特征在于,包括:
(a)选取蓝宝石衬底;
(b)在所述蓝宝石衬底表面生长Ga2O3外延层;
(c)在所述Ga2O3外延层注入Cr离子形成源区和漏区;
(d)在所述源区和所述漏区表面制作欧姆接触源极和漏极;
(e)在所述Ga2O3外延层表面生长隔离层;
(f)在所述Ga2O3外延层表面制作肖特基接触栅电极。
2.根据权利要求1所述的制备方法,其特征在于,步骤(b)中,利用MBE工艺在所述蓝宝石衬底表面生长Ga2O3外延层,包括:
在940℃的温度、射频源功率300W、压强1.5×10-5Torr下,利用MBE工艺在所述蓝宝石衬底表面生长厚度为0.4-0.6μm、N型掺杂浓度为1×1014-1×1016cm-3的Ga2O3;蒸发源材料是高纯单质金属Ga,质量分数为99.99999%。
3.根据权利要求1所述的制备方法,其特征在于,步骤(c)包括:
(c1)在所述Ga2O3外延层表面淀积厚度为1μm的Al作为所述源区和所述漏区的阻挡层,光刻出所述源区和所述漏区的注入区;
(c2)在常温下,注入能量为140keV,对所述Ga2O3外延层进行6次Cr离子注入,形成所述源区和所述漏区;所述源区和所述漏区深度为0.4-0.6μm,掺杂浓度为5×1013-1×1016cm-3
4.根据权利要求1所述的制备方法,其特征在于,步骤(d)包括:
(d1)采用光刻工艺,在所述源区和所述漏区光刻出欧姆接触区域,淀积厚度为250nm的Ti Au合金,形成源区和漏区金属层;
(d2)在470℃的氩气气氛中,对包括所述金属层的整个半导体器件快速热退火1min形成所述欧姆接触源极和漏极。
5.根据权利要求1所述的制备方法,其特征在于,在步骤(f)之前,还包括:在所述隔离层表面刻蚀出宽度为1μm的栅区。
6.一种Cr掺杂异质结自旋场效应晶体管,其特征在于,所述自旋场效应晶体管由权利要求1~5任一项所述的方法制备形成。
7.一种Cr掺杂异质结自旋场效应晶体管,其特征在于,包括:蓝宝石衬底、Ga2O3外延层、Ga2O3源区、Ga2O3漏区、源极、漏极、隔离层、肖特基接触栅电极;
其中,所述Ga2O3源区和所述Ga2O3漏区由所述Ga2O3外延层6次选择性注入Cr离子形成。
8.根据权利要求7所述的自旋场效应晶体管,其特征在于,所述Ga2O3外延层为N型掺杂浓度为1×1014-1×1016cm-3,厚度为0.4-0.6μm的具有点缺陷结构的Ga2O3材料。
9.根据权利要求7所述的自旋场效应晶体管,其特征在于,所述隔离层的厚度为300nm。
10.根据权利要求7所述的自旋场效应晶体管,其特征在于,所述肖特基接触栅电极金属为Au,厚度为300-500nm。
CN201710421686.5A 2017-06-07 2017-06-07 Cr掺杂异质结自旋场效应晶体管及其制备方法 Active CN107425059B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710421686.5A CN107425059B (zh) 2017-06-07 2017-06-07 Cr掺杂异质结自旋场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710421686.5A CN107425059B (zh) 2017-06-07 2017-06-07 Cr掺杂异质结自旋场效应晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN107425059A true CN107425059A (zh) 2017-12-01
CN107425059B CN107425059B (zh) 2020-05-22

Family

ID=60429691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710421686.5A Active CN107425059B (zh) 2017-06-07 2017-06-07 Cr掺杂异质结自旋场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN107425059B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613662A (zh) * 2020-05-27 2020-09-01 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流及其调控方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606170A (zh) * 2004-09-24 2005-04-13 中国科学院物理研究所 基于双势垒隧道结共振隧穿效应的晶体管
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
JP2010050297A (ja) * 2008-08-22 2010-03-04 Japan Science & Technology Agency トンネル素子およびその製造方法。
US20130168702A1 (en) * 2010-08-24 2013-07-04 André Barski Method For Preparing a GaAS Substrate For A Ferromagnetic Semiconductor, Method for Manufacturing One Such Semiconductor, Resulting Substrate and Semiconductor, And Uses Of Said Semiconductor
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
CN104752496A (zh) * 2013-12-26 2015-07-01 英特尔公司 互补隧道fet器件及其制造方法
CN105261642A (zh) * 2015-08-21 2016-01-20 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN106449415A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于P型Ga2O3材料的复合型双栅高速NMOS器件及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378286B2 (en) * 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
CN1606170A (zh) * 2004-09-24 2005-04-13 中国科学院物理研究所 基于双势垒隧道结共振隧穿效应的晶体管
JP2010050297A (ja) * 2008-08-22 2010-03-04 Japan Science & Technology Agency トンネル素子およびその製造方法。
US20130168702A1 (en) * 2010-08-24 2013-07-04 André Barski Method For Preparing a GaAS Substrate For A Ferromagnetic Semiconductor, Method for Manufacturing One Such Semiconductor, Resulting Substrate and Semiconductor, And Uses Of Said Semiconductor
CN103782392A (zh) * 2011-09-08 2014-05-07 株式会社田村制作所 Ga2O3 系半导体元件
CN104752496A (zh) * 2013-12-26 2015-07-01 英特尔公司 互补隧道fet器件及其制造方法
CN105261642A (zh) * 2015-08-21 2016-01-20 西安电子科技大学 异质结高电子迁移率自旋场效应晶体管及制造方法
CN106449415A (zh) * 2016-12-08 2017-02-22 西安电子科技大学 基于P型Ga2O3材料的复合型双栅高速NMOS器件及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613662A (zh) * 2020-05-27 2020-09-01 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流及其调控方法

Also Published As

Publication number Publication date
CN107425059B (zh) 2020-05-22

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US20210043778A1 (en) Gallium Oxide SBD Terminal Structure and Preparation Method
CN105261642B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
EP3035374B1 (en) Tunnel field-effect transistor, method for manufacturing same, and switch element
CN104393039B (zh) InAlN/AlGaN增强型高电子迁移率晶体管及其制作方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN109920850A (zh) 基于ⅲ族氧化物钝化的增强型晶体管及其制作方法
CN107680998A (zh) 一种GaN基p型栅HFET器件及其制备方法
CN109037326A (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN109559991A (zh) 基于溅射AlN基板的混合极性AlGaN/GaN高电子迁移率晶体管及其制备方法
CN102376874A (zh) 基于二维电子气材料的半导体磁敏型传感器及其制作方法
CN103928345B (zh) 离子注入形成n型重掺杂漂移层台面的umosfet制备方法
CN109659362A (zh) 一种基于氮化镓功率hemt结构低欧姆接触电阻的结构及其制作方法
CN106783997B (zh) 一种高迁移率晶体管及其制备方法
CN107359127A (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN107369707B (zh) 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN105304705B (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
CN107425059A (zh) Cr掺杂异质结自旋场效应晶体管及其制备方法
CN105261641A (zh) 异质结高电子迁移率自旋场效应晶体管及制造方法
Wu et al. Schottky forward current transport mechanisms in AlGaN/GaN HEMTs over a wide temperature range
CN109585544A (zh) 一种基于氮化镓增强型hemt器件低电阻欧姆接触的结构及其制作方法
CN107527949A (zh) 基于Cr掺杂4H‑SiC衬底异质结自旋场效应晶体管及其制备方法
CN115084224A (zh) 一种垂直结构的NiO/Ga2O3 JFET及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant