CN107393964B - 一种高性能finfet器件及其制备方法 - Google Patents
一种高性能finfet器件及其制备方法 Download PDFInfo
- Publication number
- CN107393964B CN107393964B CN201710523018.3A CN201710523018A CN107393964B CN 107393964 B CN107393964 B CN 107393964B CN 201710523018 A CN201710523018 A CN 201710523018A CN 107393964 B CN107393964 B CN 107393964B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- fin
- groove
- dielectric layer
- arc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 5
- 238000005019 vapor deposition process Methods 0.000 claims description 2
- 238000000427 thin-film deposition Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种高性能FINFET器件及其制备方法，采用各向同性刻蚀‑薄膜沉积‑各向异性刻蚀的多次重复循环，在硅鳍侧壁形成多个弧形凹槽，从而提高了硅鳍的长度，根据驱动电流正比于W/L，W为硅鳍长度，L为栅极长度，由于W增大，因此，FINFET器件的驱动电流得到增大。进一步的，通过对半导体衬底进行离子注入，采用介质层沉积在沟槽内，在刻蚀出下一个沟槽之后，将介质层全部去除，从而降低鳍的宽度，提高衬底上的鳍的排布密度，降低单根鳍上的栅极长度L，进一步提高驱动电流。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种高性能FINFET器件及其制备方法。
背景技术
随着半导体技术的不断发展，栅氧化层厚度、耗尽层深度、沟道长度不断降低，短沟道效应因其的漏极感应势垒降低，亚阈特性退化越加明显。传统的平面型MOSFET在半导体技术发展遇到了前所未有的困难。鳍式场效应晶体管(Fin Field Effect Transistor,FINFET)通过多栅的结构有效地抑制了短沟道效应，再者其制作工艺与传统的平面沟道金属-氧化物半导体场效应晶体管的制作工艺兼容性好，逐渐成为主流的器件结构。
通常，优良的FINFET器件需要具备较高的栅极控制能力、电流驱动能力和抑制短沟道效应的能力。因此，提高FINFET器件的驱动电流是获得高性能FINFET器件的有效手段之一。
发明内容
为了克服以上问题，本发明旨在提供一种高性能FINFET器件及其制备方法，利用硅鳍侧壁形成多个弧形凹槽，来提高FINFET的驱动电流。
为了达到上述目的，本发明提供了一种FINFET器件，FINFET器件的鳍侧壁具有多个弧形凹槽，使得覆盖于鳍上的栅极与鳍的接触界面随之呈多个弧形。
优选地，所述鳍侧壁的弧形凹槽呈半球形。
优选地，相邻的所述弧形凹槽之间形成尖端凸起。
优选地，所述鳍的材料为单晶硅。
为了达到上述目的，本发明还提供了一种FINFET器件的制备方法，其包括：
步骤01：提供一半导体衬底；
步骤02：采用各向同性刻蚀，刻蚀半导体衬底，从而在半导体衬底中形成具有弧形侧壁的至少两个沟槽；
步骤03：在沟槽侧壁和底部以及半导体衬底表面形成介质层；
步骤04：采用各向异性刻蚀，去除沟槽底部的介质层；
步骤05：采用各向同性刻蚀，从沟槽底部继续向下刻蚀，从而在沟槽底部的半导体衬底中形成具有弧形侧壁的另一沟槽；
步骤06：重复步骤03～05，从而在半导体衬底中形成具有多个弧形凹槽侧壁的鳍。
优选地，所述步骤04中，还包括，继续向下采用各向异性刻蚀一定深度，形成竖直侧壁。所述步骤06中，重复步骤03～05，从而在具有多个弧形凹槽侧壁的鳍上形成位于弧形凹槽之间竖直侧壁。
优选地，所述步骤03中，介质层的形成采用气相沉积工艺。
优选地，所形成的介质层为氧化薄膜，所述步骤01中，还包括：对半导体衬底进行离子注入，形成具有掺杂类型的半导体衬底。
优选地，所述步骤04中，各向异性刻蚀过程中，采用等离子体刻蚀与半导体衬底表面垂直的所有面。
优选地，所述步骤04之后且在所述步骤05之前，还包括：去除所有的剩余的介质层。
本发明的一种高性能FINFET器件及其制备方法，通过采用各向同性刻蚀-薄膜沉积-各向异性刻蚀的多次重复循环，在硅鳍侧壁形成多个弧形凹槽，从而提高了硅鳍的长度，根据驱动电流正比于W/L，W为硅鳍长度，L为栅极长度，由于W增大，因此，FINFET器件的驱动电流得到增大。进一步的，采用介质层沉积在沟槽内，在刻蚀出下一个沟槽之后，将介质层全部去除，从而降低鳍的宽度，提高衬底上的鳍的排布密度，降低单根鳍上的栅极长度L，进一步提高驱动电流。
附图说明
图1为本发明的一个较佳实施例的FINFET器件的结构示意图
图2为本发明的一个较佳实施例的FINFET器件的结构示意图
图3为本发明的一个较佳实施例的FINFET器件的制备方法的流程示意图
图4～9为图3的FINFET器件的制备方法的各步骤示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下结合1～9和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图1，本实施例的FINFET器件位于半导体衬底00上，FINFET器件的鳍侧壁具有多个弧形凹槽侧壁02，使得覆盖于鳍上的栅极与鳍的接触界面随之呈多个弧形。较佳的，鳍侧壁的弧形凹槽侧壁02呈半球形。相邻的弧形凹槽侧壁02之间可以设定一定的间隔的竖直侧壁，如图1所示，也可以设定不具有间隔，从而使得相邻的弧形凹槽侧壁02之间形成尖端凸起，如图2所示。本实施例中，鳍的材料可以采用为单晶硅。
此外，请参阅图3，本实施例的一种FINFET器件的制备方法包括：
步骤01：请参阅图4，提供一半导体衬底00；
具体的，半导体衬底00可以但不限于采用单晶硅衬底。可以但不限于对半导体衬底00进行离子注入，从而使得半导体衬底00具有一掺杂类型，例如，P型或N型。
步骤02：请参阅图5，采用各向同性刻蚀，刻蚀半导体衬底00，从而在半导体衬底00中形成具有弧形凹槽侧壁02的至少两个沟槽G1；
具体的，各向同性刻蚀采用等离子体干法刻蚀或者湿法腐蚀工艺。由于沟槽G1之间形成硅鳍，因此，所需形成的沟槽G1至少为两个，从而形成至少一个硅鳍。鳍的材料可以与半导体衬底00相同，例如单晶硅，也可以不相同。
步骤03：请参阅图6，在沟槽G1侧壁和底部以及半导体衬底00表面形成介质层J；
具体的，可以但不限于采用化学气相沉积工艺来沉积介质层J，介质层J较佳的为氧化薄膜，这里为二氧化硅薄膜。
步骤04：请参阅图7，采用各向异性刻蚀，去除沟槽G1底部的介质层J；
具体的，各向异性刻蚀过程中，还可以采用等离子体刻蚀与半导体衬底00表面平行的所有面。
本实施例中，步骤04之后且在步骤05之前，还包括：去除所有的剩余的介质层，从而减小硅鳍的宽度，增大硅鳍的排布密度。
步骤05：请参阅图8，采用各向同性刻蚀，从沟槽G1底部继续向下刻蚀，从而在沟槽G1底部的半导体衬底00中形成具有弧形凹槽侧壁02的另一沟槽G2；
步骤06：请参阅图9，重复步骤03～05，从而在半导体衬底00中形成具有多个弧形凹槽侧壁02的鳍。
具体的，获得的具有多个弧形凹槽侧壁02的鳍中，弧形凹槽侧壁02的端部相连，从而在相邻的弧形凹槽侧壁02之间形成尖端。
需要说明的是，步骤04中，为了获得使最终获得的鳍的侧壁的弧形凹槽之间具有一定高度的竖直侧壁，在去除沟槽底部的介质层后，还可以继续向下采用各向异性刻蚀一定深度，形成竖直侧壁。
那么，在步骤06中重复步骤03～05，从而使得形成的多个具有弧形凹槽侧壁的鳍上的弧形凹槽之间竖直侧壁，如图1所示。
虽然本发明已以较佳实施例揭示如上，然实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书为准。
Claims (4)
1.一种FINFET器件的制备方法，其特征在于，包括：
步骤01：提供一半导体衬底；半导体衬底采用单晶硅衬底；
步骤02：采用各向同性刻蚀，刻蚀半导体衬底，从而在半导体衬底中形成具有弧形侧壁的至少两个沟槽；
步骤03：在沟槽侧壁和底部以及半导体衬底表面形成介质层；
步骤04：采用各向异性刻蚀，去除沟槽底部的介质层；
步骤05：采用各向同性刻蚀，从沟槽底部继续向下刻蚀，从而在沟槽底部的半导体衬底中形成具有弧形侧壁的另一沟槽；之后，将介质层全部去除，从而降低鳍的宽度，提高衬底上的鳍的排布密度，降低单根鳍上的栅极长度；
步骤06：重复步骤03～05，从而在半导体衬底中形成具有多个弧形凹槽侧壁的鳍；其中，获得的具有多个弧形凹槽侧壁的鳍中，弧形凹槽侧壁的端部相连，从而在相邻的弧形凹槽侧壁之间形成尖端，以提高硅鳍的长度，来提高FINFET的驱动电流。
2.根据权利要求1所述的制备方法，其特征在于，所述步骤03中，介质层的形成采用气相沉积工艺。
3.根据权利要求1所述的制备方法，其特征在于，所形成的介质层为氧化薄膜，所述步骤01中，还包括：对半导体衬底进行离子注入，形成具有掺杂类型的半导体衬底。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤04中，各向异性刻蚀过程中，采用等离子体刻蚀与半导体衬底表面垂直的所有面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710523018.3A CN107393964B (zh) | 2017-06-30 | 2017-06-30 | 一种高性能finfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710523018.3A CN107393964B (zh) | 2017-06-30 | 2017-06-30 | 一种高性能finfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107393964A CN107393964A (zh) | 2017-11-24 |
| CN107393964B true CN107393964B (zh) | 2020-10-02 |
Family
ID=60334856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710523018.3A Active CN107393964B (zh) | 2017-06-30 | 2017-06-30 | 一种高性能finfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107393964B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446972A (zh) * | 2010-10-08 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 具有带凹口的鳍片结构的晶体管及其制造方法 |
| CN104078324A (zh) * | 2013-03-29 | 2014-10-01 | 中国科学院微电子研究所 | 堆叠纳米线制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7407847B2 (en) * | 2006-03-31 | 2008-08-05 | Intel Corporation | Stacked multi-gate transistor design and method of fabrication |
| CN104282559A (zh) * | 2013-07-02 | 2015-01-14 | 中国科学院微电子研究所 | 堆叠纳米线mos晶体管及其制作方法 |
| CN104779283A (zh) * | 2014-01-09 | 2015-07-15 | 中芯国际集成电路制造(上海)有限公司 | 增强栅控和电流驱动的finfet器件及制备方法 |
-
2017
- 2017-06-30 CN CN201710523018.3A patent/CN107393964B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446972A (zh) * | 2010-10-08 | 2012-05-09 | 台湾积体电路制造股份有限公司 | 具有带凹口的鳍片结构的晶体管及其制造方法 |
| CN104078324A (zh) * | 2013-03-29 | 2014-10-01 | 中国科学院微电子研究所 | 堆叠纳米线制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107393964A (zh) | 2017-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI544529B (zh) | 鰭狀場效電晶體裝置與其形成方法 | |
| CN102446972B (zh) | 具有带凹口的鳍片结构的晶体管及其制造方法 | |
| KR100618893B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR102067171B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20140327088A1 (en) | Finfet semiconductor device with a recessed liner that defines a fin height of the finfet device | |
| US9748141B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20140099212A (ko) | 맨드렐 산화 공정을 사용하여 finfet 반도체 디바이스용 핀들을 형성하는 방법 | |
| CN112530943A (zh) | 半导体器件及其制造方法 | |
| US10050130B2 (en) | Method of fabricating a semiconductor structure by asymmetric oxidation of fin material formed under gate stack | |
| KR20080099485A (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| KR20130129867A (ko) | 대안적인 채널 물질들로 핀펫 디바이스들을 형성하는 방법 | |
| US7655976B2 (en) | Field effect transistors having protruded active regions and methods of fabricating such transistors | |
| CN111463287B (zh) | 半导体器件及其制造方法及包括其的电子设备 | |
| US9076870B2 (en) | Method for forming fin-shaped structure | |
| TWI728966B (zh) | 半導體元件及其製作方法 | |
| US10141429B2 (en) | FinFET having isolation structure and method of forming the same | |
| CN107393964B (zh) | 一种高性能finfet器件及其制备方法 | |
| CN107046056B (zh) | 鳍式场效应晶体管制造方法 | |
| TWI604569B (zh) | 半導體裝置及其形成方法 | |
| EP3255677A1 (en) | Method for forming finfet device | |
| TWI517402B (zh) | 半導體裝置及其製造方法 | |
| CN111261517B (zh) | 半导体结构及其形成方法 | |
| CN108682685B (zh) | 半导体器件及其制作方法 | |
| CN107068764B (zh) | 半导体器件制备方法 | |
| CN108630752B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |