CN107393961A - 半导体装置及方法 - Google Patents

半导体装置及方法 Download PDF

Info

Publication number
CN107393961A
CN107393961A CN201710346259.5A CN201710346259A CN107393961A CN 107393961 A CN107393961 A CN 107393961A CN 201710346259 A CN201710346259 A CN 201710346259A CN 107393961 A CN107393961 A CN 107393961A
Authority
CN
China
Prior art keywords
ferroelectric material
substrate
semiconductor device
ferroelectric
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710346259.5A
Other languages
English (en)
Inventor
史帝芬·费拉候史奇
拉夫·尹葛恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107393961A publication Critical patent/CN107393961A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种半导体装置及方法，该半导体装置包括衬底；形成于该衬底上方的栅极结构，该栅极结构包括具有第一残余极化的第一铁电材料、及具有第二残余极化的第二铁电材料，该第一残余极化小于该第二残余极化；以及形成于该衬底中的源极与漏极区，该源极与漏极区是通过在该栅极结构下面沿着长度方向延展的沟道区而侧向隔开，其中该第一铁电材料与该第二铁电材料是在与该衬底的上表面平行的平面中堆栈。

Description

半导体装置及方法
技术领域
本发明大体上关于半导体装置、及制作半导体装置时所运用的方法，并且更尤其关于将用于非易失性内存应用中的先进技术节点使用的铁电FET。本发明有一些态样是关于非易失性记忆胞，各胞元有二或更多个基于铁电FET的位。
背景技术
目前，半导体储存技术代表某些最常用的数据储存技术。半导体内存使用半导体为基础的电路组件，诸如晶体管或电容器，用以储存信息，而且常见的半导体内存芯片可含有数百万个此类电路组件。半导体内存存在易失性及非易失性两种形式。在现代计算机中，主要储存器几乎排他性地由动态易失性半导体内存或动态随机访问内存(DRAM)所组成。由于世纪交替，非易失性半导体内存有一种称为闪存的类型已在家庭计算机脱机储存方面占有一席之地。非易失性半导体内存也在各种先进电子装置及专用计算机中用于辅助储存。
对于更大移动性、更高积体密度及更低功率日益增加的需求不断地驱使开发复杂的电子装置，例如：微芯片，以达到目前制作技巧的极限。尤其是，举例来说，移动性的需求增加是受到诸如物联网(IoT)的开发所驱使，从而驱使对于非易失性内存装置的关注增加。尤其是，闪存技术市场从1998年11％的市占率起快速攀升至在2006年超过32％。同时，DRAM技术的市占率则从61％降至56％，并且持续在衰退。这样的趋势不太可能改变，因为就写入耐久性、写入电压及功率消耗而言，非易失性内存相比于目前诸如DRAM的技术具有无可憾动的效能优势。
降低每储存单位成本及补偿更大位错误率的下一代概念经斟酌是以多阶胞元(MLC)为基础，其代表内存组件每个胞元能够储存的信息超过单一位。尤其是，MLC NAND闪存是一种每个胞元使用多个层级的闪存技术，允许在使用与每个胞元仅储存单一位信息的单阶胞元相同数目的晶体管时，能储存更多的位。
改良内存阵列的另一努力方向是针对铁电栅极场效晶体管(FeFET)。一般来说，铁电材料具有介电性晶体，展现与具有自发性磁化的铁磁材料类似的自发性电极化。对铁电材料施加适当的外部电场时，铁电材料的极化方向可能重新取向180度。基本想法是要在铁电内存中将自发性极化方向用于储存数字位。在FeFET中，所利用的效应是有可能以施加于铁电材料的适当电场为基础来调整铁电材料的极化状态，该铁电材料在FeFET中通常是栅极氧化物。由于铁电材料只要就极化状态未曝露至高、反向电场或高温(“居里温度”)便能保留极化状态，因此有可能“编程”由铁电材料所构成的电容器，使得诱发的极化状态反映信息单元。因此，即使将因此而“编程”的装置从电源供应器移除，仍得以保留诱发的极化状态。按照这种方式，FeFET容许实施非易失性电气可切换数据储存装置。
以铁电材料为基础，有可能提供非易失性内存装置，尤其是构造方面类似于DRAM装置的随机性额外内存装置，但不同处在于，使用的是铁电层，而不是介电层，所以获得非易失性内存装置。举例而言，FeRAM中的1T-1C储存胞设计在构造方面类似于广泛使用的DRAM中的储存胞，原因在于两种胞元类型都包括一个电容器及一个额外晶体管-DRAM胞元电容器中使用的是线性介电质，而在FeRAM胞元电容器中，介电结构包括铁电材料。将其它类型的FeRAM实现为1T储存胞，其由单一FeFET所组成，所运用的是铁电介电质，而不是常见MOSFET的栅极介电质。介于FeFET的源极与漏极之间的电流-电压特性大体上取决于铁电介电质的电极化，亦即，FeFET是处于导通还是断开状态，端视铁电介电质的电极化状态的取向而定。在FeFET上写入是相对于源极对栅极施加写入电压来达成，而1T-FeRAM是在对源极与漏极施加读取电压时通过测量电流来读出。注意到的是，1T-FeRAM的读出属于非破怀性。
虽然FeFET或铁电电容器理论上代表复杂半导体装置非常有前途的概念，但要识别与复杂装置现有先进制造程序兼容的适当铁电材料仍是困难的工作，对于非常小的尺度尤其困难。举例而言，诸如PZT或钙钛矿等常见的铁电材料与标准CMOS制程并不兼容。根据目前的理解，目前制作技术中所用铪(Hf)为主的材料呈现顺电行为(para-electricbehavior)，因为氧化铪主要呈现单斜晶体结构。然而，近来的研究结果指出，以氧化铪为基础的介电材料对于具有铁电行为的材料可能是有前途的候选者，可用于制作铁电半导体装置。举例而言，已知单斜结构可在掺有锆(Zr)、硅(Si)、钇(Y)或铝(Al)的氧化铪材料中受到抑制，其中铁电性质的晶体结构可步入稳定。
鉴于以上先前技术的论述，希望进一步改良现有概念。举例而言，希望在MLC中提供一种进一步改良积体密度、功率消耗及目前内存装置可靠度的非易失性内存。
发明内容
以下介绍本发明的简化概要，以便对本发明的一些态样有基本的了解。本概要并非本发明的详尽概述。用意不在于指认本发明的重要或关键要素，或叙述本发明的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。
在本发明的第一态样中，提供一种半导体装置。根据本文中的一些说明性具体实施例，该半导体装置包括衬底；以及形成于该衬底上方的栅极结构，该栅极结构包括具有第一残余极化的第一铁电材料、及具有第二残余极化的第二铁电材料，该第一残余极化小于该第二残余极化；以及形成于该衬底中的源极与漏极区，该源极与漏极区通过在该栅极结构下面沿着长度方向延展的沟道区而侧向隔开，其中该第一铁电材料与该第二铁电材料是在与该衬底的上表面平行的平面中堆栈。
在本发明的第二态样中，提供一种方法。根据本文中的一些说明性具体实施例，该方法包括提供衬底；提供位在该衬底上方的第一铁电材料；提供相邻于该第一铁电材料的第二铁电材料，其中该第一铁电材料与该第二铁电材料是在与该衬底的上表面平行的平面中堆栈；以及提供位在该第一与第二铁电材料上方的栅极电极材料。
在本发明的第三态样中，提供一种方法。根据本文中的一些说明性具体实施例，该方法包括提供衬底；在该衬底上方沉积第一铁电材料；进行布植程序，其中将掺质植入该经沉积第一铁电材料其中一部分以形成嵌埋于该经沉积第一铁电材料内的经掺杂第一铁电材料其中一部分，其中该经掺杂第一铁电材料代表在与该衬底的上表面平行的平面中与该第一铁电材料堆栈的第二铁电材料；以及提供位在该第一与第二铁电材料上方的栅极电极材料。
在本发明的第四态样中，提供一种方法。根据本文中的一些说明性具体实施例，该方法包括在衬底上方形成氧化铪材料层，该氧化铪材料层是至少在该衬底的第一主动区上方形成，以及进行布植程序，其中将硅(Si)、锆(Zr)、镧(La)、铝(Al)、钇(Y)及钆(Gd)其中至少一者植入该第一主动区。
在本发明的第五态样中，提供一种方法。根据本文中的一些说明性具体实施例，该方法包括对半导体装置的栅极施加电压信号；以及将该半导体装置的源极和漏极与接地耦合。在本文中，该半导体装置包括衬底；形成于该衬底上方的栅极结构，该栅极结构包含具有第一残余极化的第一铁电材料、及具有第二残余极化的第二铁电材料，该第一残余极化小于该第二残余极化；以及形成于该衬底中的源极与漏极区，该源极与漏极区通过在该栅极结构下面沿着长度方向延展的沟道区而侧向隔开，其中该第一铁电材料与该第二铁电材料是在与该衬底的上表面平行的平面中堆栈。在本文中，该电压信号至少包含所具电压峰值超过切换电压的第一电压信号，该第二残余极化在该切换电压下翻转取向。
附图说明
本发明可搭配附图参照以下说明来了解，其中相同的附图标记表示相似的组件，并且其中：
图1a至1h根据本发明的一些说明性具体实施例，示意性绘示四阶胞元的四个层级；
图2a至2b根据本发明的一些说明性具体实施例，在截面图示意性绘示四阶胞元；
图3a至3b根据本发明的其它说明性具体实施例，在截面图示意性绘示四阶胞元；
图4a至4e根据本发明的一些说明性具体实施例，在截面图中示意性绘示形成四阶胞元的方法；以及
图5a至5i根据本发明的其它说明性具体实施例，在截面图中示意性绘示形成四阶胞元的方法。
尽管本文所揭示的专利目标易受各种修改和替代形式所影响，其特定具体实施例仍已通过图式中的实施例予以表示并且在本文中予以详述。然而，应了解的是，本文中特定具体实施例的说明用意不在于将本发明限制于所揭示的特定形式，相反地，如随附权利要求书所界定，用意在于涵盖落于本发明的精神及范畴内的所有修改、均等例、及替代方案。
具体实施方式
下面说明本发明的各项说明性具体实施例。为了澄清，本说明书中并未说明实际实作态样的所有特征。当然，将会领会旳是，在开发任何此实际具体实施例时，必须做出许多实作态样特定决策才能达到开发者的特定目的，例如符合***有关及业务有关的限制条件，这些限制条件会随实作态样不同而变。此外，将了解的是，此一开发努力可能复杂且耗时，虽然如此，仍会是受益于本发明的所属领域技术人员的例行工作。
本发明现将参照附图作说明。各种结构、***及装置在图式中只是为了阐释而绘示，为的是不要因所属领域技术人员众所周知的细节而混淆本发明。虽然如此，仍将附图包括进来以说明并阐释本发明的说明性实施例。本文中使用的字组及词组应了解并诠释为与所属领域技术人员了解的字组及词组具有一致的意义。与所属领域技术人员了解的通常或惯用意义不同的词汇或词组(即定义)的特殊定义，用意不在于通过本文词汇或词组的一致性用法提供暗示。就一词汇或词组用意在于具有特殊意义的方面来说，即有别于所属领域技术人员了解的意义，此一特殊定义应会按照为此词汇或词组直接且不含糊地提供此特殊定义的定义方式，在本说明书中明确提出。
本发明关于一种形成半导体装置的方法，并且关于半导体装置，其中该半导体装置整合于芯片上或芯片中。根据本发明的一些说明性具体实施例，半导体装置可实质代表FET，例如：MOSFET或MOS装置。提及MOS装置时，所属领域技术人员将了解的是，虽然使用措辞“MOS装置”，但用意并不局限于含金属栅极材料及/或含氧化物栅极介电材料。
本发明的半导体装置涉及通过使用先进技术所制作的装置，亦即半导体装置是通过应用于小于100nm技术节点的技术来制作，例如，小于50nm或小于35nm的技术节点。所属领域技术人员将了解的是，根据本发明，可施用小于或等于45nm的基本规范。所属领域技术人员将了解的是，本发明提出所具结构最小长度尺寸及/或宽度尺寸小于100nm的半导体装置，例如，小于50nm或小于35nm。举例而言，本发明可提供通过使用45nm技术来制作的半导体装置，例如，28nm或甚至更小的技术。
所属领域技术人员将了解的是，可将半导体装置制作为P沟道MOS晶体管或PMOS晶体管及N沟道晶体管或NMOS晶体管；两种晶体管类型都可利用或不用迁移率强化应力源特征或应变诱发特征来制作。注意到的是，电路设计人员可使用受应力及未受应力的PMOS及NMOS晶体管，混合并且匹配装置类型，以在其最适应设计中的半导体装置时，利用各装置类型的最佳特性。
请参照图1a至1h，根据本发明的一些说明性具体实施例，半导体装置将会就操作模式作说明。尤其是，图1a、1c、1e及1g在截面图中示意性绘示半导体装置在不同操作模式中的情况。图1b、1d、1f及1h示意性绘示对应于如关于不同操作模式分别在图1a、1c、1e、1g中所绘示的半导体装置的P-E图。该P-E图代表磁滞回路，并因此指出半导体装置的铁电性质。
根据本发明的一些说明性具体实施例，如图1a、1c、1e及1g中示意性绘示的半导体装置示意性展示就非易失性记忆胞实施四阶胞元结构的铁电FET或FeFET。
图1a、1c、1e及1g各展示形成于衬底3上方的栅极结构1。衬底3举例而言，可以是主体衬底，或可代表硅绝缘体(SOI)衬底或硅/锗绝缘体(SGOI)衬底的主动层。大体上，“衬底”一词可理解成涵盖所属技术领域中已知且运用于制作半导体装置的所有种类的衬底，尤其是半导体衬底及半导电性衬底。所属领域技术人员将了解的是，并不受限于特殊种类的衬底。
根据本发明的一些说明性具体实施例，栅极结构1可包括含第一铁电材料5、及第二铁电材料7的栅极介电质，其中该第一铁电材料与该第二铁电材料是在与衬底3的上表面US平行的平面中堆栈。根据本文的一些说明性实施例，该第一铁电材料可具有第一残余极化(remanent polarization)，该第一残余极化比与该第二铁电材料相关联的第二残余极化实质更小。
根据本发明的一些说明性具体实施例，该栅极介电质上方布置栅极电极材料10，例如：如按照现有制作MOSFET时所运用的多晶硅、非晶硅或栅极金属材料。
根据本发明的一些说明性具体实施例，可在栅极电极材料10与该栅极介电质之间插置功函数调整材料9。举例而言，功函数调整材料9可包含氮化钛(TiN)及类似者。
所属领域技术人员将了解的是，除了第一与第二铁电材料5、7以外，该栅极介电质可更包含高k材料，诸如氧化铪、氮氧化铪、氧化硅及类似者。
根据本发明的一些说明性具体实施例，该第一与第二铁电材料可具有范围自约7nm至10nm的厚度。然而，所属领域技术人员将了解的是，这并不对本发明造成任何限制，而且如本文中明确界定，可将具有不同厚度的铁电材料列入考虑。
根据一些说明性具体实施例，栅极结构1可实施与第一和第二铁电材料5、7相关联的一些极化组合，亦即“00”、“10”、“01”、“11”。因此，可实施四阶胞元结构。
根据本发明的一些说明性具体实施例，图1a展示具有极化组合“00”的操作模式中的栅极结构1，据此，第一铁电材料5具有极化“0”，并且第二铁电材料7具有极化“0”。图1b展示具有极化组合“10”的操作模式中的栅极结构1，据此，第一铁电材料5具有极化“1”，并且第二铁电材料7具有极化“0”。图1c展示具有极化组合“01”的操作模式中的栅极结构1，据此，第一铁电材料5具有极化“0”，并且第二铁电材料7具有极化“1”。图1d展示具有极化组合“11”的操作模式中的栅极结构1，据此，第一铁电材料5具有极化“1”，并且第二铁电材料7具有极化“1”。
所属领域技术人员将了解的是，状态“00”、“10”、“01”、“11”各可储存与单一位DRAM胞元电荷均等的电荷。所属领域技术人员将了解的是，如以上所述的半导体装置可实施两个单一位胞元的组合。
关于就第一与第二铁电材料5、7在图1a、1b、1c及1d中以“0”、“1”所示的状态，这些状态指出残余极化(亦即，零外部电场下维持的极化)受取向的相反方向。尤其是，状态“0”可与相关联铁电材料内的极化取向相关联，使得包含此铁电材料的FeFET处于「断开」状态。因此，状态“1”指出相关联铁电材料的残余极化的取向，其中所考虑的FeFET处于“导通”状态。然而，这未对本发明造成任何限制，并且所属领域技术人员将了解的是，状态“0”、“1”是任意指定至FeFET的铁电材料内极化的特定取向，但一旦选择特定指定，便要就一致性维持该指定。本发明不受限于特定指定，而且所选择的指定仅用于说明性目的，用意不在于通过任何手段限制本发明。
图1b、1d、1f及1h各展示P-E图，其为极化P与作用于第一和第二铁电材料5、7的电场E的关系图(电场E涉及对源极和漏极施加0V时对栅极电极施加的电压)。P-E图中通过磁滞回路表示第一与第二铁电材料5、7的铁电性质，亦即，磁滞回路5-H代表第一铁电材料的行为，而磁滞回路7-H与第二铁电材料7相关联。根据磁滞回路5-H，电场E从极化饱和(亦即，达到最大)时的最大值降到零的过程中，极化仅以等于零的电场稍微降至残余极化Pr5。当电场E进一步降至矫顽场强度(coercive field strength)(极化消失时的电场E)，极化P便快速降至零。若E在极化饱和(亦即，达到最大)时达到负最大值，则当第一铁电材料5完全极化时，第一铁电材料5的极化P达到负最大值。当电场E再次地升至零时，极化P便稍微升至-Pr5的残余极化，而当达到各别的矫顽场强度时，极化P便逐渐离开零。若将电场E进一步增加到极化饱和(亦即，达到最大)时的最大值，则第一铁电材料5在饱和时达到最大极化。
磁滞回路5-H、7-H展示特异行为，亦即，只要电场从负最大值/正最大值开始升高/降低到不超出切换场强度(5-H的情况为-Esw5、Esw5，7-H的情况为-Esw7、Esw7)，一经移除电场(E至0)，残余极化状态便不再改变。然而，在顺着一个方向超过切换场强度之后，一经移除电场，残余极化状态便会相对于电场E的轴而镜射(亦即，残余极化的正负号翻转)。
图1b指出用于将状态“0”、“0”写入第一与第二铁电材料5、7的写入操作时的P-E图。为了将“0”写入第一与第二铁电材料5、7，对栅极结构1施加电压信号，该电压信号具有比-Esw7更小的电压峰值。
根据本发明的一些说明性具体实施例，该电压信号可以是矩形电压-时间-信号，其中一电压在充分时间内比-Esw7更低(例如：在第二铁电材料7具有±4V的切换电压时为-5V)，在P-E图的第三象限得到最大极化或饱和极化。由于电压脉冲有限，因此在电压信号结束处对栅极结构1施加零伏特时，会达到残余极化-Pr5及-Pr7。从而将残余极化状态“0”与“0”写入第一与第二铁电材料，与第一和第二铁电材料之前的残余极化状态没有相关性。
磁滞回路5-H与7-H在磁滞回路5-H与7-H的第三象限中的箭号表示极化在电压脉冲结束处离开各别残余极化。
图1d示意性绘示用于将“1”写入第一铁电材料5、及在第二铁电材料7中写入“0”的写入操作的P-E图。根据本发明的一些说明性具体实施例，对栅极结构1施加包含两个电压脉冲的电压信号。
根据一些说明性具体实施例，电压信号举例而言，可包含在电压导致电场超过切换场-Esw7时具有电压峰值(例如，第二铁电材料具有±4V的切换电压时为-5V)的第一电压脉冲、以及具有导致电场超过Esw5的电压峰值(例如，第一铁电材料5具有±2V的切换电压时为+3V)的后继第二电压信号。这两个电压信号都可通过在有限时段比对应于Esw5的电压更小的至少一个中间电压位准分开，诸如0V，或第二电压信号可直接跟随第一电压信号而不用中间电压位准。
图1d的磁滞回路5-H与7-H中的箭号表示第一铁电材料5的极化离开残余极化Pr5，并且第二铁电材料7的极化离开残余极Pr7，原因在于对应于电场的电压处的电压峰值高于Esw5。
图1f示意性绘示用于将“0”写入第一铁电材料5、及在第二铁电材料7中写入“1”的写入操作的P-E图。根据本发明的一些说明性具体实施例，对栅极结构1施加包含两个电压脉冲的电压信号。
根据如以上所述的写入操作，所属领域技术人员将了解的是，根据本文中的一些说明性具体实施例，可对栅极结构1施加电压信号，并且可将源极和漏极(图未示)与接地耦合，其中该电压信号至少包含所具电压峰值超过切换电压的第一电压信号，第二残余极化Pr7在该切换电压下翻转取向(亦即，超过Esw7的电场在第一与第二铁电材料5、7上作用)。在本文的一些特殊说明性具体实施例中，该电压信号可更包含所具电压峰值超过切换电压的第二电压信号，第一残余极化Pr5在该切换电压下翻转取向(亦即，超过Esw5的电场在第一与第二铁电材料5、7上作用)。
根据一说明性具体实施例，电压信号举例而言，可包含在电压导致电场超过切换场Esw7时具有电压峰值(例如，第二铁电材料具有±4V的切换电压时为5V)的第一电压脉冲、以及具有导致电场超过-Esw5的电压峰值(例如，第一铁电材料5具有±2V的切换电压时为-3V)的后继第二电压信号。这两个电压信号都可通过在有限时段比对应于-Esw5的电压更大的至少一个中间负电压位准而分开，诸如0V，或第二电压信号可直接跟随第一电压信号而不用中间电压位准。
图1f的磁滞回路5-H与7-H中的箭号表示第一铁电材料5的极化离开残余极化-Pr5，并且第二铁电材料7的极化离开残余极Pr7，原因在于对应于电场的电压处的电压峰值低于-Esw5。
图1h指出用于将状态“1”、“1”写入第一与第二铁电材料5、7的写入操作时的P-E图。为了将“1”写入第一与第二铁电材料5、7，对栅极结构1施加电压信号，该电压信号具有比Esw7更高的电压峰值。
所属领域技术人员将了解的是，如图1b、1d、1f及1h中绘示的大项目符号是指图1a、1c、1e及1g所示半导体装置的总“有效”极化，此导因于第一与第二铁电材料5、7的残余极化Pr5与Pr7的迭加。该大项目符号代表内存可处的不同状态，在目前图1b、1d、1f及1h的例子中有四种记忆状态。如图1a、1c、1e及1g所示的半导体装置展示多阶FeFET装置的一实施例，亦即四阶FeFET装置。
根据本发明的一些说明性具体实施例，该电压信号可以是矩形电压-时间-信号，其中一电压在充分时间内比Esw7更低(例如：在第二铁电材料7具有±4V的切换电压时为5V)，在P-E图的第三象限得到最大极化或饱和极化。由于电压脉冲有限，因此在电压信号结束处对栅极结构1施加零伏特时，达到残余极化Pr5及Pr7。因此，将残余极化状态“1”与“1”写入第一与第二铁电材料5、7，与第一和第二铁电材料之前的残余极化状态没有相关性。
磁滞回路5-H与7-H在磁滞回路5-H与7-H的第一象限中的箭号表示极化在电压脉冲结束处离开各别残余极化。
请参照图2a及2b，半导体装置将会根据本发明的一些说明性具体实施例作说明。图2a以截面图示意性展示，根据的是平行于衬底3的上表面的法线的平面(此衬底与如以上参照图1所述的衬底3相似且有鉴于此而以相同附图标记表示)。
根据本发明的一些说明性具体实施例，半导体装置包含形成于衬底3上方的栅极结构20，其中栅极结构20包含栅极电极材料22、具有第一残余极化的第一铁电材料23、及具有与第一残余极化不同的第二残余极化的第二铁电材料25。根据本文中的一些说明性具体实施例，第一与第二残余极化可对应于第一与第二铁电材料5、7的残余极化，如以上关于图1a至1h所述。
请参照图2a及2b，半导体装置更包含形成于衬底3中的源极与漏极区27。源极与漏极区27为通过衬底3中在栅极结构20下面沿着栅极结构20长度方向延展的沟道区而分开。尤其是，该长度方向如图2a及2b中的双箭号L所示，对应于电荷载子在半导体装置的“导通”状态中流经沟道区的方向。
请参阅图2a，第一铁电材料23与第二铁电材料25是在与该衬底的上表面平行的平面中堆栈。亦即，沿着长度方向L，以一前一后的方式配置第一与第二铁电材料23、25。尤其是，介于第一与第二铁电材料23、25之间的边界B是跨长度方向L而取向，例如：垂直于长度方向L。
图2b示意性绘示第一与第二铁电材料23、25及源极与漏极区27的俯视图。边界B经取向而跨长度方向L安放，举例而言，边界B可相对于长度方向L而垂直取向。
请参照图3a及3b，半导体装置将会根据本发明的其它说明性具体实施例作说明。图3a展示半导体装置，其包含衬底3(类似于如以上参照图1a至1h及图2a至2b所述的衬底3)、以及形成于衬底3上方的栅极结构30，其中栅极结构30包含具有第一残余极化的第一铁电材料33、相邻于栅极结构30在衬底3中形成的源极与漏极区37，其中源极与漏极区37是通过在栅极结构30下面沿着长度方向L延展的沟道区而分开。在如图3a所示的截面图中，第一铁电材料沿着长度方向L在栅极结构30的栅极电极材料32下面完全延展。
请参照图3b，所示为第一铁电材料33及第二铁电材料35的俯视图，其中第二铁电材料35是在源极与漏极区37之间相邻于第一铁电材料33而设。第一铁电材料33与第二铁电材料35为再次地在与衬底3的上表面平行的平面中堆栈，并且介于第一与第二铁电材料35之间的边界B为相对于长度方向L而平行取向。
请参照图4a至4e，下面说明一种方法。根据本发明的一些说明性具体实施例，该方法可运用于形成如本文中关于一些说明性具体实施例所述的半导体装置。
图4a示意性绘示制作期间处于早期阶段的半导体装置，其中提供衬底3，并且在衬底3上方提供第一铁电材料40。衬底3可根据以上关于图1a至1h、图2a至2b及图3a至3b所述的衬底3来提供。提供第一铁电材料40可包含在衬底3上方形成第一铁电材料40，形成方式举例而言，是透过原子层沉积(ALD)沉积经掺杂氧化铪材料，例如：掺有Si、Zr、La、Al、Y及Gd其中至少一者的氧化铪，并且以适当的退火步骤在经沉积材料中诱发铁电相位。或者，第一铁电材料40可透过循序脉冲激光沉积(SPLD)技巧，通过沉积经稀土改质的铪薄膜来形成。在本文的一些说明性实施例中，可将掺杂铁电稀土的Sm:HfO2(SHO)及Gd:HfO2(GHO)薄膜制作为第一铁电材料40。
请参照图4b，截面图中示意性绘示该方法的更晚期阶段，此时形成将第一铁电材料40的上表面部分包覆的屏蔽图型44。请参照图4c，所示为从而图型化的第一铁电材料40的俯视图，其中破折线b-b所示为图4b中取看的截面。
根据本发明的一些说明性具体实施例，进行布植程序(图未示)以将掺质植入经曝露的第一铁电材料40。植入的掺质改变第一铁电材料的铁电行为，举例来说，可增大或减小第一铁电材料的残余极化。根据本文中的一些特殊说明性实施例，通过布植掺质，可增大第一铁电材料40的残余极化。举例而言，可在Si、Zr、La、Al、Y及Gd中选择掺质。
图4d示意性绘示该方法在制作期间更晚期阶段的情况，此为在移除屏蔽图型44、并且在图4a至4c的方法中所提供的侧向双层堆栈上形成包含栅极电极材料46、及任选的功函数调整材料48(例如：TiN)的栅极堆栈之后的情况。由于布植程序的关系，经受布植的第一经曝露铁电材料40转换成第二铁电材料42。半导体装置如图4d所示，可更包含在衬底3中与栅极堆栈对准所形成的源极与漏极区47。源极与漏极区47是通过包含铁电材料40、42、栅极电极材料46及功函数调整材料48的栅极堆栈或栅极结构下面沿着长度方向延展的沟道区侧向隔开。
根据图4e，所示为第一铁电材料40及第二铁电材料42连同源极与漏极区47的截面俯视图。第一铁电材料40与第二铁电材料42是在与衬底3的上表面平行的平面中堆栈。
根据本发明的一些说明性具体实施例，第一铁电材料40及第二铁电材料42各可沿着长度方向在栅极电极材料46下面完全延展。然而，这不会对本发明造成任何限制，而且所属领域技术人员将了解的是，图4c中的屏蔽图型44一经适当取向，便可形成对应于如上关于图2a及2b所述具体实施例的组态。
请参照图5a至5i，将说明根据本发明的其它说明性具体实施例的一种方法。请参照图5a，截面图中示意性绘示半导体装置在制作期间非常早期阶段的情况，此为提供衬底3(类似于以上关于图1a至4e所述的衬底3)、并且在衬底3上提供第一铁电材料50之后的情况。所属领域技术人员在完整阅读本发明之后将了解的是，根据如以上关于图4a所述的技巧，可在衬底3上方提供第一铁电材料50。
图5b示意性绘示半导体装置在制作期间更晚期阶段的情况，此为形成虚设栅极之后的情况，该虚设栅极包含虚设栅极材料52及第一铁电材料50，第一铁电材料50可根据虚设栅极材料52进行图型化。根据本发明的一些说明性具体实施例，虚设栅极材料52可以是硅材料，诸如多晶硅或非晶硅及类似者。
请参照图5c，示意性绘示的是半导体装置在制作期间更晚期阶段的情况，此为相邻于虚设栅极形成间隔物结构54之后的情况，间隔物结构54包覆虚设栅极52的侧壁。根据本发明的一些说明性具体实施例，间隔物结构54可以是相邻于虚设栅极结构而设的虚设填部，尤其是位在所示虚设栅极结构与相邻未图示的虚拟结构之间。因此，虚设栅极可通过虚设填部/间隔物结构54来侧向围蔽。
请参照图5d，示意性绘示的是半导体装置在制作期间更晚期阶段的情况，此为选择性地移除虚设栅极材料52、并且提供虚设填部/间隔物结构54所界定的栅极沟槽56之后的情况。栅极沟槽56使第一铁电材料50的上表面曝露。
图5e示意性绘示半导体装置在制作期间更晚期阶段的情况，此为在栅极沟槽56中形成间隔物结构58(例如：间隔物衬垫)将第一铁电材料50的上表面部分包覆、并且使第一铁电材料50的上表面部分曝露之后的情况，其中形成具有更小开口面积的栅极沟槽56'。根据本发明的一些说明性具体实施例，间隔物结构58可通过氮化硅及氧化硅其中一者来形成，可将其沉积并且异向性蚀刻，从而产生间隔物结构58。
请参照图5f，示意性绘示的是半导体装置在制作期间更晚期阶段的情况，此时与间隔物结构54及间隔物结构58对准进行布植程序57。布植程序57可类似于如以上关于图4a至4e所述的布植程序。
根据本发明的一些说明性具体实施例，可连同视需要的退火程序(图未示)，通过布植程序将第一铁电材料50转换成第二铁电材料50'，第二铁电材料50'与第一铁电材料50具有不同的残余极化，诸如相比于第一铁电材料50实质更高或更低的残余极化。根据本文中的一些说明性具体实施例，相比于第一铁电材料50，第二铁电材料50'可具有实质更高的残余极化。
图5g示意性绘示半导体装置在制作期间更晚期阶段的情况，此为完成布植57并且移除间隔物结构58之后的情况。在本文中，回复栅极沟槽56，并且使第一铁电材料50的上表面曝露。因此，提供一种侧向三层堆栈(“侧向”是指平面中与衬底3的上表面平行的方向)。
图5h示意性绘示半导体装置在制作期间更晚期阶段的情况，此为以例如多晶硅、非晶硅或现有栅极电极金属的栅极电极材料66填充栅极沟槽56之后的情况。视需要地，在以栅极电极材料66填充沟槽56前，可先沉积功函数调整材料64。根据本文的一些说明性实施例中，可保形沉积任选的功函数调整材料64。根据一些特殊实施例，功函数调整材料56可包含TiN。所属领域技术人员在完整阅读本发明之后将了解的是，通过保形沉积视需要的功函数调整材料64，可在栅极沟槽56中提供U形功函数调整材料64。或者，功函数调整材料64可仅在栅极沟槽56中通过包覆第一与第二铁电材料50、50'的上表面、并且仅部分包覆虚设填部/间隔物结构54的经曝露内侧壁来形成。然而，U形功函数调整材料64可以可靠地包封栅极电极材料66。
图5i示意性绘示半导体装置在制作期间更晚期阶段的情况，此为移除虚设填部/间隔物结构54、并且使包含第一与第二铁电材料50、50'与栅极电极材料66(连同视需要的功函数调整材料64)的栅极结构60曝露之后的情况。
随后，可根据已知的FEOL处理继续处理，以相邻于栅极结构60的方式布植源极/漏极区，以此类推。因此，第一铁电材料50侧向围蔽第二铁电材料50'。
关于上述用于将第一铁电材料转换成第二铁电材料的布植程序，连同视需要的退火程序(图未示)，布植程序可包含将Si、Zr、La、Al、Y及Gd其中至少一者植入第一铁电材料。根据本文中的一些特殊说明性实施例，第一铁电材料可以是铁电氧化铪材料。在特殊说明性实施例中，布植程序可包含以约1e16原子/cm2的布植剂量布植硅。
根据本发明的一些说明性具体实施例，第一铁电材料可具有±2V的切换电压，并且第二铁电材料可具有±4V的切换电压。用于将位写入所揭示四阶位格的电压信号可在±5V处具有用于写入“0”、“0”、或“1”、“1”的电压峰值(端视电压峰值的正负号而定)，而用于写入“0”、“1”、或“1”、“0”的电压信号包含在±5V及±3V处具有峰值的电压信号的组合(端视正负号而定)。所属领域技术人员在完整阅读本发明之后将了解的是，所揭示用于切换电压及电压峰值的明确值并无特别限制，只要电压峰值高于切换电压，并且第一与第二铁电材料具有不同切换电压(及不同残余极化)即可。
以上所揭示的特定具体实施例仅属描述性，正如本发明可用所属领域技术人员所明显知道的不同但均等方式予以修改并且实践而具有本文教示的效益。举例而言，以上所提出的程序步骤可按照不同顺序来进行。再者，如下面权利要求书中所述除外，未意图限制于本文所示构造或设计的细节。因此，证实可改变或修改以上揭示的特定具体实施例，而且所有此类变体全都视为在本发明的范畴及精神内。要注意的是，本说明书及所附申请专利范围中如“第一”、“第二”、“第三”或“第四”之类用以说明各个程序或结构的术语，仅当作此些步骤/结构节略参考，并且不必然暗喻此些步骤/结构的进行/形成序列。当然，取决于精准声称的措辞，可或可不需要此些程序的排列顺序。因此，本文寻求的保护如以下权利要求书中所提。

Claims (21)

1.一种半导体装置，包含：
衬底；
栅极结构，形成于该衬底上方，该栅极结构包含具有第一残余极化的第一铁电材料、及具有第二残余极化的第二铁电材料，该第一残余极化小于该第二残余极化；以及
形成于该衬底中的源极与漏极区，该源极与漏极区是通过在该栅极结构下面沿着长度方向延展的沟道区而侧向隔开；
其中，该第一铁电材料与该第二铁电材料是在与该衬底的上表面平行的平面中堆栈。
2.如权利要求1所述的半导体装置，其中，该第一与第二铁电材料是沿着平行于该长度方向的方向堆栈。
3.如权利要求2所述的半导体装置，其中，该第一铁电材料与该第二铁电材料其中一者是插置于该第一铁电材料与该第二铁电材料的另一者所形成的两个区域之间。
4.如权利要求3所述的半导体装置，其中，该栅极结构还包含栅极电极材料、及实质U形的功函数调整材料，该功函数调整材料将该栅极电极材料与该第一和第二铁电材料分开。
5.如权利要求1所述的半导体装置，其中，该第一与第二铁电材料是沿着跨该长度方向的方向堆栈。
6.如权利要求1所述的半导体装置，其中，该第一铁电材料以约±2V或更小的切换电压切换其极化状态，并且该第二铁电材料以所具绝对值实质大于约2V的切换电压切换其极化状态。
7.如权利要求1所述的半导体装置，其中，该第一铁电材料包含具有第一掺质的氧化铪材料，并且该第二铁电材料包含具有与该第一掺质不同的第二掺质的氧化铪材料。
8.如权利要求1所述的半导体装置，其中，该第一与第二铁电材料的厚度范围是自约7nm至10nm。
9.如权利要求1所述的半导体装置，其中，该第一与第二铁电材料的其中一者包含以范围自约0.02至0.04的莫耳分率掺有硅的氧化铪材料。
10.一种方法，包含：
提供衬底；
提供位在该衬底上方的第一铁电材料；
提供相邻该第一铁电材料的第二铁电材料，其中该第一铁电材料与该第二铁电材料是在与该衬底的上表面平行的平面中堆栈；以及
提供位在该第一与第二铁电材料上方的栅极电极材料。
11.如权利要求10所述的方法，其中，提供该第一与第二铁电材料包含：
在该衬底上方沉积该第一铁电材料；
在该经沉积第一铁电材料上方形成屏蔽图型，该屏蔽图型留下该经沉积第一铁电材料的上表面部分部分曝露；
根据该屏蔽图型进行布植程序，其中掺质是与该屏蔽图型对准植入该第一铁电材料其中一部分，该第一铁电材料的该经掺杂部分形成该第二铁电材料；
移除该屏蔽图型；以及
在该第一与第二铁电材料上方形成栅极电极。
12.如权利要求11所述的方法，其中，该第一铁电材料包含氧化铪材料，以及其中该布植程序包含布植硅(Si)、锆(Zr)及钛(Ti)其中至少一者。
13.如权利要求12所述的方法，其中，该布植程序包含以约1e16原子/cm2的布植剂量布植硅。
14.如权利要求10所述的方法，还包含在提供该第二铁电材料前：
在该第一铁电材料上方形成虚设栅极；
相邻于该虚设栅极结构提供虚设填部，该虚设填部侧向围蔽该虚设栅极；
相对于该虚设填部选择性地移除该虚设栅极，其中栅极沟槽是在移除该虚设栅极时形成，该栅极沟槽使该第一铁电材料的上表面部分曝露；以及
在该栅极沟槽中形成间隔物结构，该间隔物结构包覆该栅极沟槽的内侧壁；
其中该第二铁电材料是与该间隔物结构对准而设。
15.如权利要求14所述的方法，其中，提供该第二铁电材料包含与该间隔物结构及该虚设填部对准进行布植程序，其中掺质是与该间隔物结构及该虚设填部对准植入该第一铁电材料其中一部分，该第一铁电材料的该经掺杂部分形成该第二铁电材料。
16.如权利要求15所述的方法，还包含在该布植程序之后：
移除该间隔物结构；以及
在该栅极沟槽中沉积功函数调整材料与栅极电极材料。
17.如权利要求16所述的方法，其中，沉积该功函数调整材料包含保形沉积该功函数调整材料的衬垫。
18.如权利要求15所述的方法，其中，该第一铁电材料包含氧化铪材料，以及其中该布植程序包含布植硅(Si)、锆(Zr)及钛(Ti)其中至少一者。
19.如权利要求15所述的方法，其中，该布植程序包含以约1e16原子/cm2的布植剂量布植硅。
20.一种方法，包含：
提供衬底；
在该衬底上方沉积第一铁电材料；
进行布植程序，其中将掺质植入该经沉积第一铁电材料其中一部分以形成嵌埋于该经沉积第一铁电材料内的经掺杂第一铁电材料其中一部分，其中该经掺杂第一铁电材料代表在与该衬底的上表面平行的平面中与该第一铁电材料堆栈的第二铁电材料；以及
提供位在该第一与第二铁电材料上方的栅极电极材料。
21.一种方法，包含：
对半导体装置的栅极施加电压信号；以及
将该半导体装置的源极和漏极与接地耦合；
其中该半导体装置包含：
衬底；
栅极结构，形成于该衬底上方，该栅极结构包含具有第一残余极化的第一铁电材料、及具有第二残余极化的第二铁电材料，该第一残余极化小于该第二残余极化；以及
该源极与漏极区，形成于该衬底中，该源极与漏极区是通过在该栅极结构下面沿着长度方向延展的沟道区而侧向隔开；
其中该第一铁电材料与该第二铁电材料是在与该衬底的上表面平行的平面中堆栈；以及
其中该电压信号至少包含所具电压峰值超过切换电压的第一电压信号，该第二残余极化在该切换电压下翻转取向。
CN201710346259.5A 2016-05-17 2017-05-17 半导体装置及方法 Pending CN107393961A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662337488P 2016-05-17 2016-05-17
US62/337,488 2016-05-17

Publications (1)

Publication Number Publication Date
CN107393961A true CN107393961A (zh) 2017-11-24

Family

ID=60329617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710346259.5A Pending CN107393961A (zh) 2016-05-17 2017-05-17 半导体装置及方法

Country Status (3)

Country Link
US (1) US20170338350A1 (zh)
CN (1) CN107393961A (zh)
TW (1) TWI647820B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110163085A (zh) * 2019-04-08 2019-08-23 杭州士兰微电子股份有限公司 传感器组件的极化方法
CN112447831A (zh) * 2020-10-19 2021-03-05 清华大学 提升铁电晶体管性能的器件结构及制备方法
US20210328063A1 (en) * 2020-04-20 2021-10-21 Unist (Ulsan National Institute Of Science And Technology) Ultra high-density memory and multi-level memory device and method of fabricating the same
CN113644078A (zh) * 2020-04-27 2021-11-12 爱思开海力士有限公司 半导体装置以及该半导体装置的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180106662A (ko) * 2017-03-21 2018-10-01 에스케이하이닉스 주식회사 강유전성 메모리 소자
JP6920192B2 (ja) * 2017-12-28 2021-08-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102578816B1 (ko) * 2018-03-16 2023-09-15 에스케이하이닉스 주식회사 강유전성 메모리 장치
US10879392B2 (en) 2018-07-05 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor device
KR102557915B1 (ko) * 2018-07-05 2023-07-21 삼성전자주식회사 반도체 장치
KR20210002369A (ko) 2019-06-24 2021-01-08 삼성전자주식회사 반도체 소자
CN112310214B (zh) 2019-07-31 2021-09-24 复旦大学 一种非易失性铁电存储器及其制备方法
US11069676B2 (en) * 2019-09-27 2021-07-20 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11430510B2 (en) * 2020-12-11 2022-08-30 International Business Machines Corporation Multi-level ferroelectric field-effect transistor devices
CN116782658B (zh) * 2022-03-07 2024-06-07 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989927A (en) * 1996-05-30 1999-11-23 Oki Electric Industry Co., Ltd. Non-volatile semiconductor and memory cell and method for production thereof
US6091621A (en) * 1997-12-05 2000-07-18 Motorola, Inc. Non-volatile multistate memory cell using a ferroelectric gate fet
EP1742269A1 (en) * 2004-04-28 2007-01-10 Fujitsu Limited Semiconductor device and production method therefor
KR20070082241A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 비휘발성 기억 장치
TWI307158B (en) * 2004-09-10 2009-03-01 Fujitsu Ltd Ferroelectric memory, multivalent data recording method and multivalent data reading method
US20160111549A1 (en) * 2014-10-21 2016-04-21 Globalfoundries Inc. Methods of forming a semiconductor circuit element and semiconductor circuit element

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586808B1 (en) * 2002-06-06 2003-07-01 Advanced Micro Devices, Inc. Semiconductor device having multi-work function gate electrode and multi-segment gate dielectric
US7008833B2 (en) * 2004-01-12 2006-03-07 Sharp Laboratories Of America, Inc. In2O3thin film resistivity control by doping metal oxide insulator for MFMox device applications
DE102012205977B4 (de) * 2012-04-12 2017-08-17 Globalfoundries Inc. Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren
US9219225B2 (en) * 2013-10-31 2015-12-22 Micron Technology, Inc. Multi-bit ferroelectric memory device and methods of forming the same
US9576801B2 (en) * 2014-12-01 2017-02-21 Qualcomm Incorporated High dielectric constant/metal gate (HK/MG) compatible floating gate (FG)/ferroelectric dipole non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5989927A (en) * 1996-05-30 1999-11-23 Oki Electric Industry Co., Ltd. Non-volatile semiconductor and memory cell and method for production thereof
US6091621A (en) * 1997-12-05 2000-07-18 Motorola, Inc. Non-volatile multistate memory cell using a ferroelectric gate fet
EP1742269A1 (en) * 2004-04-28 2007-01-10 Fujitsu Limited Semiconductor device and production method therefor
TWI307158B (en) * 2004-09-10 2009-03-01 Fujitsu Ltd Ferroelectric memory, multivalent data recording method and multivalent data reading method
KR20070082241A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 비휘발성 기억 장치
US20160111549A1 (en) * 2014-10-21 2016-04-21 Globalfoundries Inc. Methods of forming a semiconductor circuit element and semiconductor circuit element

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
EKATERINA YURCHUK: ""Impact of layer thickness on the ferroelectric behaviour of silicon doped hafnium oxide thin films"", 《THIN SOLID FILMS》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110163085A (zh) * 2019-04-08 2019-08-23 杭州士兰微电子股份有限公司 传感器组件的极化方法
CN110163085B (zh) * 2019-04-08 2021-07-09 杭州士兰微电子股份有限公司 传感器组件的极化方法
US20210328063A1 (en) * 2020-04-20 2021-10-21 Unist (Ulsan National Institute Of Science And Technology) Ultra high-density memory and multi-level memory device and method of fabricating the same
US11855204B2 (en) * 2020-04-20 2023-12-26 Unist (Ulsan National Institute Of Science And Technology) Ultra high-density memory and multi-level memory device and method of fabricating the same
CN113644078A (zh) * 2020-04-27 2021-11-12 爱思开海力士有限公司 半导体装置以及该半导体装置的制造方法
CN113644078B (zh) * 2020-04-27 2024-03-08 爱思开海力士有限公司 半导体装置以及该半导体装置的制造方法
CN112447831A (zh) * 2020-10-19 2021-03-05 清华大学 提升铁电晶体管性能的器件结构及制备方法
CN112447831B (zh) * 2020-10-19 2022-01-18 清华大学 提升铁电晶体管性能的器件结构及制备方法

Also Published As

Publication number Publication date
US20170338350A1 (en) 2017-11-23
TWI647820B (zh) 2019-01-11
TW201806133A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107393961A (zh) 半导体装置及方法
US7486550B2 (en) Semiconductor magnetic memory integrating a magnetic tunneling junction above a floating-gate memory cell
TWI529859B (zh) 半導體記憶體裝置和其驅動方法
US7898009B2 (en) Independently-double-gated transistor memory (IDGM)
CN109036485A (zh) 垂直自旋轨道扭矩磁阻式随机存取存储器的存储器单元
TWI375301B (en) One-transistor cell semiconductor on insulator random access memory
CN107768372A (zh) Soi技术中的nvm装置以及制造相应装置的方法
CN114446348A (zh) 存储器单元布置及其方法
TW200301011A (en) Nonvolatile semiconductor memory device and manufacturing method thereof
CN112309458A (zh) 记忆体电路
CN114446345A (zh) 存储器单元布置及其方法
US20220343962A1 (en) System on chip (soc) with processor and integrated ferroelectric memory
Yan et al. BEOL-compatible multiple metal-ferroelectric-metal (m-MFM) FETs designed for low voltage (2.5 V), high density, and excellent reliability
CN113948581B (zh) 存储器单元、存储器单元布置及其方法
CN107039584B (zh) 形成内存设备结构的方法及内存设备结构
KR100745938B1 (ko) 강유전체 메모리 및 그 동작 방법
Müller Development of HfO2-based ferroelectric memories for future CMOS technology nodes
JP2013236014A (ja) 多値不揮発性半導体メモリ
CN107484434A (zh) 非易失性sram存储器单元及非易失性半导体存储装置
KR101395152B1 (ko) 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 상기비휘발성 메모리 장치의 프로그래밍 방법
TW502255B (en) Method for reading and storing a state from or in a ferroelectric transistor in a memory cell, and a memory matrix
CN110476248A (zh) 半导体存储元件、半导体存储装置、半导体***和控制方法
US20240206187A1 (en) Non-volatile memory device and its operating method
Pringle Modeling and Implementation of HfO2-based Ferroelectric Tunnel Junctions
Yan et al. A Common Source 3D FeFET with Disturb Inhibition Program and Erase Method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171124

WD01 Invention patent application deemed withdrawn after publication