CN107391420A - 低功耗小面积的usb2.0物理层结构 - Google Patents

低功耗小面积的usb2.0物理层结构 Download PDF

Info

Publication number
CN107391420A
CN107391420A CN201710395840.6A CN201710395840A CN107391420A CN 107391420 A CN107391420 A CN 107391420A CN 201710395840 A CN201710395840 A CN 201710395840A CN 107391420 A CN107391420 A CN 107391420A
Authority
CN
China
Prior art keywords
circuit
clock
data recovery
power consumption
multivoltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710395840.6A
Other languages
English (en)
Inventor
况波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Rui Core Micro Polytron Technologies Inc
Original Assignee
Chengdu Rui Core Micro Polytron Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Rui Core Micro Polytron Technologies Inc filed Critical Chengdu Rui Core Micro Polytron Technologies Inc
Priority to CN201710395840.6A priority Critical patent/CN107391420A/zh
Publication of CN107391420A publication Critical patent/CN107391420A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种低功耗小面积的USB2.0物理层结构，包括差分信号输入端、用于检测是否有信号输入的信号检测器、用于接收差分信号输入端输入的差分信号的信号接收器、与信号检测器和信号接收器相连的多电压比较时钟数据恢复电路、与多电压比较时钟数据恢复电路相连的时钟校准单元、与时钟校准单元相连的全数字锁相环电路、与多电压比较时钟数据恢复电路和全数字锁相环电路相连的USB2.0数字逻辑电路、与多电压比较时钟数据恢复电路和USB2.0数字逻辑电路相连的两个并行转串行电路及与两个并行转串行电路相连的驱动电路。本发明无需高频率工作时钟、减少了模拟电路且实现了USB2.0物理层结构的低功耗和小面积。

Description

低功耗小面积的USB2.0物理层结构
技术领域
本发明涉及集成电路芯片领域，特别是涉及一种低功耗小面积的USB2.0物理层结构。
背景技术
在集成电路芯片的应用中，USB2.0物理层结构采用的是模拟锁相环结构，数字逻辑结构大部分工作时钟频率为480M，由于时钟数据恢复电路和锁相环电路的工作时钟频率可能为960M及8个相位时钟，且如果是免晶体方案还有可能需要更高的工作时钟频率来实现频率校准，从而导致USB2.0物理层结构的功耗和面积都很大。
因此，有必要提供一种低功耗小面积的USB2.0物理层结构。
发明内容
本发明的目的在于克服现有技术的不足，提供一种低功耗小面积的USB2.0物理层结构。
本发明的目的是通过以下技术方案来实现的：
一种低功耗小面积的USB2.0物理层结构，包括差分信号输入端、用于检测是否有信号输入的信号检测器、用于接收差分信号输入端输入的差分信号的信号接收器、与所述信号检测器和所述信号接收器相连的多电压比较时钟数据恢复电路、与所述多电压比较时钟数据恢复电路相连的时钟校准单元、与所述时钟校准单元相连的全数字锁相环电路、与所述多电压比较时钟数据恢复电路和所述全数字锁相环电路相连的USB2.0数字逻辑电路、与所述多电压比较时钟数据恢复电路和所述USB2.0数字逻辑电路相连的两个并行转串行电路及与所述两个并行转串行电路相连的驱动电路。
所述多电压比较时钟数据恢复电路包括串行转并行电路，所述时钟校准单元包括与所述多电压比较时钟数据恢复电路相连的时钟校准电路、与所述时钟校准电路相连的数字控制振荡器及外部晶振。
所述差分信号输入端分别与所述信号检测器的输入端、所述信号接收器的输入端及所述驱动电路的输出端相连，所述信号检测器的输出端与所述信号接收器的输出端分别与所述多电压比较时钟数据恢复电路相连。
所述时钟校准单元的数字控制振荡器及外部晶振分别与所述全数字锁相环电路相连，所述USB2.0数字逻辑电路通过USB2.0数字接口与外部控制器相连。
所述两个并行转串行电路通过模拟8个相位时钟电路来实现。
所述多电压比较时钟数据恢复电路通过数字低通滤波器来调节频率和相位，实现数据恢复和跟踪。
所述USB2.0数字逻辑电路实现位填充、非归零反转码并行编码和解码功能以及实现接收时钟和***时钟之间的同步。
本发明的有益效果是：频率校准更加精确、无需高频率工作时钟、减少了模拟电路且实现了USB2.0物理层结构的低功耗和小面积。
附图说明
图1为本发明低功耗小面积的USB2.0物理层结构的结构图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
请参阅图1，图1为本发明低功耗小面积的USB2.0物理层结构的结构图，本发明低功耗小面积的USB2.0物理层结构包括差分信号输入端DP和DN、用于检测是否有信号输入的信号检测器、用于接收差分信号输入端DP和DN输入的差分信号的信号接收器、与信号检测器和信号接收器相连的多电压比较时钟数据恢复电路、与多电压比较时钟数据恢复电路相连的时钟校准单元、与时钟校准单元相连的全数字锁相环电路、与多电压比较时钟数据恢复电路和全数字锁相环电路相连的USB2.0数字逻辑电路、与多电压比较时钟数据恢复电路和USB2.0数字逻辑电路相连的两个并行转串行电路及与两个并行转串行电路相连的驱动电路。
其中，多电压比较时钟数据恢复电路中包括串行转并行电路，时钟校准单元包括与多电压比较时钟数据恢复电路相连的时钟校准电路、与时钟校准电路相连的数字控制振荡器及外部晶振；差分信号输入端DP和DN分别与信号检测器的输入端、信号接收器的输入端及驱动电路的输出端相连，信号检测器的输出端与信号接收器的输出端分别与多电压比较时钟数据恢复电路相连；时钟校准单元的数字控制振荡器及外部晶振分别与全数字锁相环电路相连，USB2.0数字逻辑电路通过USB2.0数字接口UTMI与外部控制器相连。
在本发明中，两个并行转串行电路可以通过模拟8个相位时钟电路来实现，由于USB2.0有位填充协议要求每连续6个1，需要填充1位0，这样导致到达并行转串行电路的数据长度不是8位的整数倍，USB是半双工协议，发送完成后必须把总线释放输出为高阻，由总线上的上下拉电阻来决定总线状态，就需要并行转串行电路来实现输出使能准确控制。
在本发明中，多电压比较时钟数据恢复电路的结构不需要高频时钟，替代了现有技术中采用多倍时钟采样来实现时钟数据恢复，并且通过数字低通滤波器来调节频率和相位，从而实现了数据恢复和跟踪。
在本发明中，全数字锁相环电路给模拟和数字以及SOC提供稳定的时钟，现有的锁仙环电路需要电荷泵和低通滤波器，该结构对电源噪声很敏感，而且面积大，本发明采用的结构只需要60M及8个相位时钟，因此输出功耗很小。
在本发明中，USB2.0数字逻辑电路主要实现位填充、非归零反转码NRZI并行编码和解码功能以及实现接收时钟和***时钟之间的同步，且该电路不需要480M的工作时钟频率，只需要60M的工作时钟频率。
本发明低功耗小面积的USB2.0物理层结构采用多电压比较时钟数据恢复电路的结构，8个相位时钟来实现并串和串并转换，锁相环电路采用全数字锁相环电路，8个相位时钟及60M工作时钟输出，省去了锁相环电路中的低通滤波器的电容面积，通过快速校准算法对内置振荡器进行初步校准，然后用多电压比较时钟数据恢复电路和数字控制振荡器的控制信号再积分可以调整更精确的频率，不需要高频率时钟，模拟电路也极少，因此实现了面积和功耗都小。
本发明低功耗小面积的USB2.0物理层结构与现有技术相比，通过快速校准算法对内置振荡器进行初步校准，然后用多电压比较时钟数据恢复电路和数字控制振荡器的控制信号再积分可以调整更精确的频率，不需要高频率时钟，模拟电路也极少，因此实现了USB2.0物理层结构的低功耗和小面积。
综上所述，本发明低功耗小面积的USB2.0物理层结构，频率校准更加精确、无需高频率工作时钟、减少了模拟电路且实现了USB2.0物理层结构的低功耗和小面积。

Claims (7)

1.一种低功耗小面积的USB2.0物理层结构，其特征在于：所述低功耗小面积的USB2.0物理层结构包括差分信号输入端、用于检测是否有信号输入的信号检测器、用于接收差分信号输入端输入的差分信号的信号接收器、与所述信号检测器和所述信号接收器相连的多电压比较时钟数据恢复电路、与所述多电压比较时钟数据恢复电路相连的时钟校准单元、与所述时钟校准单元相连的全数字锁相环电路、与所述多电压比较时钟数据恢复电路和所述全数字锁相环电路相连的USB2.0数字逻辑电路、与所述多电压比较时钟数据恢复电路和所述USB2.0数字逻辑电路相连的两个并行转串行电路及与所述两个并行转串行电路相连的驱动电路。
2.根据权利要求1所述的低功耗小面积的USB2.0物理层结构，其特征在于：所述多电压比较时钟数据恢复电路包括串行转并行电路，所述时钟校准单元包括与所述多电压比较时钟数据恢复电路相连的时钟校准电路、与所述时钟校准电路相连的数字控制振荡器及外部晶振。
3.根据权利要求2所述的低功耗小面积的USB2.0物理层结构，其特征在于：所述差分信号输入端分别与所述信号检测器的输入端、所述信号接收器的输入端及所述驱动电路的输出端相连，所述信号检测器的输出端与所述信号接收器的输出端分别与所述多电压比较时钟数据恢复电路相连。
4.根据权利要求3所述的低功耗小面积的USB2.0物理层结构，其特征在于：所述时钟校准单元的数字控制振荡器及外部晶振分别与所述全数字锁相环电路相连，所述USB2.0数字逻辑电路通过USB2.0数字接口与外部控制器相连。
5.根据权利要求1所述的低功耗小面积的USB2.0物理层结构，其特征在于：所述两个并行转串行电路通过模拟8个相位时钟电路来实现。
6.根据权利要求1所述的低功耗小面积的USB2.0物理层结构，其特征在于：所述多电压比较时钟数据恢复电路通过数字低通滤波器来调节频率和相位，实现数据恢复和跟踪。
7.根据权利要求1所述的低功耗小面积的USB2.0物理层结构，其特征在于：所述USB2.0数字逻辑电路实现位填充、非归零反转码并行编码和解码功能以及实现接收时钟和***时钟之间的同步。
CN201710395840.6A 2017-05-31 2017-05-31 低功耗小面积的usb2.0物理层结构 Pending CN107391420A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710395840.6A CN107391420A (zh) 2017-05-31 2017-05-31 低功耗小面积的usb2.0物理层结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710395840.6A CN107391420A (zh) 2017-05-31 2017-05-31 低功耗小面积的usb2.0物理层结构

Publications (1)

Publication Number Publication Date
CN107391420A true CN107391420A (zh) 2017-11-24

Family

ID=60338978

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710395840.6A Pending CN107391420A (zh) 2017-05-31 2017-05-31 低功耗小面积的usb2.0物理层结构

Country Status (1)

Country Link
CN (1) CN107391420A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109977063A (zh) * 2019-04-17 2019-07-05 上海兆芯集成电路有限公司 串行解串***以及其差动比较器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950278A (zh) * 2010-09-21 2011-01-19 昆山芯视讯电子科技有限公司 高速低功耗串行通信数据接收接口架构
CN101964657A (zh) * 2010-09-19 2011-02-02 昆山芯视讯电子科技有限公司 低功耗usb电路
CN102331979A (zh) * 2011-09-28 2012-01-25 成都市芯锐微电子有限公司 应用于usb设备的动态时钟频率校准方法
CN104428995A (zh) * 2012-05-23 2015-03-18 菲尼萨公司 用于数字鉴相器的低功率小面积数字积分器
JP2015138503A (ja) * 2014-01-24 2015-07-30 ルネサスエレクトロニクス株式会社 Ｓｓハブ及びｕｓｂ３．０ハブ並びに情報処理機器
CN104917523A (zh) * 2014-03-12 2015-09-16 中国科学院微电子研究所 一种低功耗、高分辨率的全数字锁相环结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101964657A (zh) * 2010-09-19 2011-02-02 昆山芯视讯电子科技有限公司 低功耗usb电路
CN101950278A (zh) * 2010-09-21 2011-01-19 昆山芯视讯电子科技有限公司 高速低功耗串行通信数据接收接口架构
CN102331979A (zh) * 2011-09-28 2012-01-25 成都市芯锐微电子有限公司 应用于usb设备的动态时钟频率校准方法
CN104428995A (zh) * 2012-05-23 2015-03-18 菲尼萨公司 用于数字鉴相器的低功率小面积数字积分器
JP2015138503A (ja) * 2014-01-24 2015-07-30 ルネサスエレクトロニクス株式会社 Ｓｓハブ及びｕｓｂ３．０ハブ並びに情報処理機器
CN104917523A (zh) * 2014-03-12 2015-09-16 中国科学院微电子研究所 一种低功耗、高分辨率的全数字锁相环结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109977063A (zh) * 2019-04-17 2019-07-05 上海兆芯集成电路有限公司 串行解串***以及其差动比较器
CN109977063B (zh) * 2019-04-17 2021-03-23 上海兆芯集成电路有限公司 串行解串***以及其差动比较器

Similar Documents

Publication Publication Date Title
US11341067B2 (en) Coordinating memory operations using memory-device-generated reference signals
EP3170090B1 (en) Systems and methods for chip to chip communication
US8929498B2 (en) Techniques for varying a periodic signal based on changes in a data rate
US8829958B2 (en) Clock and data recovery circuitry with auto-speed negotiation and other possible features
TWI451228B (zh) 時脈產生器及產生時脈信號的方法
US9065607B2 (en) Clock data recovery circuit, data reception apparatus, and data transmission and reception system
US9654118B2 (en) Phase-rotating phase locked loop and method of controlling operation thereof
TWI601386B (zh) 延遲鎖定迴路電路裝置及將其鎖定之方法
KR20180048952A (ko) 3-페이즈 인터페이스에 대한 멀티페이즈 클록 데이터 복구
CN2922277Y (zh) 一种时钟毛刺检测电路
WO2013177664A1 (en) A multiformat digital audio interface
WO2018187335A1 (en) Phase-locked loop circuitry including improved phase alignment mechanism
TWI480736B (zh) 用以調整ｉｏ介面資料率的電腦實施之方法、及其ｉｏ介面與電腦可讀取儲存媒體、及使用該介面之主機平台
US11545980B1 (en) Clock and data recovery for multi-phase, multi-level encoding
CN107025918A (zh) 抖动检测电路及使用其的半导体***
CN101977053A (zh) 应用于动态可重配分频比的pll的锁定检测电路
CN107391420A (zh) 低功耗小面积的usb2.0物理层结构
US20150200588A1 (en) Low-power, self-biasing-capable charge pump with current matching capabilities
TWI762012B (zh) 用於下一代c-phy介面的開迴路、超快速及半速率時脈以及資料恢復方法及適用之設備與非暫態儲存媒體
CN103633998B (zh) 一种用于全数字锁相环的低功耗鉴相器
TWI606696B (zh) 延遲鎖定迴路（ｄｌｌ）操作模式控制器電路及用於控制其之方法
CN110166045A (zh) 一种提取信号变化沿的快照电路
KR101585063B1 (ko) 외부 클락신호를 사용하지 않는 직렬 데이터 통신용 디바이스 phy
US12007934B1 (en) Corrupt packet detector for C-PHY receiver
US20240160516A1 (en) C-phy receiver corrupt post pattern filter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171124

WD01 Invention patent application deemed withdrawn after publication