CN107391406B - 一种用于协议处理的微处理器及处理协议的方法 - Google Patents

一种用于协议处理的微处理器及处理协议的方法 Download PDF

Info

Publication number
CN107391406B
CN107391406B CN201710574752.2A CN201710574752A CN107391406B CN 107391406 B CN107391406 B CN 107391406B CN 201710574752 A CN201710574752 A CN 201710574752A CN 107391406 B CN107391406 B CN 107391406B
Authority
CN
China
Prior art keywords
protocol
microprocessor
main controller
instruction memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710574752.2A
Other languages
English (en)
Other versions
CN107391406A (zh
Inventor
黄林峰
田正虎
吴明显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huaxin Weite Integrated Circuit Co ltd
Original Assignee
Guangdong Huaxin Weite Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huaxin Weite Integrated Circuit Co ltd filed Critical Guangdong Huaxin Weite Integrated Circuit Co ltd
Priority to CN201710574752.2A priority Critical patent/CN107391406B/zh
Publication of CN107391406A publication Critical patent/CN107391406A/zh
Application granted granted Critical
Publication of CN107391406B publication Critical patent/CN107391406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/128—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine for dedicated transfers to a network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种用于协议处理的微处理器及处理协议的方法，其中，该微处理器包括：主控制器，用于读写发送FIFO数据、接收FIFO数据、指令存储器、状态寄存器、***状态配置寄存器；微处理器核，用于改变协议信号状态，更改***状态配置寄存器的相关位；指令存储器，用于当微处理器核启动后，从零地址开始执行指令；状态寄存器，用于存储FIFO数据的各种状态，以及协议信号的输入输出状态；协议接口电路，用于将状态寄存器发出的信号电平序列转换为符合协议要求的信号电平序列；接收FIFO模块，用于存储相应的FIFO数据；发送FIFO模块，用于存储待发送的数据。实施本发明，可以通过执行不同的协议处理程序，动态改变适用的协议种类，处理不同的协议。

Description

一种用于协议处理的微处理器及处理协议的方法
技术领域
本发明涉及计算机通信技术领域，尤其涉及一种用于协议处理的微处理器及处理协议的方法。
背景技术
计算机***中具有各种通讯协议，用于在不同设备间进行通信。通讯协议往往需要特定的接口电路处理；处理后的信息存放在某块存储区，或者将某块存储区内的信息按照协议处理后，发送到对端设备。例如两线式串行总线（Inter－Integrated Circuit，I2C）、串行外设接口（Serial Peripheral Interface，SPI）、通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART）、外设部件互连标准接口（Peripheral Component Interconnect，PCI）等都需要相应的接口电路负责处理协议。
现有技术中存在一种利用微处理器实现串行通讯协议的方法及装置，该技术使用一组小型的通用处理器、可以编程的外部存储设备，以及和外部交互的缓冲器（PAD）管脚，来实现集成电路总线（Inter-Integrated Circuit，IIC）、UART以及SPI等低速串行通信协议。该技术的应用仅局限于某几种协议，当需要处理某种特定协议时，该技术无法实现。
另有一种协议处理***，使用微控制单元（MicroControllerUnit，MCU）或者数字信号处理器（Digital Signal Processing，DSP）作为处理器，该技术中协议处理代码保存在只读存储器中，不能动态改变存储器内容，无法改变适用的协议种类。
另有一种通讯协议处理器，用于监控主机与采用多种协议的监控外设之间的通讯，同样无法处理不同的协议。
发明内容
本发明的目的在于克服现有技术的不足，本发明提供了一种用于协议处理的微处理器及处理协议的方法，可以通过执行不同的协议处理程序，动态改变适用的协议种类，处理不同的协议；极大地提升***的灵活性，降低***开发时间和开发成本。
为了解决上述问题，本发明提出了一种用于协议处理的微处理器，所述微处理器包括：
主控制器，用于读写发送FIFO数据、接收FIFO数据、指令存储器、状态寄存器、***状态配置寄存器；
微处理器核，用于从指令存储器某一特定位置开始执行，从发送FIFO模块读取FIFO数据，将所接收的数据存储于接收FIFO模块，发送中断消息或者状态消息给主控制器，改变协议信号状态，更改***状态配置寄存器的相关位；
指令存储器，用于存储微处理器核所要执行的指令，当微处理器核启动后，从零地址开始执行指令；
状态寄存器，用于存储发送FIFO数据、接收FIFO数据的各种状态，以及协议信号的输入输出状态；
协议接口电路，用于根据协议要求进行相应操作，将状态寄存器发出的信号电平序列转换为符合协议要求的信号电平序列；
脉冲产生电路，用于根据所配置的周期、脉冲宽度、信号极性持续产生脉冲；
接收FIFO模块，用于微处理器核处理从对端接收的协议信号后，存储相应的FIFO数据，并发送通知信号给主控制器获取FIFO数据；
发送FIFO模块，用于存储待发送的数据。
优选地，所述微处理器还包括主控制器接口。
优选地，所述微处理器核通过所述主控制器接口发送中断消息或者状态消息给所述主控制器。
优选地，所述协议接口电路还用于根据协议要求进行电平变化、极性变化、信号保持。
优选地，所述主控制器还用于将协议处理程序通过主控制器接口写入所述指令存储器，并配置所述状态寄存器的相关位，将待发送的数据写入所述发送FIFO模块。
优选地，当需要更新所述指令存储器内容时，所述主控制器通过主控制器接口或者所述状态寄存器停止所述微处理器核的工作，并更新所述指令存储器的内容。
优选地，所述脉冲产生电路还用于根据所配置的周期、脉冲宽度、信号极性持续产生UART发送时钟、SPI时钟、PCI时钟或者长时间重复的协议信号。
优选地，所述微处理器核为2级流水线处理器核。
相应地，本发明还提供一种处理协议的方法，所述方法包括：
主控制器将协议处理程序通过主处理器接口写入指令存储器，配置***状态配置寄存器的相关位，并将待发送数据写入发送FIFO模块；
主控制器启动微处理器核；
微处理器核从指令存储器某一特定位置开始执行；
执行过程中，微处理器核从发送FIFO模块读取FIFO数据，将所接收的数据存储于接收FIFO模块，通过主控制器接口发送中断消息或者状态消息给主控制器，改变协议信号状态，更改***状态配置寄存器的相关位；
当需要更新所述指令存储器内容时，所述主控制器通过主控制器接口或者所述***状态配置寄存器停止所述微处理器核的工作，并更新所述指令存储器的内容；
再次启动微处理器从指令存储器某一特定位置开始执行指令。
优选地，所述方法还包括：
协议接口电路根据协议要求进行相应操作，将状态寄存器发出的信号电平序列转换为符合协议要求的信号电平序列。
实施本发明实施例，可以通过执行不同的协议处理程序，动态改变适用的协议种类，处理不同的协议；极大地提升***的灵活性，降低***开发时间和开发成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本发明实施例的用于协议处理的微处理器的结构组成示意图；
图2是本发明实施例的处理协议的方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是本发明实施例的用于协议处理的微处理器的结构组成示意图，如图1所示，该微处理器包括：
主控制器1，用于读写发送FIFO数据、接收FIFO数据、指令存储器、状态寄存器、***状态配置寄存器；
微处理器核2，用于从指令存储器3某一特定位置开始执行，从发送FIFO模块8读取FIFO数据，将所接收的数据存储于接收FIFO模块7，发送中断消息或者状态消息给主控制器1，改变协议信号状态，更改***状态配置寄存器10的相关位；
指令存储器3，用于存储微处理器核2所要执行的指令，当微处理器核2启动后，从零地址开始执行指令；
状态寄存器4，用于存储发送FIFO数据、接收FIFO数据的各种状态，以及协议信号的输入输出状态；包括但不仅限于I2C SCL/SDA、UART TX/RX等；
协议接口电路5，用于根据协议要求进行相应操作，将状态寄存器4发出的信号电平序列转换为符合协议要求的信号电平序列；
脉冲产生电路6，用于根据所配置的周期、脉冲宽度、信号极性持续产生脉冲；
接收FIFO模块7，用于微处理器核2处理从对端接收的协议信号后，存储相应的FIFO数据，并发送通知信号给主控制器1获取FIFO数据；
发送FIFO模块8，用于存储待发送的数据；由主控制器或者其他***电路写入，微处理器核根据FIFO数据内容，设置协议信号。
其中，主控制器1分别与指令存储器3、微处理器核2、***状态配置寄存器10、接收FIFO模块7、发送FIFO模块8相连接；微处理器核2分别与指令存储器3、状态寄存器4、接收FIFO模块7、发送FIFO模块8相连接。
如图1所示，该微处理器还包括主控制器接口9。进一步地，主控制器1通过主控制器接口9分别与指令存储器3、微处理器核2、***状态配置寄存器10、接收FIFO模块7、发送FIFO模块8相连接。
具体地，微处理器核1通过主控制器接口9发送中断消息或者状态消息给主控制器1。
脉冲产生电路6通过***状态配置寄存器10与主控制器接口9相连接。脉冲产生电路6另一端分别与状态寄存器4、协议接口电路5相连接。
指令存储器3分别与主控制器接口9、微处理器核2相连接。
协议接口电路5分别与脉冲产生电路6、状态寄存器4相连接。
接收FIFO模块7分别与主控制器接口9、微处理器核2相连接。
发送FIFO模块8分别与主控制器接口9、微处理器核2相连接。
在本发明实施例中，主控制器1是指在SoC或者MCU***中的主处理器核，或者当本发明的微处理器作为***电路工作时所连接的主机。主控制器1还用于将协议处理程序通过主控制器接口写入指令存储器3，并配置状态寄存器4的相关位，将待发送的数据写入发送FIFO模块8。
具体实施中，微处理器核2进一步包括：取指令单元、执行单元、通用寄存器单元、运算单元，本发明实施例中以2级流水线处理器核为例，但不仅限于2级流水线处理器核。
进一步地，协议接口电路5还用于根据协议要求进行电平变化、极性变化、信号保持等操作。
当需要更新指令存储器内容时，主控制器1通过主控制器接口9或者状态寄存器4停止微处理器核2的工作，并更新指令存储器3的内容。
脉冲产生电路6还用于根据所配置的周期、脉冲宽度、信号极性持续产生UART发送时钟、SPI时钟、PCI时钟或者长时间重复的协议信号。
相应地，本发明实施例还提供一种处理协议的方法，如图2所示，该方法包括：
S1，主控制器将协议处理程序通过主处理器接口写入指令存储器，配置***状态配置寄存器的相关位，并将待发送数据写入发送FIFO模块；
S2，主控制器启动微处理器核；
S3，微处理器核从指令存储器某一特定位置开始执行；如零地址；
S4，执行过程中，微处理器核从发送FIFO模块读取FIFO数据，将所接收的数据存储于接收FIFO模块，通过主控制器接口发送中断消息或者状态消息给主控制器，改变协议信号状态，更改***状态配置寄存器的相关位；
S5，当需要更新指令存储器内容时，主控制器通过主控制器接口或者***状态配置寄存器停止微处理器核的工作，并更新指令存储器的内容；
S6，再次启动微处理器从指令存储器某一特定位置开始执行指令。
具体实施中，该方法还包括：
协议接口电路根据协议要求进行相应操作，将状态寄存器发出的信号电平序列转换为符合协议要求的信号电平序列。具体地，根据协议要求进行电平变化、极性变化、信号保持等操作。
本发明实施例中所描述的微处理器至少能够执行以下指令集，指令集描述如下：
1、每条指令长度为16bits，具体格式如下表所示：
2、指令包括运算，访存和控制三大类
3、指令可以通过地址码直接方法访问FIFO，接收FIFO，状态寄存器，***状态配置寄存器和通用寄存器
4、对于单操作数指令，第6位到第0位组合作为地址格式，地址格式为YYXXXX-每一个字母代表一个二进制位。
实施本发明实施例，可以通过执行不同的协议处理程序，动态改变适用的协议种类，处理不同的协议；极大地提升***的灵活性，降低***开发时间和开发成本。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器（ROM，Read Only Memory）、随机存取存储器（RAM，RandomAccess Memory）、磁盘或光盘等。
另外，以上对本发明实施例所提供的用于协议处理的微处理器及处理协议的方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种用于协议处理的微处理器，其特征在于，所述微处理器包括：
主控制器，用于读写发送FIFO数据、接收FIFO数据、指令存储器、状态寄存器、***状态配置寄存器；
微处理器核，用于从指令存储器某一特定位置开始执行，从发送FIFO模块读取FIFO数据，将所接收的数据存储于接收FIFO模块，发送中断消息或者状态消息给主控制器，改变协议信号状态，更改***状态配置寄存器的相关位；
指令存储器，用于存储微处理器核所要执行的指令，当微处理器核启动后，从零地址开始执行指令；
状态寄存器，用于存储发送FIFO数据、接收FIFO数据的各种状态，以及协议信号的输入输出状态；
协议接口电路，用于根据协议要求进行相应操作，将状态寄存器发出的信号电平序列转换为符合协议要求的信号电平序列；
脉冲产生电路，用于根据所配置的周期、脉冲宽度、信号极性持续产生脉冲；
接收FIFO模块，用于微处理器核处理从对端接收的协议信号后，存储相应的FIFO数据，并发送通知信号给主控制器获取FIFO数据；
发送FIFO模块，用于存储待发送的数据；
所述微处理器还包括主控制器接口，所述主控制器还用于将协议处理程序通过主控制器接口写入所述指令存储器，并配置所述状态寄存器的相关位，将待发送的数据写入所述发送FIFO模块。
2.如权利要求1所述的用于协议处理的微处理器，其特征在于，所述微处理器核通过所述主控制器接口发送中断消息或者状态消息给所述主控制器。
3.如权利要求1所述的用于协议处理的微处理器，其特征在于，所述协议接口电路还用于根据协议要求进行电平变化、极性变化、信号保持。
4.如权利要求1所述的用于协议处理的微处理器，其特征在于，当需要更新所述指令存储器内容时，所述主控制器通过主控制器接口或者所述状态寄存器停止所述微处理器核的工作，并更新所述指令存储器的内容。
5.如权利要求1所述的用于协议处理的微处理器，其特征在于，所述脉冲产生电路还用于根据所配置的周期、脉冲宽度、信号极性持续产生UART发送时钟、SPI时钟、PCI时钟或者长时间重复的协议信号。
6.如权利要求1或2所述的用于协议处理的微处理器，其特征在于，所述微处理器核为2级流水线处理器核。
7.一种基于权利要求1所述的用于协议处理的微处理器的处理协议的方法，其特征在于，所述方法包括：
主控制器将协议处理程序通过主处理器接口写入指令存储器，配置***状态配置寄存器的相关位，并将待发送数据写入发送FIFO模块；
主控制器启动微处理器核；
微处理器核从指令存储器某一特定位置开始执行；
执行过程中，微处理器核从发送FIFO模块读取FIFO数据，将所接收的数据存储于接收FIFO模块，通过主控制器接口发送中断消息或者状态消息给主控制器，改变协议信号状态，更改***状态配置寄存器的相关位；
当需要更新所述指令存储器内容时，所述主控制器通过主控制器接口或者所述***状态配置寄存器停止所述微处理器核的工作，并更新所述指令存储器的内容；
再次启动微处理器从指令存储器某一特定位置开始执行指令。
8.如权利要求7所述的处理协议的方法，其特征在于，所述方法还包括：
协议接口电路根据协议要求进行相应操作，将状态寄存器发出的信号电平序列转换为符合协议要求的信号电平序列。
CN201710574752.2A 2017-07-14 2017-07-14 一种用于协议处理的微处理器及处理协议的方法 Active CN107391406B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710574752.2A CN107391406B (zh) 2017-07-14 2017-07-14 一种用于协议处理的微处理器及处理协议的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710574752.2A CN107391406B (zh) 2017-07-14 2017-07-14 一种用于协议处理的微处理器及处理协议的方法

Publications (2)

Publication Number Publication Date
CN107391406A CN107391406A (zh) 2017-11-24
CN107391406B true CN107391406B (zh) 2023-05-16

Family

ID=60340750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710574752.2A Active CN107391406B (zh) 2017-07-14 2017-07-14 一种用于协议处理的微处理器及处理协议的方法

Country Status (1)

Country Link
CN (1) CN107391406B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110442543B (zh) * 2019-08-09 2023-09-08 瓴盛科技有限公司 通信装置及通信方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6260086B1 (en) * 1998-12-22 2001-07-10 Motorola, Inc. Controller circuit for transferring a set of peripheral data words
CN104850527A (zh) * 2015-06-12 2015-08-19 中国电子科技集团公司第四十七研究所 通讯协议处理器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730248B2 (en) * 2007-12-13 2010-06-01 Texas Instruments Incorporated Interrupt morphing and configuration, circuits, systems and processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6260086B1 (en) * 1998-12-22 2001-07-10 Motorola, Inc. Controller circuit for transferring a set of peripheral data words
CN104850527A (zh) * 2015-06-12 2015-08-19 中国电子科技集团公司第四十七研究所 通讯协议处理器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
范建荣 ; 刘卫东 ; .微处理器串行Flash接口设计.电脑知识与技术.2012,(23),全文. *

Also Published As

Publication number Publication date
CN107391406A (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
EP3008610B1 (en) Camera control interface extension bus
US10482047B2 (en) Slave device connected to master device via I2C bus and communication method thereof
EP3347824A1 (en) Input/output signal bridging and virtualization in a multi-node network
JP2017528830A (ja) 修正型ｕａｒｔインターフェースを有する可変フレーム長仮想ｇｐｉｏ
US20180329837A1 (en) Input/output direction decoding in mixed vgpio state exchange
CN107534548B (zh) 用于基于脉冲的多线链路的时钟和数据恢复
CN108052473B (zh) 串行通信装置
KR100230451B1 (ko) 디지털 신호처리 프로세서의 비동기방식 직렬데이터 송수신 방법
US9990317B2 (en) Full-mask partial-bit-field (FM-PBF) technique for latency sensitive masked-write
CN107391406B (zh) 一种用于协议处理的微处理器及处理协议的方法
US20190354505A1 (en) Fast termination of multilane single data rate transactions
US20060184708A1 (en) Host controller device and method
CN117118828B (zh) 一种协议转换器、电子设备及一种配置方法
CN113946480A (zh) 一种i2c总线的检测装置和方法
WO2019217077A1 (en) Latency optimized i3c virtual gpio with configurable operating mode and device skip
US10338921B2 (en) Asynchronous instruction execution apparatus with execution modules invoking external calculation resources
CN103984586A (zh) 嵌入式Linux***下的EMIF与FPGA的接口驱动方法
US8755448B2 (en) Data receiving device, semiconductor integrated circuit, and method for controlling data receiving device
KR100927130B1 (ko) Ｐｃ와 임베디드 시스템 간의 고속 시리얼 통신 변환 장치 및 방법
CN206991304U (zh) 一种微处理器
CN117648209A (zh) 一种fpga和arm高速通信的方法、***
JP2007102493A (ja) シリアル割込み復帰回路
Garbutt Asynchronous Communications with the PICmicro® USART
CN113934657A (zh) 一种基于gpio接口模拟spi接口的方法
KR20160100363A (ko) 오직 수신기 클록에 의한 ＣＣＩｅ 수신기 로직 레지스터 기입

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20191114

Address after: Room 303a, 3 / F, west block, phase II, design city, No.1, Sanle Road North, Beijiao Town, Shunde District, Foshan City, Guangdong Province 528300

Applicant after: Guangdong Huaxin Weite integrated circuit Co.,Ltd.

Address before: 528225, Guangdong Province, Nanhai District, Foshan City, 501 East Taoyuan Road 99 force science and technology industry center 10

Applicant before: FOSHAN SYNWIT TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant