CN107368440B - 一种同位控制猝发总线的控制方法 - Google Patents
一种同位控制猝发总线的控制方法 Download PDFInfo
- Publication number
- CN107368440B CN107368440B CN201710544496.2A CN201710544496A CN107368440B CN 107368440 B CN107368440 B CN 107368440B CN 201710544496 A CN201710544496 A CN 201710544496A CN 107368440 B CN107368440 B CN 107368440B
- Authority
- CN
- China
- Prior art keywords
- cpu
- clkm
- clkc
- mem
- mac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Information Transfer Systems (AREA)
Abstract
一种同位控制猝发总线的控制方法，使总设备时钟信号clkD与数据信号同地点发出，同方向传输，同地点接收，其中CPU中央处理器和MEM存储器的时钟根据传送方向选择***时钟clkS或设备时钟clkD。减少总线控制信号与数据信号传输的路径差以及时间差，提高猝发传送主频。设计分为：总线无操作或结束猝发操作、总线写操作、总线读操作，且分别由EN，WR两条单向使能信号控制，其四个状态分别为：“00”、“01”、“10”、“11”，根据不同控制状态执行不同操作，选择不同时钟，始终保持总线控制信号与数据信号同地点发出，同方向传输，同地点接收。本发明用硬件实现了一种同位控制猝发总线。
Description
技术领域
本发明属于猝发总线的技术领域，具体来说，涉及一种同位控制猝发总线的控制方法。
技术背景
经典猝发总线的写操作：写控制信号和数据信号同在CPU处产生，同在Mem处接收，即同源同方向同路径传输。写信号(WR)上升沿驱使Mem锁存数据总线(DB)上的数据到DB锁存器，写正确的条件是，WR上升沿处，DB上的数据是有效的。记数据传输时间是TLD，写信号传输时间是TLWR，它们之间的，由于路径差产生的时间差是ΔT。为确保写正确，要求WR上升沿，必须处在数据稳定区内，并留有宽于正负ΔT的裕度。若忽略Mem将DB锁存Mem单元的需要时间，从总线角度看，允许的最大写主频低于1/(2ΔT)。
经典猝发总线的读操作：读控制信号RD在CPU处产生，Mem获得RD信号为低后发出数据信号，CPU在数据信号耗时TL传输L距离并稳定后锁存数据信号并撤销RD信号。控制信号和数据信号处于异位。读正确的条件是，CPU锁存时，DB上的数据是有效的。控制源信号经TL时间传送到Mem存储器，Mem存储器产生数据源，再经过TL时间送到CPU。为确保读正确，要求RD必须处在数据稳定区内。从总线角度看，允许的最大读主频低于1/(2TL)。
发明内容
本发明设计一种同位控制猝发总线的控制方法，提高猝发传送速度。
采用的技术方案是：
一种同位控制猝发总线的控制方法，通过改变猝发读写信号的产生位置，使读写控制信号clk与数据信号data同地点发出，同方向传输，同地点接收，其中：
发生在CPU(中央处理器)端的clk和data分别记为clkC，dataC。
发生在MEM(存储器)端的clk和data分别记为clkM，dataM。
传输中的clk和data分别记为clkD，dataD。
设置CPU端地址计数器(CAC)，地址寄存器(AUC)，MEM端的地址计数器(MAC)，并且由CPU端给CAC、MAC、AUC赋值，当CAC等于AUC时，使EN为低电平，传输完毕，控制信号清零，即完成一次猝发传送。
CPU端及MEM端的后续地址分别由CAC、MAC经+1计数产生，产生clkM和dataM，在clkC的下跳沿，CAC加一，在clkM的下跳沿，MAC加一。
执行写操作时，clkC下跳沿，CPU数据memC的CAC号单元的内容memC[CAC]放到数据总线DB上，在clkM的上升沿把dataM锁存到MEM的存储器的MAC号单元memM[MAC]。
执行读操作时，clkM下降沿，memM[MAC]放到数据总线DB上，成为dataM，经TL时间，MEM端的clkM和dataM传送至CPU端，成为clkC和dataC，在clkC的上升沿把dataC锁存到memC[MAC]。
其优点在于：
不考虑CPU(中央处理器)内部和MEM(存储器)内部的传输时间，也不考虑猝发操作时首地址设定所需的时间，仅研究总线传输动作及其所需时间。提高猝发传送速度。
附图说明
图1示出了本发明一种同位控制猝发总线信号原理图写操作。
图2示出了本发明一种同位控制猝发总线信号原理图读操作。
图3示出了本发明一种同位控制猝发总线理想时序图。
具体实施方式
动态信号，在每个时钟都发生变化。静态信号，在一次猝发传送过程中不变化。
如图1，2所示，各个名称对应的意义：
clkS/clkC/clkD/clkM，***时钟/处理器时钟/设备时钟/存储器时钟，是动态信号。
swC/swM，处理器/存储器时钟选择开关，有两个状态，“on”通，“off”断。swC是on时，swM是off，***时钟clkS驱动CPU时钟clkC，clkC驱动MEM时钟clkM。swC是off时，swM是on，***时钟clkS驱动MEM时钟clkM，clkM驱动CPU时钟clkC。
EN、WR，单向使能线，静态信号，有四个状态分别是：“00”，“01”，“10”，“11”。
DB，数据总线，双向动态信号，传输地址和数据，长度L，传输耗时TL。
memC，CPU的存储器。memM，MEM的存储器。
CAC/MAC，处理器/存储器的地址计数器。
AUC地址上限寄存器。
如图3所示，各个状态对应的操作：
EN＝0，WR＝0时，保持当前状态或结束猝发传送。
EN＝0，WR＝1时，首地址写，CPU传送首地址到CAC，并经DB传送给MAC，CPU传送末地址到AUC。
EN＝1，WR＝0时，写操作，swC处于on状态，swM处于off状态,使得clkS驱动clkC，clkC驱动clkD,clkD驱动clkM。CPU数据memC[CAC]放到数据总线DB上，成为dataC，经TL时间，CPU端的clkC和dataC传送至MEM端，成为clkM和dataM,在clkM的上升沿把dataM锁存到MEM的存储器memM[MAC]。
EN＝1，WR＝1时，读操作，swC处于off状态，swM处于on状态，使得clkS驱动clkM，clkM驱动clkD，clkD驱动clkC。clkM下跳沿，memM[MAC]放到数据总线DB上，成为dataM，经TL时间，MEM端的clkM和dataM传送至CPU端，成为clkC和dataC，在clkC的上升沿把dataC锁存到memC[MAC]数据。
EN＝1时，CPU端的后续地址在clkC的下跳沿，由CAC加一产生。MEM端的后续地址在clkM的下跳沿，由MAC加一产生。在CAC＝AUC时，本次猝发传输完毕，控制信号清零，即EN＝0，WR＝0。
本发明公开了一种同位控制猝发总线，使总设备时钟信号clkD与数据信号同地点发出，同方向传输，同地点接收，其中CPU(中央处理器)和MEM(存储器)的时钟根据传送方向选择***时钟(clkS)或设备时钟(clkD)。减少总线控制信号与数据信号传输的路径差以及时间差，提高猝发传送主频。设计分为：总线无操作或结束猝发操作、总线写操作、总线读操作，且分别由EN，WR两条单线使能信号控制，其四个状态分别为：“00”、“01”、“10”、“11”，根据不同控制状态执行不同操作，选择不同时钟，始终保持总线控制信号与数据信号同地点发出，同方向传输，同地点接收。本发明用FPGA硬件实现了一种同位控制猝发总线。
Claims (1)
1.一种同位控制猝发总线的控制方法，包括CPU和存储器MEM，其特征在于包括下列步骤：始终使设备时钟信号clk与数据信号data同地点发出，同方向传输，同地点接收，用于CPU和MEM之间耗时TL传输L距离的数据传输；
发生在CPU端的clk和data分别记为clkC，dataC；
发生在MEM存储器端的clk和data分别记为clkM，dataM；
传输中的clk和data分别记为clkD，dataD；
设置CPU端地址计数器CAC，地址寄存器AUC，MEM端的地址计数器MAC，CPU端给CAC，AUC赋值，EN为低电平时，EN＝0，并在EN＝0时用写信号WR上升沿给MAC赋值，当CAC等于AUC时，使EN为低电平，传输完毕，控制信号清零，即完成一次猝发传送；
CPU端及MEM端的后续地址分别由CAC、MAC经+1计数产生，产生clkM和dataM，在clkC的下跳沿，CAC加一，在clkM的下跳沿，MAC加一；
执行写操作时，clkC下跳沿，CPU数据memC的CAC号单元memC[CAC]的内容放到数据总线DB上，memC[CAC]是CPU数据memC的CAC号单元，在clkM的上升沿把dataM锁存到MEM的存储器的MAC号单元memM[MAC]；
执行读操作时，clkM下降沿，memM[MAC]放到数据总线DB上，成为dataM，经TL时间，MEM端的clkM和dataM传送至CPU端，成为clkC和dataC，在clkC的上升沿把dataC锁存到memC[MAC]；
CPU和MEM的时钟根据需要由CPU通过EN，WR信号来选择：EN、WR，单向使能线，静态信号，有四个状态分别是：“00”，“01”，“10”， “11” ；
CPU向MEM传输时，CPU令EN＝1，WR＝0，使得CPU端选取***时钟clkS产生clkC，同时产生clkD，clkD在耗时TL传输L距离后成为clkM；
MEM向CPU传输时，CPU令EN＝1，WR＝1，使得MEM端选取***时钟clkS产生clkM，同时产生clkD，clkD在耗时TL传输L距离后成为clkC；
EN＝0，WR＝0时，保持当前状态或结束猝发传送；
EN＝0，WR＝1时，首地址写，CPU传送首地址到CAC，并经DB传送给MAC，CPU传送末地址到AUC；
swC和swM，分别为处理器/存储器时钟选择开关，各有两个状态，“on”通，“off” 断；
EN＝1，WR＝0时，写操作，swC处于on状态，swM处于off状态,使得clkS驱动clkC，clkC驱动clkD,clkD驱动clkM；CPU数据memC[CAC]放到数据总线DB上，成为dataC，经TL时间，CPU端的clkC和dataC传送至MEM端，成为clkM和dataM,在clkM的上升沿把dataM锁存到MEM的存储器memM[MAC]；
EN＝1，WR＝1时，读操作，swC处于off状态，swM处于on状态，使得clkS驱动clkM，clkM驱动clkD，clkD驱动clkC；clkM下跳沿，memM[MAC]放到数据总线DB上，成为dataM，经TL时间，MEM端的clkM和dataM传送至CPU端，成为clkC和dataC，在clkC的上升沿把dataC锁存到memC[MAC]数据；
EN＝1时，CPU端的后续地址在clkC的下跳沿，由CAC加一产生；MEM端的后续地址在clkM的下跳沿，由MAC加一产生；在CAC＝AUC时，本次猝发传输完毕，控制信号清零，即EN＝0，WR＝0。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710544496.2A CN107368440B (zh) | 2017-07-06 | 2017-07-06 | 一种同位控制猝发总线的控制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710544496.2A CN107368440B (zh) | 2017-07-06 | 2017-07-06 | 一种同位控制猝发总线的控制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107368440A CN107368440A (zh) | 2017-11-21 |
| CN107368440B true CN107368440B (zh) | 2021-06-18 |
Family
ID=60305971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710544496.2A Active CN107368440B (zh) | 2017-07-06 | 2017-07-06 | 一种同位控制猝发总线的控制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107368440B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001022691A (ja) * | 1999-07-05 | 2001-01-26 | Oki Electric Ind Co Ltd | データ交換装置 |
| WO2001044967A1 (en) * | 1999-12-14 | 2001-06-21 | Fujitsu Limited | Multiprocessor system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11203860A (ja) * | 1998-01-07 | 1999-07-30 | Nec Corp | 半導体記憶装置 |
| KR100306966B1 (ko) * | 1998-08-04 | 2001-11-30 | 윤종용 | 동기형버스트반도체메모리장치 |
| JP4385247B2 (ja) * | 2003-08-04 | 2009-12-16 | 日本電気株式会社 | 集積回路、および情報処理装置 |
| CN100461146C (zh) * | 2004-01-22 | 2009-02-11 | 高通股份有限公司 | 支持地址信息、数据、及传送合格号的双通道总线结构 |
| CN100495267C (zh) * | 2006-07-12 | 2009-06-03 | 北京和利时***工程有限公司 | 一种可编程控制器背板的通信方法 |
| CN101118523B (zh) * | 2006-08-01 | 2011-10-19 | 飞思卡尔半导体公司 | 存储器访问控制装置及其方法、存储器访问控制器及其方法 |
| US20080034132A1 (en) * | 2006-08-01 | 2008-02-07 | Nec Electronics Corporation | Memory interface for controlling burst memory access, and method for controlling the same |
| CN101212680B (zh) * | 2006-12-30 | 2011-03-23 | 扬智科技股份有限公司 | 图像数据的存储器存取方法及*** |
| CN105279116B (zh) * | 2015-10-08 | 2017-12-01 | 中国电子科技集团公司第四十一研究所 | 基于fpga的ddr控制器及控制方法 |
-
2017
- 2017-07-06 CN CN201710544496.2A patent/CN107368440B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001022691A (ja) * | 1999-07-05 | 2001-01-26 | Oki Electric Ind Co Ltd | データ交換装置 |
| WO2001044967A1 (en) * | 1999-12-14 | 2001-06-21 | Fujitsu Limited | Multiprocessor system |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107368440A (zh) | 2017-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10496332B2 (en) | Data path training and timing signal compensation for non-volatile memory device interface | |
| CN103810112A (zh) | 一种非易失性内存***及其管理方法 | |
| US20170052739A1 (en) | Storage control device, storage device, and storage control method | |
| US20160239206A1 (en) | Semiconductor system performing status read for semiconductor device and operating method thereof | |
| CN104517646A (zh) | 基于快闪存储器的存储设备和操作方法 | |
| US9106458B2 (en) | Method for detecting phase and phase detecting system | |
| CN113918500A (zh) | 符合扩展式接口串行***接口规格的装置与*** | |
| US9286208B2 (en) | Controller controlling an interleave operation, solid-state drive including the controller, and control method controlling an interleave operation | |
| JP2020144589A (ja) | メモリシステム | |
| WO2010105520A1 (zh) | 一种读数据的方法、装置和*** | |
| CN116401186A (zh) | 基于axi总线的opi psram控制***、方法 | |
| EP2466414B1 (en) | Quad-data rate controller and realization method thereof | |
| EP2223224B1 (en) | Scheduling based on turnaround event | |
| CN107368440B (zh) | 一种同位控制猝发总线的控制方法 | |
| CN105095122B (zh) | 控制内存芯片的方法、芯片控制器和内存控制器 | |
| KR20220144091A (ko) | 호스트 장치 및 메모리 장치의 구동 방법, 상기 호스트 장치와 메모리 장치를 포함하는 차량 | |
| CN102789424A (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN102751966B (zh) | 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法 | |
| CN105264608A (zh) | 存储数据的方法、内存控制器和中央处理器 | |
| KR20170073266A (ko) | 시리얼 인터페이스를 사용하는 저장 장치의 작동 방법과 이를 포함하는 데이터 처리 시스템의 작동 방법 | |
| CN105528305B (zh) | 一种基于ddr2 sdram的短周期存储方法 | |
| CN114528239A (zh) | 一种NAND Flash读DQS采样方法 | |
| KR20130009536A (ko) | 메모리 제어 장치 및 방법 | |
| CN102522113B (zh) | 一种sdram桥接电路 | |
| JP4925162B2 (ja) | メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |