CN107359192A - 一种横向高压器件 - Google Patents

一种横向高压器件 Download PDF

Info

Publication number
CN107359192A
CN107359192A CN201710631105.0A CN201710631105A CN107359192A CN 107359192 A CN107359192 A CN 107359192A CN 201710631105 A CN201710631105 A CN 201710631105A CN 107359192 A CN107359192 A CN 107359192A
Authority
CN
China
Prior art keywords
type
media slot
heavily doped
doped region
doping bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710631105.0A
Other languages
English (en)
Inventor
乔明
余洋
章文通
詹珍雅
王正康
梁龙飞
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710631105.0A priority Critical patent/CN107359192A/zh
Publication of CN107359192A publication Critical patent/CN107359192A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种横向高压器件，Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场板，体场板在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。

Description

一种横向高压器件
技术领域
本发明属于半导体功率器件技术领域，具体涉及一种横向高压器件。
背景技术
横向双扩散金属-氧化物-半导体场效应晶体管(Lateral Double-diffusedMetal-Oxide-Semiconductor Field Effect Transistor，LDMOSFET)作为功率集成电路(Power Integrated Circuit，PIC)中的核心器件，具有易集成、驱动功率小、负温度系数等优点，多年来一直朝着高击穿电压(Breakdown Voltage，BV)和低比导通电阻(SpecificOn-Resistance，Ron,sp)的方向发展。较高的击穿电压需要器件具有较长的漂移区长度和较低的漂移区掺杂浓度，这导致器件具有较高的导通电阻。击穿电压和比导通电阻之间的这一矛盾关系，就是困扰业界的“硅极限”问题。
为了缓解这一矛盾，使器件同时具有高耐压与低比导通电阻，本发明在LDMOS横向漂移区中引入了介质槽。介质槽可以承受大部分横向耐压的同时缩短器件横向尺寸，大幅度降低芯片的面积。但是传统的介质槽LDMOS其比导通电阻仍然较大，未能进一步缓解耐压与比导通电阻的矛盾。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种横向高压器件，目的在于提高器件击穿电压的同时降低器件导通电阻。
为实现上述发明目的，本发明技术方案如下：
一种横向高压器件，其元胞结构包括第二型掺杂衬底、栅氧化层、覆盖介质层、源极第一型重掺杂区、第一型掺杂条、漏极第一型重掺杂区、第二型重掺杂区、第二型掺杂阱区、第二型掺杂条、源极接触电极、漏极接触电极、多晶硅栅、体场板、介质槽区；所述第二型掺杂衬底上表面设置有Z方向排列的第一型掺杂条和第二型掺杂条，所述第一型掺杂条、第二型掺杂条包围介质槽区且被所述介质槽区截成U型，所述介质槽区内部左侧置有多晶硅栅，所述多晶硅栅左侧不与介质槽区边缘邻接且其下表面与体场板相邻接，所述体场版左侧不与介质槽区边缘邻接，所述多晶硅栅左边缘邻接栅氧化层，所述栅氧化层左边缘与介质槽区边缘平齐，所述栅氧化层左侧下部置有第二型掺杂阱区，所述栅氧化层左侧上部置有与第二型掺杂阱区相邻接的源极第一型重掺杂区，所述源极第一型重掺杂区左侧邻接第二型重掺杂区，所述源极第一型重掺杂区与第二型重掺杂区上端面邻接源极接触电极，所述源极接触电极与漏极接触电极通过表面覆盖氧化层相隔离，且所述表面覆盖氧化层在介质槽区上端面上方，所述漏极接触电极下端面置有漏极第一型重掺杂区，所述漏极第一型重掺杂区左侧与介质槽区邻接，下端面与第一型掺杂条、第二型掺杂条邻接。
本发明总的技术方案：Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场板，体场板在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；综上，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。
具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。
作为优选方式，所述器件是SOI器件，对于SOI器件来说衬底为第一型硅或第二型硅。
作为优选方式，第二型掺杂衬底和第一型掺杂条、第二型掺杂条之间有外延层，或者外延层设置于SOI埋氧层和第一型掺杂条、第二型掺杂条之间。
具体的，所述外延层为第一型硅或者第二型硅。
作为优选方式，所述介质槽区，分为第一介质槽、第二介质槽、第三介质槽……，从上到下介电常数依次增大。
作为优选方式，所述漏极接触电极左侧下方邻接体场板，以规避漏端高电场，避免提前击穿。
具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。
作为优选方式，所述结构中的多晶硅栅与栅氧化层为槽栅结构。此时源极接触电极和体场板临接。常规浅槽栅工艺更易实现然而其位于漂移区内部的边界拐点会引起一个电场峰值，容易导致器件提前击穿，耐压不如预期。
作为优选方式，所述槽栅结构的多晶硅栅与栅氧化层延伸至第二型掺杂衬底内部。此时源极接触电极和体场板邻接。将其边界拐点引到衬底中，消除提前击穿的可能。
作为优选方式，将漏极第一型重掺杂区变为集电极第二型重掺杂区，所述器件由LDMOS变为LIGBT。
作为优选方式，所述第二型掺杂条与第一型掺杂条宽度不相同。
作为优选方式，第一型为P型，第二型为N型；或者第一型为N型，第二型为P型。
本发明的有益效果为：Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场板，体场板在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；综上，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。
附图说明
图1是本发明实施例1的一种横向高压器件结构示意图；
图2是本发明实施例2中介质槽区域由上下两种不同介电常数介质组成的一种示例结构示意图；
图3是本发明实施例3中介质槽区域由三种不同介电常数介质组成的一种示例结构示意图；
图4是本发明实施例4中漏极漏极接触电极引入漏极体场板的一种示例结构示意图；
图5是本发明实施例5中介质槽区域置于外延层上的一种示例结构示意图；
图6是本发明实施例6中浅槽栅结构的一种示例结构示意图；
图7是本发明实施例7中深槽栅结构的一种示例结构示意图；
图8是本发明实施例8的器件为LIGBT的一种示例结构示意图；
图9是本发明实施例9的元胞置于SOI基上的一种示例结构示意图；
图10是本发明实施例10的元胞置于SOI基埋氧层上的外延层上方的示例结构示意图。
其中，1为第二型掺杂衬底，2为介质槽区，3为SOI埋氧层，21为栅氧化层，22为覆盖介质层，31为源极第一型重掺杂区，32为第一型掺杂条，33为漏极第一型重掺杂区，41为第二型重掺杂区，42为第二型掺杂阱区，43为第二型掺杂条，46为集电极第二型重掺杂区，47为外延层，51为源极接触电极，52为多晶硅栅，53为体场板，54为漏极接触电极，56为体场板，61为第一介质槽，62为第二介质槽，63为第三介质槽。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
本发明通过Z方向交叠的第一型掺杂条与第二型掺杂条形成横向超结结构，降低器件导通电阻的同时提高耐压；在此基础上引入介质槽，介质槽可以有效降低器件表面积，同时承受耐压，降低了器件的比导通电阻的同时保持器件高耐压；在介质槽内引入体场板，体场板在器件关态时调制电场辅助耗尽，有效利用器件左侧分担耐压，在器件开态时候引入电荷提高漂移区载流子数量；综上，本发明可以在提高器件击穿电压的同时，降低器件的比导通电阻。
实施例1
图1所示为本发明的一种横向高压器件，一种横向高压器件，其元胞结构包括第二型掺杂衬底1、栅氧化层21、覆盖介质层22、源极第一型重掺杂区31、第一型掺杂条32、漏极第一型重掺杂区33、第二型重掺杂区41、第二型掺杂阱区42、第二型掺杂条43、源极接触电极51、漏极接触电极54、多晶硅栅52、体场板53、介质槽区2；所述第二型掺杂衬底1上表面设置有Z方向排列的第一型掺杂条32和第二型掺杂条43，所述第一型掺杂条32、第二型掺杂条43包围介质槽区2且被所述介质槽区2截成U型，所述介质槽区2内部左侧置有多晶硅栅52，所述多晶硅栅52左侧不与介质槽区2边缘邻接且其下表面与体场板53相邻接，所述体场版53左侧不与介质槽区2边缘邻接，所述多晶硅栅52左边缘邻接栅氧化层21，所述栅氧化层21左边缘与介质槽区2边缘平齐，所述栅氧化层21左侧下部置有第二型掺杂阱区42，所述栅氧化层21左侧上部置有与第二型掺杂阱区42相邻接的源极第一型重掺杂区31，所述源极第一型重掺杂区31左侧邻接第二型重掺杂区41，所述源极第一型重掺杂区31与第二型重掺杂区41上端面邻接源极接触电极51，所述源极接触电极51与漏极接触电极54通过表面覆盖氧化层22相隔离，且所述表面覆盖氧化层22在介质槽区2上端面上方，所述漏极接触电极54下端面置有漏极第一型重掺杂区33，所述漏极第一型重掺杂区33左侧与介质槽区2邻接，下端面与第一型掺杂条32、第二型掺杂条43邻接。
具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。
具体的，相邻的第一型掺杂条、第二型掺杂条为一组，可叠加组数大于2的多组第一型掺杂条、第二型掺杂条。
具体的，所述第二型掺杂条与第一型掺杂条宽度可不相同。
实施例2
如图2所示，本实施例和实施例1基本相同，区别在于：所述介质槽区2，由上下不同介电常数的第一介质槽61、第二介质槽62组成，第一介质槽61介电常数低于第二介质槽62。
实施例3
图3所示，本实施例和实施例1基本相同，区别在于：所述介质槽区2，分为第一介质槽61、第二介质槽62、第三介质槽63，从上到下介电常数依次增大。
实施例4
如图4所示，本实施例和实施例1基本相同，区别在于：所述漏极接触电极54左侧下方邻接体场板56，以规避漏端高电场，避免提前击穿。
具体的，所述体场板可为金属，也可以是掺杂多晶硅，可以是任何导电导体或半导体。
实施例5
如图5所示，本实施例和实施例1基本相同，区别在于：第二型掺杂衬底1和第一型掺杂条32、第二型掺杂条43之间有外延层47。
具体的，所述外延层为第1型硅或者第2型硅。
实施例6
如图6所示，本实施例和实施例1基本相同，区别在于：所述结构中的多晶硅栅52与栅氧化层21为槽栅结构。此时源极接触电极和体场板临接。常规浅槽栅工艺更易实现然而其位于漂移区内部的边界拐点会引起一个电场峰值，容易导致器件提前击穿，耐压不如预期。
实施例7
如图7所示，本实施例和实施例6基本相同，区别在于：所述槽栅结构的多晶硅栅52与栅氧化层21延伸至第二型掺杂衬底1内部。此时源极接触电极和体场板邻接。将其边界拐点引到衬底中，消除提前击穿的可能。
实施例8
如图8所示，本实施例和实施例1基本相同，区别在于：将漏极第一型重掺杂区33变为集电极第二型重掺杂区46，所述器件由LDMOS变为LIGBT。
实施例9
如图9所示，本实施例和实施例1基本相同，区别在于：所述元胞结构置于SOI埋氧层3上。
具体的，所述外延层为第1型硅或者第2型硅。
实施例10
如图10所示，本实施例和实施例1基本相同，区别在于：第二型掺杂衬底1上方设有埋氧层3，埋氧层3上外延一层外延层47，所述元胞结构置于外延层47上。
具体的，所述外延层为第1型硅或者第2型硅。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种横向高压器件，其特征在于：其元胞结构包括第二型掺杂衬底(1)、栅氧化层(21)、覆盖介质层(22)、源极第一型重掺杂区(31)、第一型掺杂条(32)、漏极第一型重掺杂区(33)、第二型重掺杂区(41)、第二型掺杂阱区(42)、第二型掺杂条(43)、源极接触电极(51)、漏极接触电极(54)、多晶硅栅(52)、体场板(53)、介质槽区(2)；所述第二型掺杂衬底(1)上表面设置有Z方向排列的第一型掺杂条(32)和第二型掺杂条(43)，所述第一型掺杂条(32)、第二型掺杂条(43)包围介质槽区(2)且被所述介质槽区(2)截成U型，所述介质槽区(2)内部左侧置有多晶硅栅(52)，所述多晶硅栅(52)左侧不与介质槽区(2)边缘邻接且其下表面与体场板(53)相邻接，所述体场版(53)左侧不与介质槽区(2)边缘邻接，所述多晶硅栅(52)左边缘邻接栅氧化层(21)，所述栅氧化层(21)左边缘与介质槽区(2)边缘平齐，所述栅氧化层(21)左侧下部置有第二型掺杂阱区(42)，所述栅氧化层(21)左侧上部置有与第二型掺杂阱区(42)相邻接的源极第一型重掺杂区(31)，所述源极第一型重掺杂区(31)左侧邻接第二型重掺杂区(41)，所述源极第一型重掺杂区(31)与第二型重掺杂区(41)上端面邻接源极接触电极(51)，所述源极接触电极(51)与漏极接触电极(54)通过表面覆盖氧化层(22)相隔离，且所述表面覆盖氧化层(22)在介质槽区(2)上端面上方，所述漏极接触电极(54)下端面置有漏极第一型重掺杂区(33)，所述漏极第一型重掺杂区(33)左侧与介质槽区(2)邻接，下端面与第一型掺杂条(32)、第二型掺杂条(43)邻接。
2.根据权利要求1所述的一种横向高压器件，其特征在于：所述器件是SOI器件，对于SOI器件来说衬底为第一型硅或第二型硅。
3.根据权利要求1所述的一种横向高压器件，其特征在于：第二型掺杂衬底(1)和第一型掺杂条(32)、第二型掺杂条(43)之间有外延层(47)，或者外延层(47)设置于SOI埋氧层(3)和第一型掺杂条(32)、第二型掺杂条(43)之间。
4.根据权利要求1所述的一种横向高压器件，其特征在于：所述介质槽区(2)，分为第一介质槽(61)、第二介质槽(62)、第三介质槽(63)……，从上到下介电常数依次增大。
5.根据权利要求1所述的一种横向高压器件，其特征在于：所述漏极接触电极(54)左侧下方邻接体场板(56)。
6.根据权利要求1所述的一种横向高压器件，其特征在于：所述结构中的多晶硅栅(52)与栅氧化层(21)为槽栅结构。
7.根据权利要求6所述的一种横向高压器件，其特征在于：所述槽栅结构的多晶硅栅(52)与栅氧化层(21)延伸至第二型掺杂衬底(1)内部。
8.根据权利要求1所述的一种横向高压器件，其特征在于：将漏极第一型重掺杂区(33)变为集电极第二型重掺杂区(46)，所述器件由LDMOS变为LIGBT。
9.根据权利要求1所述的一种横向高压器件，其特征在于：所述第二型掺杂条(43)与第一型掺杂条(32)宽度不相同。
10.根据权利要求1至9任意一项所述的一种横向高压器件，其特征在于：第一型为P型，第二型为N型；或者第一型为N型，第二型为P型。
CN201710631105.0A 2017-07-28 2017-07-28 一种横向高压器件 Pending CN107359192A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710631105.0A CN107359192A (zh) 2017-07-28 2017-07-28 一种横向高压器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710631105.0A CN107359192A (zh) 2017-07-28 2017-07-28 一种横向高压器件

Publications (1)

Publication Number Publication Date
CN107359192A true CN107359192A (zh) 2017-11-17

Family

ID=60285671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710631105.0A Pending CN107359192A (zh) 2017-07-28 2017-07-28 一种横向高压器件

Country Status (1)

Country Link
CN (1) CN107359192A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389892A (zh) * 2018-02-02 2018-08-10 电子科技大学 一种具有纵向变掺杂剂量的深槽型横向耐压区
CN113206145A (zh) * 2021-04-22 2021-08-03 电子科技大学 改善热载流子注入的功率半导体器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760753A (zh) * 2012-07-26 2012-10-31 中国电子科技集团公司第二十四研究所 一种具有界面n+层的soi ldmos半导体器件
CN103165678A (zh) * 2013-03-12 2013-06-19 电子科技大学 一种超结ldmos器件
CN103715238A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种超低比导通电阻的横向高压器件
CN104241365A (zh) * 2014-04-10 2014-12-24 电子科技大学 一种soi横向功率mosfet器件
CN105070760A (zh) * 2015-09-06 2015-11-18 电子科技大学 一种功率mos器件
JP2016207876A (ja) * 2015-04-24 2016-12-08 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760753A (zh) * 2012-07-26 2012-10-31 中国电子科技集团公司第二十四研究所 一种具有界面n+层的soi ldmos半导体器件
CN103165678A (zh) * 2013-03-12 2013-06-19 电子科技大学 一种超结ldmos器件
CN103715238A (zh) * 2013-12-30 2014-04-09 电子科技大学 一种超低比导通电阻的横向高压器件
CN104241365A (zh) * 2014-04-10 2014-12-24 电子科技大学 一种soi横向功率mosfet器件
JP2016207876A (ja) * 2015-04-24 2016-12-08 富士電機株式会社 半導体装置
CN105070760A (zh) * 2015-09-06 2015-11-18 电子科技大学 一种功率mos器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389892A (zh) * 2018-02-02 2018-08-10 电子科技大学 一种具有纵向变掺杂剂量的深槽型横向耐压区
CN108389892B (zh) * 2018-02-02 2020-08-11 电子科技大学 一种具有纵向变掺杂剂量的深槽型横向耐压区
CN113206145A (zh) * 2021-04-22 2021-08-03 电子科技大学 改善热载流子注入的功率半导体器件
CN113206145B (zh) * 2021-04-22 2022-08-05 电子科技大学 改善热载流子注入的功率半导体器件

Similar Documents

Publication Publication Date Title
CN101840935B (zh) Soi横向mosfet器件
CN101969074B (zh) 一种高压ldmos器件
CN102318045B (zh) 改良式击穿电压的边缘端点
CN102891168B (zh) 用于高压端接的带场阈值mosfet的半导体器件
CN104201206B (zh) 一种横向soi功率ldmos器件
CN110556388B (zh) 一种可集成功率半导体器件及其制造方法
US10607987B2 (en) Bipolar-CMOS-DMOS semiconductor device and manufacturing method
CN102376762B (zh) 超级结ldmos器件及制造方法
US7898024B2 (en) Semiconductor device and method for manufacturing the same
US10068965B1 (en) Lateral high-voltage device
CN107871778B (zh) 带有电位浮动型场板的横向双扩散金属氧化物半导体场效应管
CN102306659B (zh) 一种基于体电场调制的ldmos器件
CN107564965B (zh) 一种横向双扩散mos器件
CN107275388A (zh) 一种横向高压器件
CN103022134A (zh) 一种超低比导通电阻的soi横向高压功率器件
CN107425052A (zh) 一种横向高压器件
CN106887451B (zh) 超结器件及其制造方法
CN208028069U (zh) 具有埋层结构的新型双面阶梯埋氧型soi ldmos
CN102800688B (zh) 半导体结构及其操作方法
CN107359192A (zh) 一种横向高压器件
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN115274859B (zh) Ldmos晶体管及其制造方法
CN111477681A (zh) 双通道均匀电场调制横向双扩散金属氧化物元素半导体场效应管及制作方法
CN112993021A (zh) 横向双扩散金属氧化物半导体场效应管
CN109616522B (zh) 一种横向高压器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171117