CN107274839A - 扫描驱动器 - Google Patents

扫描驱动器 Download PDF

Info

Publication number
CN107274839A
CN107274839A CN201710199153.7A CN201710199153A CN107274839A CN 107274839 A CN107274839 A CN 107274839A CN 201710199153 A CN201710199153 A CN 201710199153A CN 107274839 A CN107274839 A CN 107274839A
Authority
CN
China
Prior art keywords
level
signal
transistor
scanning
buffer sizes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710199153.7A
Other languages
English (en)
Other versions
CN107274839B (zh
Inventor
金知惠
禹珉圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107274839A publication Critical patent/CN107274839A/zh
Application granted granted Critical
Publication of CN107274839B publication Critical patent/CN107274839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种扫描驱动器可包括第一级、第二级和第三级。第一级可包括第一输出晶体管。第一输出晶体管可具有第一缓冲值。第二级可电连接至第一输出晶体管，并且可包括第二输出晶体管。第二输出晶体管可具有第二缓冲值。第三级可电连接至第二输出晶体管，并且可包括第三输出晶体管。第三输出晶体管可具有第三缓冲值。第二缓冲值和第三缓冲值中的至少一个可与第一缓冲值不相等。

Description

扫描驱动器
技术领域
技术领域涉及一种扫描驱动器以及包括该扫描驱动器的显示设备。
背景技术
平板显示设备可包括液晶显示(LCD)设备、场发射显示(FED)设备、等离子体显示面板(PDP)设备、有机发光二极管(OLED)显示设备等。
作为实例，OLED显示设备可包括显示面板，该显示面板包括布置为矩阵的多个像素并且包括用于将图像数据信号和扫描信号传输至像素以显示图像的驱动电路。驱动电路可包括用于通过连接至像素的数据线传输图像数据信号的数据驱动器，并且可包括用于通过连接至像素的扫描线传输扫描信号的扫描驱动器。
发明内容
实施方式可涉及用于优化显示面板的图像显示质量的扫描驱动器。
实施方式可涉及包括该扫描驱动器的显示设备。
在一个实施方式中，扫描驱动器包括多个级。多个级通过多条扫描线连接至多个像素。级被顺序布置。级中的每一级包括信号输出部，该信号输出部被配置为将扫描写入信号输出至扫描线。级中的第x级的信号输出部的缓冲器大小(或缓冲值)与级中的第y级的信号输出部的缓冲器大小(或缓冲值)不相等，其中，x是自然数，并且y是另一自然数。术语“缓冲器大小”可指“缓冲值”。
在一个实施方式中，级中的每一级可被配置为在具有帧的长度的帧周期过程中，将至少两个扫描写入脉冲输出至对应扫描线。
在一个实施方式中，级中的每一级被配置为在帧周期过程中，将三个扫描写入脉冲输出至对应扫描线，第n级是级中的最后一级，第n级的信号输出部的第一输出晶体管的缓冲器大小可小于第(n-2)级的信号输出部的第一输出晶体管的缓冲器大小，并且第(n-2)级的信号输出部的第一输出晶体管的缓冲器大小可小于第(n-4)级的信号输出部的第一输出晶体管的缓冲器大小。
在一个实施方式中，级中的每一级被配置为在帧周期过程中，将三个扫描写入脉冲输出至对应扫描线，第n级是级中的最后一级，第n级的信号输出部的第一输出晶体管的缓冲器大小可与第(n-1)级的信号输出部的第一输出晶体管的缓冲器大小基本相同，并且第(n-2)级的信号输出部的第一输出晶体管的缓冲器大小可与第(n-3)级的信号输出部的第一输出晶体管的缓冲器大小基本相同。
在一个实施方式中，级中的每一级被配置为在帧周期过程中，将四个扫描写入脉冲输出至对应扫描线，第n级是级中的最后一级，第n级的信号输出部的第一输出晶体管的缓冲器大小可小于第(n-2)级的信号输出部的第一输出晶体管的缓冲器大小，第(n-2)级的信号输出部的第一输出晶体管的缓冲器大小可小于第(n-4)级的信号输出部的第一输出晶体管的缓冲器大小，并且第(n-4)级的信号输出部的第一输出晶体管的缓冲器大小可小于第(n-6)级的信号输出部的第一输出晶体管的缓冲器大小；n是自然数。
在一个实施方式中，级中的每一级被配置为在帧周期过程中，将四个扫描写入脉冲输出至对应扫描线，第n级是级中的最后一级，第n级的信号输出部的第一输出晶体管的缓冲器大小可与第(n-1)级的信号输出部的第一输出晶体管的缓冲器大小基本相同，第(n-2)级的信号输出部的第一输出晶体管的缓冲器大小可与第(n-3)级的信号输出部的第一输出晶体管的缓冲器大小基本相等，并且第(n-4)级的信号输出部的第一输出晶体管的缓冲器大小可与第(n-5)级的信号输出部的第一输出晶体管的缓冲器大小基本相等。
在一个实施方式中，级中的每一级被配置为在帧周期过程中，将两个扫描写入脉冲输出至对应扫描线，第n级是级的最后一级，并且第n级的信号输出部的第一输出晶体管的缓冲器大小可小于第(n-2)级的信号输出部的第一输出晶体管的缓冲器大小；n是自然数。
在一个实施方式中，级中的每一级被配置为在帧周期过程中，将两个扫描写入脉冲输出至对应扫描线，第n级是级中的最后一级，并且第n级的信号输出部的第一输出晶体管的缓冲器大小可与第(n-1)级的信号输出部的第一输出晶体管的缓冲器大小基本相等。
在一个实施方式中，级中的每一级可进一步包括以下元件：脉冲检测部，被配置为检测输入信号的脉冲以响应于第一时钟信号激活下拉控制节点；下拉控制部，被配置为响应于第二时钟信号初始化下拉控制节点；以及上拉控制部，被配置为响应于第一时钟信号以及下拉控制节点的信号调节上拉控制节点的信号。信号输出部可被配置为响应于下拉控制节点的信号和上拉控制节点的信号而输出扫描写入信号。
在一个实施方式中，信号输出部可包括被配置为响应于下拉控制节点的信号而生成扫描写入信号的扫描写入脉冲的下拉部，并且可包括被配置为响应于上拉控制节点的信号而保持扫描写入信号的高电平的上拉部。
在一个实施方式中，第x级的下拉部的晶体管的缓冲器大小可与第y级的下拉部的晶体管的缓冲器大小不相等。
在一个实施方式中，第x级的下拉部的晶体管的缓冲器大小可与第y级的下拉部的晶体管的缓冲器大小不相等。第x级的上拉部的晶体管的缓冲器大小可与第y级的上拉部的晶体管的缓冲器大小不相等。
在一个实施方式中，脉冲检测部可包括第一晶体管，该第一晶体管包括第一时钟信号施加至的栅电极、输入信号施加至的源电极以及连接至第一节点的漏电极。下拉控制部可包括第二晶体管和第三晶体管，该第二晶体管包括连接至上拉控制节点的栅电极、第一电源电压施加至的源电极以及连接至第三晶体管的源电极的漏电极，该第三晶体管包括第二时钟信号施加至的栅电极、连接至第二晶体管的漏电极的源电极以及连接至第一节点的漏电极。上拉控制部可包括第四晶体管和第五晶体管，该第四晶体管包括连接至第一节点的栅电极、连接至第二晶体管的栅电极的源电极以及连接至第二节点的漏电极，该第五晶体管包括连接至第二节点的栅电极、连接至第二晶体管的栅电极的源电极以及第二电源电压施加至的漏电极。下拉部可包括第一输出晶体管，该第一输出晶体管包括连接至下拉控制节点的栅电极、连接至输出节点的源电极以及第二时钟信号施加至的漏电极。上拉部可包括第二输出晶体管，该第二输出晶体管包括连接至第二晶体管的栅电极的栅电极、第一电源电压施加至的源电极以及连接至输出节点的漏电极。
在一个实施方式中，级中的每一级可包括：扫描写入级，被配置为输出扫描写入信号；扫描初始化级，被配置为输出扫描初始化信号；以及扫描旁路级，被配置为输出扫描旁路信号。
在一个实施方式中，第一输出晶体管的缓冲器大小可以是第一输出晶体管(的沟道/栅极)的宽长比。
在一个实施方式中，一种显示设备包括显示面板、扫描驱动器和数据驱动器。显示面板包括多条扫描线、多条数据线以及连接至多条扫描线和多条数据线的多个像素。扫描驱动器包括多个级，该多个级通过多条扫描线连接至多个像素，该级顺序布置。数据驱动器被配置为将数据电压提供至多条数据线。级中的每一级包括信号输出部，该信号输出部被配置为将扫描写入信号输出至扫描线。级中的第x级的信号输出部的缓冲器大小与级中的第y级的信号输出部的缓冲器大小不相等，其中，x是自然数，并且y是另一自然数。
在一个实施方式中，级中的每一级可被配置为在具有帧的长度的帧周期过程中，将至少两个扫描写入脉冲输出至对应扫描线。
在一个实施方式中，级中的每一级可进一步包括以下元件：脉冲检测部，被配置为检测输入信号的脉冲以响应于第一时钟信号激活下拉控制节点；下拉控制部，被配置为响应于第二时钟信号初始化下拉控制节点；上拉控制部，被配置为响应于第一时钟信号以及下拉控制节点的信号调节上拉控制节点的信号。信号输出部可被配置为响应于下拉控制节点的信号和上拉控制节点的信号而输出扫描写入信号。
在一个实施方式中，信号输出部可包括被配置为响应于下拉控制节点的信号而生成扫描写入信号的扫描写入脉冲的下拉部，并且可包括被配置为响应于上拉控制节点的信号保持扫描写入信号的高电平的上拉部。
在一个实施方式中，第x级的下拉部的晶体管的缓冲器大小可与第y级的下拉部的晶体管的缓冲器大小不相等。
一个实施方式可涉及一种扫描驱动器。该扫描驱动器可包括第一级、第二级和第三级。第一级可包括第一输出部。第一输出部可包括第一输出晶体管，并且可提供第一信号。第一输出晶体管可具有第一缓冲值。第二级可电连接至第一输出晶体管，可接收第一信号的副本，并且可包括第二输出部。第二输出部可包括第二输出晶体管，并且可提供第二信号。第二输出晶体管可具有第二缓冲值。第三级可电连接至第二输出晶体管，可接收第二信号的副本，并且可包括第三输出部。第三输出部可包括第三输出晶体管，并且可提供第三信号。第三输出晶体管可具有第三缓冲值。第二缓冲值和第三缓冲值中的至少一个可与第一缓冲值不相等。
第一缓冲值可等于第一输出晶体管的沟道的宽度与第一输出晶体管的沟道的长度的比。第二缓冲值可等于第二输出晶体管的沟道的宽度与第二输出晶体管的沟道的长度的比。第三缓冲值可等于第三输出晶体管的沟道的宽度与第三输出晶体管的沟道的长度的比。
第二级的输入晶体管的源电极可不通过晶体管而电连接至第一输出晶体管的漏电极。第二缓冲值可小于第一缓冲值。
第三级的输入晶体管的源电极可不通过晶体管而电连接至第二输出晶体管的漏电极。第三缓冲值可小于第一缓冲值。
扫描驱动器可包括第四级。第四级可包括第四输出部。第四输出部可包括第四输出晶体管，并且可提供第四信号。第四输出晶体管可具有第四缓冲值。第一级可电连接至第四输出晶体管，并且可接收第四信号的副本。第三缓冲值可小于第四缓冲值。
扫描驱动器可包括第一电源电压输入单元和第二电源电压输入单元。第一电源电压输入单元可接收第一电源电压。第二电源电压输入单元可与第一电源电压输入单元电绝缘，并且可接收第二电源电压。第二电源电压可低于第一电源电压。第一级可包括第一稳定晶体管。第一稳定晶体管的栅电极可不通过晶体管而电连接至第二电源电压输入单元。第一稳定晶体管的漏电极可不通过晶体管而电连接至第一输出晶体管的栅电极。第二级可包括第二稳定晶体管。第二稳定晶体管的栅电极可不通过晶体管而电连接至第二电源电压输入单元。第二稳定晶体管的漏电极可不通过晶体管而电连接至第二输出晶体管的栅电极。第三级可包括第三稳定晶体管。第三稳定晶体管的栅电极可不通过晶体管而电连接至第二电源电压输入单元。第三稳定晶体管的漏电极可不通过晶体管而电连接至第三输出晶体管的栅电极。
第一级(和/或第一输出部)可包括第一上拉晶体管。第一上拉晶体管的源电极可不通过晶体管而电连接至第一电源电压单元。第一上拉晶体管的漏电极可不通过晶体管而电连接至第一输出晶体管的漏电极。第二级(和/或第二输出部)可包括第二上拉晶体管。第二上拉晶体管的源电极可不通过晶体管而电连接至第一电源电压单元。第二上拉晶体管的漏电极可不通过晶体管而电连接至第二输出晶体管的漏电极。第三级(和/或第三输出部)可包括第三上拉晶体管。第三上拉晶体管的源电极可不通过晶体管而电连接至第一电源电压单元。第三上拉晶体管的漏电极可不通过晶体管而电连接至第三输出晶体管的漏电极。第三上拉晶体管的缓冲值可小于第一上拉晶体管的缓冲值。第二上拉晶体管的缓冲值可小于第一上拉晶体管的缓冲值。
扫描驱动器可包括第一电源电压输入单元和第二电源电压输入单元。第一电源电压输入单元可接收第一电源电压。第二电源电压输入单元可与第一电源电压输入单元电绝缘，并且可接收第二电源电压。第二电源电压可低于第一电源电压。第一输出晶体管的源电极可不通过晶体管而电连接至第一电源电压输入单元。第二输出晶体管的源电极可不通过晶体管而电连接至第一电源电压输入单元。第三输出晶体管的源电极可不通过晶体管而电连接至第一电源电压输入单元。
第一输出部可包括第一协作晶体管。第一协作晶体管的漏电极可不通过晶体管而电连接至第一输出晶体管的漏电极。第二输出部可包括第二协作晶体管。第二协作晶体管的漏电极可不通过晶体管而电连接至第二输出晶体管的漏电极。第三输出部可包括第三协作晶体管。第三协作晶体管的漏电极可不通过晶体管而电连接至第三输出晶体管的漏电极。第三协作晶体管的缓冲值可小于第一协作晶体管的缓冲值。第二协作晶体管的缓冲值可小于第一协作晶体管的缓冲值。
第一协作晶体管的缓冲值可等于第一协作晶体管的沟道的宽度与第一协作晶体管的沟道的长度的比。第二协作晶体管的缓冲值可等于第二协作晶体管的沟道的宽度与第二协作晶体管的沟道的长度的比。第三协作晶体管的缓冲值可等于第三协作晶体管的沟道的宽度与第三协作晶体管的沟道的长度的比。
扫描驱动器可包括第四级和第五级。第四级可电连接至第三输出晶体管，可接收第三信号的副本，并且可包括第四输出部。第四输出部可包括第四输出晶体管，并且可提供第四信号。第四输出晶体管可具有第四缓冲值。第五级可电连接至第四输出晶体管，可接收第四信号的副本，并且可包括第五输出部。第五输出部可包括第五输出晶体管，并且可提供第五信号。第五输出晶体管可具有第五缓冲值。第五缓冲值可与第三缓冲值不相等，并且可与第一缓冲值不相等。
第五缓冲值可小于第三缓冲值。第三缓冲值可小于第一缓冲值。
第四缓冲值可小于第二缓冲值。第二缓冲值可小于第一缓冲值。
扫描驱动器可包括第六级和第七级。第六级可包括第六输出部。第六输出部可包括第六输出晶体管，并且可提供第六信号。第六输出晶体管可具有第六缓冲值。第一级可电连接至第六输出晶体管，并且可接收第六信号的副本。第三缓冲值可小于第六缓冲值。第二缓冲值可小于第六缓冲值。
扫描驱动器可包括第六级和第七级。第六级可电连接至第三输出晶体管，可接收第三信号的副本，并且可包括第六输出部。第六输出部可包括第六输出晶体管，并且可提供第六信号。第六输出晶体管可具有第六缓冲值。第七级可电连接至第六输出晶体管，可接收第六信号的副本，并且可包括第七输出部。第七输出部可包括第七输出晶体管，并且可提供第七信号。第七输出晶体管可具有第七缓冲值。第七缓冲值可与第五缓冲值不相等，可与第三缓冲值不相等，并且可与第一缓冲值不相等。
第七缓冲值可小于第五缓冲值。第五缓冲值可小于第三缓冲值。第三缓冲值可小于第一缓冲值。
第一输出部可以预定帧长度顺序提供第一个第一信号脉冲、第二个第一信号脉冲、第三个第一信号脉冲以及第四个第一信号脉冲。第二输出部可以预定帧长度顺序提供第一个第二信号脉冲、第二个第二信号脉冲、第三个第二信号脉冲以及第四个第二信号脉冲。第三输出部可以预定帧长度顺序提供第一个第三信号脉冲、第二个第三信号脉冲、第三个第三信号脉冲以及第四个第三信号脉冲。第四输出部可以预定帧长度顺序提供第一个第四信号脉冲、第二个第四信号脉冲、第三个第四信号脉冲以及第四个第四信号脉冲。第五输出部可以预定帧长度顺序提供第一个第五信号脉冲、第二个第五信号脉冲、第三个第五信号脉冲以及第四个第五信号脉冲。第六输出部可以预定帧长度顺序提供第一个第六信号脉冲、第二个第六信号脉冲、第三个第六信号脉冲以及第四个第六信号脉冲。第七输出部可以预定帧长度顺序提供第一个第七信号脉冲、第二个第七信号脉冲、第三个第七信号脉冲以及第四个第七信号脉冲。第四个第一信号脉冲的起始沿可与第一个第七信号脉冲的起始沿重合。第四个第一信号脉冲的结束沿可与第一个第七信号脉冲的结束沿重合。
第一信号可包括在第一帧周期内顺序提供的第一个第一信号脉冲、第二个第一信号脉冲、第三个第一信号脉冲以及第四个第一信号脉冲。第七信号可包括在第二帧周期中顺序提供的第一个第七信号脉冲、第二个第七信号脉冲、第三个第七信号脉冲以及第四个第七信号脉冲。第一帧周期的长度可等于第二帧周期的长度。第四个第一信号脉冲的起始沿可与第一个第七信号脉冲的起始沿重合。第四个第一信号脉冲的结束沿可与第一个第七信号脉冲的结束沿重合。
第一输出部可以预定帧长度顺序提供第一个第一信号脉冲、第二个第一信号脉冲以及第三个第一信号脉冲。第二输出部可以预定帧长度顺序提供第一个第二信号脉冲、第二个第二信号脉冲以及第三个第二信号脉冲。第三输出部可以预定帧长度顺序提供第一个第三信号脉冲、第二个第三信号脉冲以及第三个第三信号脉冲。第四输出部可以预定帧长度顺序提供第一个第四信号脉冲、第二个第四信号脉冲以及第三个第四信号脉冲。第五输出部可以预定帧长度顺序提供第一个第五信号脉冲、第二个第五信号脉冲以及第三个第五信号脉冲。第三个第一信号脉冲的起始沿可与第一个第五信号脉冲的起始沿重合。第三个第一信号脉冲的结束沿可与第一个第五信号脉冲的结束沿重合。
第一信号可包括在第一帧周期内顺序提供的第一个第一信号脉冲、第二个第一信号脉冲以及第三个第一信号脉冲。第五信号可包括在第二帧周期内顺序提供的第一个第五信号脉冲、第二个第五信号脉冲以及第三个第五信号脉冲。第一帧周期的长度可等于第二帧周期的长度。第三个第一信号脉冲的起始沿可与第一个第五信号脉冲的起始沿重合。第三个第一信号脉冲的结束沿可与第一个第五信号脉冲的结束沿重合。
第一输出部可以预定帧长度顺序提供第一个第一信号脉冲和第二个第一信号脉冲。第二输出部可以预定帧长度顺序提供第一个第二信号脉冲和第二个第二信号脉冲。第三输出部可以预定帧长度顺序提供第一个第三信号脉冲和第二个第三信号脉冲。第二个第一信号脉冲的起始沿可与第一个第三信号脉冲的起始沿重合。第二个第一信号脉冲的结束沿可与第一个第三信号脉冲的结束沿重合。
第一输出部可以预定帧长度提供第二个第一信号脉冲之后的第三个第一信号脉冲。第二输出部可以预定帧长度提供第二个第二信号脉冲之后的第三个第二信号脉冲。第三输出部可以预定帧长度提供第二个第三信号脉冲之后的第三个第三信号脉冲。第三个第一信号脉冲的起始沿可与第二个第三信号脉冲的起始沿重合。第三个第一信号脉冲的结束沿可与第二个第三信号脉冲的结束沿重合。
第一信号可包括在第一帧周期内顺序提供的第一个第一信号脉冲和第二个第一信号脉冲。第三信号可包括在第二帧周期内顺序提供的第一个第三信号脉冲和第二个第三信号脉冲。第一帧周期的长度可等于第二帧周期的长度。第二个第一信号脉冲的起始沿可与第一个第三信号脉冲的起始沿重合。第二个第一信号脉冲的结束沿可与第一个第三信号脉冲的结束沿重合。
第一信号可包括在第一帧周期内的第二个第一信号脉冲之后的第三个第一信号脉冲。第三信号可包括在第二帧周期内的第二个第三信号脉冲之后的第三个第三信号脉冲。第三个第一信号脉冲的起始沿可与第二个第三信号脉冲的起始沿重合。第三个第一信号脉冲的结束沿可与第二个第三信号脉冲的结束沿重合。
一个实施方式可涉及一种显示设备。该显示设备可包括第一级、第一像素、第二级、第二像素、第三级以及第三像素。第一级可包括第一输出部。该第一输出部可包括第一输出晶体管，并且可提供第一信号。第一输出晶体管可具有第一缓冲值。第一像素可电连接至第一输出晶体管，并且可接收第一信号的第一副本。第二级可电连接至第一输出晶体管，可接收第一信号的第二副本，并且可包括第二输出部。第二输出部可包括第二输出晶体管，并且可提供第二信号。第二输出晶体管可具有第二缓冲值。第二像素可电连接至第二输出晶体管，并且可接收第二信号的第一副本。第三级电连接至第二输出晶体管，可接收第二信号的第二副本，并且可包括第三输出部。第三输出部可包括第三输出晶体管，并且可提供第三信号。第三输出晶体管可具有第三缓冲值。第二缓冲值和第三缓冲值中的至少一个可与第一缓冲值不相等。第三像素可电连接至第三输出晶体管，并且可接收第三信号的第一副本。
根据实施方式，在一帧中至少两个扫描脉冲被输出至扫描线，使得当显示面板在黑色图像之后显示白色图像时，显示面板可显示期望的亮度。
根据实施方式，扫描驱动器的输出晶体管的与显示面板的端部相对应的缓冲器大小(或缓冲值)可被适当配置(并且可是不同的)，以防止当在一帧中至少两个扫描脉冲被输出至扫描线时的图像缺陷，诸如在显示面板的端部处的相对暗的图像部分。因此，可得到显示面板的令人满意的图像显示质量。
附图说明
图1是示出根据实施方式的显示设备的框图。
图2是示出根据实施方式的图1的像素的电路图。
图3是示出根据实施方式的图1的扫描驱动器的框图。
图4是示出根据实施方式的图3的第一扫描写入级的电路图。
图5是示出根据实施方式的图3的扫描写入级的输入信号、输出信号和节点信号的时序图。
图6A是示出根据实施方式的当图1的扫描驱动器以正常驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。
图6B是示出根据实施方式的当图1的扫描驱动器以3-CLK驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。
图7是示出根据实施方式的图3的第一扫描写入级至第四扫描写入级的电路图。
图8A是示出根据实施方式的当图1的扫描驱动器以正常驱动方法驱动时，施加至扫描写入级的扫描写入信号的时序图。
图8B是示出根据实施方式的当图1的扫描驱动器以3-CLK驱动方法驱动时，施加至扫描写入级的扫描写入信号的时序图。
图9是示出根据实施方式的当图1的扫描驱动器以3-CLK驱动方法驱动时，施加至所有扫描写入级的扫描写入信号的时序图。
图10是示出根据实施方式的图1的扫描驱动器的第(n-4)扫描写入级、第(n-2)扫描写入级以及第n扫描写入级的电路图。
图11是示出根据实施方式的扫描驱动器的第(n-4)扫描写入级、第(n-2)扫描写入级以及第n扫描写入级的电路图。
图12A是示出根据实施方式的当第(n-4)扫描写入级、第(n-2)扫描写入级以及第n扫描写入级的缓冲器大小相等时，第(n-4)扫描写入信号、第(n-2)扫描写入信号以及第n扫描写入信号的波形图。
图12B是示出根据实施方式的图10的第(n-4)扫描写入级、第(n-2)扫描写入级以及第n扫描写入级的第(n-4)扫描写入信号、第(n-2)扫描写入信号以及第n扫描写入信号的波形图。
图12C是示出根据实施方式的图11的第(n-4)扫描写入级、第(n-2)扫描写入级和第n扫描写入级的第(n-4)扫描写入信号、第(n-2)扫描写入信号和第n扫描写入信号的波形图。
图13是示出根据实施方式的当图1的扫描驱动器以4-CLK驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。
图14是示出根据实施方式的当图1的扫描驱动器以4-CLK驱动方法驱动时，施加至扫描写入级的扫描写入信号的时序图。
图15是示出根据实施方式的当图1的扫描驱动器以4-CLK驱动方法驱动时，施加至所有扫描写入级的扫描写入信号的时序图。
图16是示出根据实施方式的扫描驱动器的第(n-6)扫描写入级、第(n-4)扫描写入级、第(n-2)扫描写入级以及第n扫描写入级的电路图。
图17是示出根据实施方式的扫描驱动器的第(n-6)扫描写入级、第(n-4)扫描写入级、第(n-2)扫描写入级以及第n扫描写入级的电路图。
图18是示出根据实施方式的当图1的扫描驱动器以2-CLK驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。
图19是示出根据实施方式的当图1的扫描驱动器以2-CLK驱动方法驱动时，施加至扫描写入级的扫描写入信号的时序图。
图20是示出根据实施方式的当图1的扫描驱动器以2-CLK驱动方法驱动时，施加至所有扫描写入级的扫描写入信号的时序图。
图21是示出根据实施方式的扫描驱动器的第(n-2)扫描写入级和第n扫描写入级的电路图。
图22是示出根据实施方式的扫描驱动器的第(n-2)扫描写入级和第n扫描写入级的电路图。
图23是示出根据实施方式的显示设备的框图。
图24是示出根据实施方式的图23的像素的电路图。
图25是示出根据实施方式的图23的扫描驱动器的框图。
图26是示出根据实施方式的当图23的扫描驱动器以3-CLK驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。
具体实施方式
参考附图详细说明实施方式。
尽管本文可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语的限制。这些术语可用于将一个元件与另一元件进行区分。因此，在不偏离实施方式的情况下，本申请中讨论的第一元件可被称为第二元件。将元件描述为“第一”元件不要求或不意味着存在第二元件或其他元件。本文也可使用术语“第一”、“第二”等来区分元件的不同类别或集合。为了简明起见，术语“第一”、“第二”等可分别表示“第一类别(或第一集合)”、“第二类别(或第二集合)”等。
术语“连接”可指“电连接”。术语“绝缘”可指“电绝缘”。术语“电连接”可指“没有任何介入晶体管的电连接”或“不通过晶体管的电连接”。
术语“缓冲器大小”可指“缓冲值”。
图1是示出根据实施方式的显示设备的框图。
参考图1，显示设备100可包括驱动电路105、显示面板110和电源180。例如，显示设备100可以是有机发光二极管(OLED)显示设备。
驱动电路105可包括定时控制器130、数据驱动器150、扫描驱动器200以及发射驱动器170。在一个实施方式中，OLED显示设备100可进一步包括模式信号生成器。定时控制器130、数据驱动器150、扫描驱动器160以及发射驱动器170可通过芯片上柔性印刷电路(COF)、玻璃覆晶(COG)、柔性印刷电路(FPC)等连接至显示面板110。
显示面板110可通过第一组扫描线SL11至SL1n(n为大于三的整数)、第二组扫描线SL21至SL2n以及第三组扫描线SL31至SL3n连接至驱动电路105的扫描驱动器200。显示面板110可通过多条数据线DL1至DLm(m为大于三的整数)连接至数据驱动器150。显示面板110可通过多条发射控制线EL1至ELn连接至驱动电路105的发射驱动器170。显示面板110可包括多个像素111，并且每个像素111布置在第一组扫描线SL11至SL1n中的每一条、第二组扫描线SL21至SL2n中的每一条、第三组扫描线SL31至SL3n中的每一条、数据线DL1至DLm中的每一条以及发射控制线EL1至ELn中的每一条的交叉点处。第一组扫描线SL11至SL1n、第二组扫描线SL21至SL2n以及第三组扫描线SL31至SL3n可被称为多条扫描线。
电源180可将高电源电压ELVDD、低电源电压ELVSS以及初始化电压VINT提供至显示面板110。电源180可将第一电源电压VGH和第二电源电压VGL提供至发射驱动器170和扫描驱动器200。
扫描驱动器200可基于第二驱动控制信号DCTL2，通过第一组扫描线SL11至SL1n、第二组扫描线SL21至SL2n以及第三组扫描线SL31至SL3n，将第一扫描信号、第二扫描信号和第三扫描信号施加至像素111中的每一个。例如，第一扫描信号可以是扫描写入信号。例如，第二扫描信号可以是扫描初始化信号。例如，第三扫描信号可以是扫描旁路信号。
数据驱动器150可基于第一驱动控制信号DCTL1，通过多条数据线DL1至DLm将数据电压施加至像素111中的每一个。
发射驱动器170可基于第三驱动控制信号DCTL3，通过多条发射控制线EL1至ELn，将发射控制信号施加至像素111中的每一个。可基于发射控制信号来配置显示面板110的亮度。
响应于功率控制信号PCTL，电源180可将高电源电压ELVDD、低电源电压ELVSS和初始化电压VINT提供至显示面板110，并且可将第一电源电压VGH和第二电源电压VGL提供至发射驱动器170和扫描驱动器200。
定时控制器130可接收输入图像数据RGB和控制信号CTL，并且可基于控制信号CTL生成第一驱动控制信号DCTL1至第三驱动控制信号DCTL3以及功率控制信号PCTL。定时控制器130可将第一驱动控制信号DCTL1提供至数据驱动器150，将第二驱动控制信号DCTL2提供至扫描驱动器200，将第三驱动控制信号DCTL3提供至发射驱动器170，并且将功率控制信号PCTL提供至电源180。定时控制器130可基于输入图像数据RGB生成数据信号DTA。定时控制器130可将数据信号DTA提供至数据驱动器150。
图2是示出图1的像素111的电路图。
在图2中，像素111连接至第一数据线DL1、第一扫描线SL11、第二扫描线SL21、第三扫描线SL31以及第一发射控制线EL1。
参考图1和图2，像素111可通过第一组扫描线SL11至SL1n中的第一扫描线SL11、第二组扫描线SL21至SL2n中的第二扫描线SL21以及第三组扫描线SL31至SL3n中的第三扫描线SL31连接至扫描驱动器200。像素111可通过数据线DL1至DLm中的第一数据线DL1连接至数据驱动器130。像素111可通过发射控制线EL1至ELn中的第一发射控制线EL1连接至发射驱动器170。
像素111可包括开关晶体管PT1、驱动晶体管PT2、补偿晶体管PT3、初始化晶体管PT4、第一发射晶体管PT5和第二发射晶体管PT6、放电晶体管PT7、存储电容器CST以及OLED。
开关晶体管PT1可包括连接至第二扫描线SL21并接收扫描写入信号GW1的栅电极、连接至第一数据线DL1并接收数据电压SDT的源电极以及连接至第一节点N11的漏电极。开关晶体管PT1可以是p-沟道金属氧化物半导体(PMOS)晶体管。
驱动晶体管PT2可包括连接至第二节点N12的栅电极、连接至第一节点N11的源电极以及连接至第三节点N13的漏电极。驱动晶体管PT2可以是PMOS晶体管。
补偿晶体管PT3可包括连接至第二扫描线SL21并接收扫描写入信号GW1的栅电极、连接至第二节点N12的源电极以及连接至第三节点N13的漏电极。补偿晶体管PT3可以是PMOS晶体管。
初始化晶体管PT4可包括连接至第一扫描线SL11并接收扫描初始化信号GI1的栅电极、连接至第二节点N12的源电极以及初始化电压VINT施加至的漏电极。初始化晶体管PT4可以是PMOS晶体管。
第一发射晶体管PT5可包括高电源电压ELVDD施加至的源电极、连接至第一节点N11的漏电极以及连接至第一发射控制线EL1并接收发射控制信号EC1的栅电极。第一发射晶体管PT5可以是PMOS晶体管。
第二发射晶体管PT6可包括连接至第三节点N13的源电极、连接至第四节点N14的漏电极以及连接至第一发射控制线EL1并接收发射控制信号EC1的栅电极。第二发射晶体管PT6可以是PMOS晶体管。
放电晶体管PT7可包括初始化电压VINT施加至的源电极、连接至第四节点N14的漏电极以及连接至第三扫描线SL31并接收扫描旁路信号GB1的栅电极。放电晶体管PT7可以是PMOS晶体管。
存储电容器CST可包括高电源电压ELVDD施加至的第一端子以及连接至第二节点N12的第二端子。
OLED可包括连接至第四节点N14的阳极电极以及低电源电压ELVSS施加至的阴极电极。
开关晶体管PT1响应于扫描写入信号GW1，将数据电压SDT传输至存储电容器CST。OLED可响应于存储在存储电容器CST中的数据电压SDT而发光以显示图像。
在示例性实施方式中，显示面板110的像素111可以数字驱动方法驱动。在像素111的数字驱动方法中，驱动晶体管PT2作为线性区域中的开关操作。因此，驱动晶体管PT2呈现导通状态和断开状态中的一个。
为了导通或断开驱动晶体管PT2，使用具有包括导通电平和断开电平的两个电平的数据电压SDT。在数字驱动方法中，像素111呈现导通状态和断开状态中的一个，使得单个帧可被划分为多个子场(subfield)以呈现各种灰度。在每个子场期间，像素111的导通状态和断开状态被组合，使得可呈现像素111的各种灰度。
发射晶体管PT5和PT6响应于发射控制信号EC1而导通或断开，以便将电流提供至OLED或阻挡至OLED的电流。当提供至OLED的电流时，OLED可发光。当至OLED的电流被阻挡时，OLED不会发光。因此，发射晶体管PT5和PT6响应于发射控制信号EC1而导通或断开以调整显示面板110的亮度。
补偿晶体管PT3可响应于扫描写入信号GW1而连接第二节点N12与第三节点N13。当通过二极管连接驱动晶体管PT2的栅电极与漏电极来显示图像时，补偿晶体管PT3可补偿显示面板110中的每个像素111的每个驱动晶体管PT2的阈值电压的差异。
初始化晶体管PT4可响应于扫描初始化信号GI1而将初始化电压VINT传输至第二节点N12。初始化晶体管PT4可通过将初始化电压VINT传送至驱动晶体管PT2的栅电极，而将在前一帧期间传送至驱动晶体管PT2的数据电压初始化。
放电晶体管PT7响应于扫描旁路信号GB1而将第四节点N14连接至初始化电压VINT，以对第二发射晶体管PT6与OLED之间的寄生电容进行放电。在一个实施方式中，扫描写入信号GW1可以取代扫描旁路信号GB1被施加至放电晶体管PT7的栅电极。在一个实施方式中，扫描初始化信号GI1可以取代扫描旁路信号GB1被施加至放电晶体管PT7的栅电极。
图3是示出图1的扫描驱动器200的框图。
参考图3，扫描驱动器200包括多个级S1至Sn。
扫描驱动器200的级S1至Sn将扫描信号提供至分别连接至级S1至Sn的像素。例如，扫描驱动器200的级S1至Sn可将扫描写入信号GW、扫描初始化信号GI、扫描旁路信号GB提供至分别连接至级S1至Sn的像素。
级S1至Sn可分别包括输出扫描写入信号的扫描写入级SW[1]至SW[n]、输出扫描初始化信号的扫描初始化级SI[1]至SI[n]以及输出扫描旁路信号的扫描旁路级SB[1]至SB[n]。
尽管在一个实施方式中，级包括所有扫描写入级、扫描初始化级和扫描旁路级以提供扫描写入信号GW、扫描初始化信号GI和扫描旁路信号GB，但是实施方式不限于此。替代地，级可不包括扫描初始化级和扫描旁路级中的一个。当级不包括扫描初始化级时，扫描初始化信号可以是另一级的扫描写入信号GW、扫描初始化信号GI和扫描旁路信号GB中的一个。当级不包括扫描旁路级时，扫描旁路信号可以是另一级的扫描写入信号GW、扫描初始化信号GI和扫描旁路信号GB中的一个。
图4是示出图3的第一扫描写入级SW[1]的电路图。图5是示出图3的扫描写入级SW[1]和SW[2]的输入信号、输出信号和节点信号的时序图。
参考图3至图5，第一扫描写入级SW[1]可包括第一晶体管ST1至第八晶体管ST8以及第一电容器C11和第二电容器C12。
第一扫描写入级SW[1]包括脉冲检测部210、下拉控制部220、上拉控制部230、信号输出部240和250以及稳定部260。信号输出部240和250可包括下拉部240和上拉部250。
脉冲检测部210响应于第一时钟信号CLK1来检测输入信号FLM的脉冲，并且激活下拉控制节点N21和N23。第一扫描写入级SW[1]的输入信号可以是启动信号FLM。第二扫描写入级SW[2]至第n扫描写入级SW[n]的输入信号可以是前些级中的一个的扫描写入信号。
下拉控制部220响应于第二时钟信号CLK2而初始化下拉控制节点N21和N23。
上拉控制部230响应于第一时钟信号CLK1以及下拉控制节点N21和N23的信号而调整上拉控制节点N25的信号。
信号输出部240和250响应于下拉控制节点N21和N23的信号以及上拉控制节点N25的信号而输出扫描写入信号GW[1]。
下拉部240响应于下拉控制节点N21和N23的信号而生成第一扫描写入信号GW[1]的扫描脉冲。
上拉部250响应于上拉控制节点N25的信号而保持扫描写入信号GW[1]的高电平。
稳定部260响应于第二电源电压VGL而连接第一节点N21与第三节点N23。第三节点N23的信号是操作下拉部240的下拉控制节点的信号。第一节点N21与第三节点N23通过稳定部260连接，使得第一节点N21和第三节点N23两者都可被称为下拉控制节点。
在第一扫描写入级SW[1]中，第一时钟信号CLK1施加至第一时钟端子CT1，第二时钟信号CLK2施加至第二时钟端子CT2，并且第二时钟信号CLK2施加至第三时钟端子CT3。在第二扫描写入级SW[2]中，不同于第一扫描写入级SW[1]，第二时钟信号CLK2施加至第一时钟端子CT1，不同于第一扫描写入级SW[1]，第一时钟信号CLK1施加至第二时钟端子CT2和第三时钟端子CT3。
施加至奇数扫描写入级的第一时钟端子CT1至第三时钟端子CT3的时钟信号可与施加至第一扫描写入级SW[1]的第一时钟端子CT1至第三时钟端子CT3的时钟信号相同。施加至偶数扫描写入级的第一时钟端子CT1至第三时钟端子CT3的时钟信号可与施加至第二扫描写入级SW[2]的第一时钟端子CT1至第三时钟端子CT3的时钟信号相同。
脉冲检测部210可包括第一晶体管ST1。第一晶体管ST1可包括连接至第一时钟端子CT1的栅电极、输入信号FLM施加至的源电极以及连接至第一节点N21的漏电极。输入信号FLM通过输入端子DIN提供。第一晶体管ST1可以是PMOS晶体管。
下拉控制部220可包括第二晶体管ST2和第三晶体管ST3。第二晶体管ST2可包括连接至上拉控制节点N25的栅电极、第一电源电压VGH施加至的源电极以及连接至第三晶体管ST3的源电极的漏电极。第二晶体管ST2可以是PMOS晶体管。第三晶体管ST3可包括连接至第二时钟端子CT2的栅电极、连接至第二晶体管ST2的漏电极的源电极以及连接至第一节点N21的漏电极。第三晶体管ST3可以是PMOS晶体管。
上拉控制部230可包括第四晶体管ST4和第五晶体管ST5。第四晶体管ST4可包括连接至第一节点N21的栅电极、连接至第二晶体管ST2的栅电极的源电极以及连接至第二节点N22的漏电极。第二节点N22连接至第一时钟端子CT1。第四晶体管ST4可以是PMOS晶体管。第五晶体管ST5可包括连接至第二节点N22的栅电极、连接至第二晶体管ST2的栅电极的源电极以及第二电源电压VGL施加至的漏电极。第五晶体管ST5可以是PMOS晶体管。
下拉部240可包括第七晶体管ST7。第七晶体管ST7可以是第一输出晶体管。第一输出晶体管ST7可包括连接至下拉控制节点N23的栅电极、连接至输出节点N26的源电极以及连接至第三时钟端子CT3的漏电极。输出节点N26连接至输出端子OT。第七晶体管ST7可以是PMOS晶体管。
上拉部250可包括第六晶体管ST6。第六晶体管ST6可以是第二输出晶体管。第二输出晶体管ST6可包括连接至第二晶体管ST2的栅电极的栅电极、第一电源电压VGH施加至的源电极以及连接至输出节点N26的漏电极。第六晶体管ST6可以是PMOS晶体管。
稳定部260可包括第八晶体管ST8。第八晶体管ST8包括第二电源电压VGL施加至的栅电极、连接至第一节点N21的源电极以及连接至第三节点N23的漏电极。第八晶体管ST8可以是PMOS晶体管。
第一电容器C11包括连接至第一电压施加节点N24的第一端和连接至上拉控制节点N25的第二端。第二电容器C12包括连接至第三节点N23的第一端和连接至输出节点N26的第二端。
第一电源电压VGH的电平大于第二电源电压VGL的电平。
扫描初始化级SI[1]至SI[n]和扫描旁路级SB[1]至SB[n]可具有与扫描写入级SW[1]至SW[n]的结构基本相同和/或类似的结构。
图5表示第一扫描写入级SW[1]的输入信号FLM、CLK1、CLK2和第一扫描写入级SW[1]的输出信号GW[1]以及邻近于第一扫描写入级SW[1]的第二扫描写入级SW[2]的输出信号GS[2]。
在t15与t16之间，启动信号FLM被激活至低电平。在t11与t12之间、t15与t16之间以及t19与t20之间，第一时钟信号CLK1被分别激活。在t13与t14之间、t17与t18之间以及t21与t22之间，第二时钟信号CLK2被分别激活。在t17与t18之间，下拉控制节点N21和N23被激活。在t16至t19之间，上拉控制节点N25维持处于高电平。在t17与t18之间，第一扫描写入级SW[1]的输出端子OT[1]的输出信号GW[1]被激活。在t19与t20之间，第二扫描写入级SW[2]的输出端子OT[2]的输出信号GW[2]被激活。
t11至t15之间的时间段可以是初始化时间ITL11。t15至t17之间的时间段可以是检测时间ITL12。t17至t19之间的时间段可以是输出时间ITL13。t20及之后的时间段可以是第二初始化时间ITL14。
在t11时，当第一时钟信号CLK1变为低电平时，第一晶体管ST1导通，使得下拉控制节点N21和N23被输入信号FLM的高电平初始化为高电平。此外，第五晶体管ST5导通，使得上拉控制节点N25被第二电源电压VGL的低电平初始化为低电平。
在t13时，当第二时钟信号CLK2变为低电平时，第三晶体管ST3导通，并且第二晶体管ST2保持导通状态，使得下拉控制节点N21和N23被第一电源电压VGH的高电平初始化为高电平。
在t15时，当第一时钟信号CLK1变为低电平并且输入信号FLM变为低电平时，第一晶体管ST1导通，使得下拉控制节点N21和N23通过输入信号FLM的低电平而变为低电平。
在t16时，当第一时钟信号CLK1变为高电平并且下拉控制节点N21和N23保持低电平时，第四晶体管ST4响应于下拉控制节点N21和N23的信号而导通，使得上拉控制节点N25变为高电平。
在t17时，当第二时钟信号CLK2变为低电平时，第二时钟信号CLK2的状态由于第二电容器C12的自举(bootstrapping)而被传输至输出端子OT[1]。因此，下拉控制节点N21和N23具有低电平并且第二时钟信号CLK2具有低电平，使得输出端子OT[1]输出具有低电平的扫描脉冲。
如同在t11时，在t19时，当第一时钟信号CLK1变为低电平时，下拉控制节点N21和N23被初始化为高电平，并且上拉控制节点N25被初始化为低电平。
如同在t13时，在t21时，当第二时钟信号CLK2变为低电平时，下拉控制节点N21和N23被初始化为高电平。
在t21之后，在输入信号FLM变为低电平之前，保持上述初始化状态。例如，当在下一帧检测到输入信号FLM的低电平时，第一扫描写入级SW[1]可以在t17中说明的方式输出具有低电平的扫描脉冲。
图6A是示出当图1的扫描驱动器200以正常驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。图6B是示出当图1的扫描驱动器200以3-CLK驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。
在图6A的正常驱动方法中，在一帧期间，单个扫描写入脉冲被输出至单条扫描写入线。扫描写入信号、扫描初始化信号以及扫描旁路信号可施加至图2的像素。
因此，在正常驱动方法中，输出至第x级的第一扫描线的扫描写入信号GW[x]在一帧期间具有单个扫描写入脉冲。同样，在正常驱动方法中，输出至第x级的第二扫描线的扫描初始化信号GI[x]在一帧期间具有单个扫描初始化脉冲。同样，在正常驱动方法中，输出至第x级的第三扫描线的扫描旁路信号GB[x]在一帧期间具有单个扫描旁路脉冲。
在正常驱动方法中，当像素111在黑色图像之后立即显示白色图像时，根据像素111的驱动晶体管的特性，像素111会呈现小于期望亮度的亮度。
为了补偿亮度，在一帧期间，至少两个扫描写入脉冲可输出至单条扫描写入线。像素111的驱动晶体管多次导通和断开，使得像素111可准确呈现期望的亮度。
在图6B中，说明了3-CLK驱动方法。在3-CLK驱动方法中，在一帧期间，三个扫描写入脉冲输出至单条扫描写入线。扫描写入信号、扫描初始化信号以及扫描旁路信号可施加至图2的像素111。
因此，在3-CLK驱动方法中，输出至第x级的第一扫描线的扫描写入信号GW[x]在一帧期间具有三个扫描写入脉冲。同样，在3-CLK驱动方法中，输出至第x级的第二扫描线的扫描初始化信号GI[x]在一帧期间具有三个扫描初始化脉冲。同样，在3-CLK驱动方法中，输出至第x级的第三扫描线的扫描旁路信号GB[x]在一帧期间具有三个扫描旁路脉冲。
在3-CLK驱动方法中，发射控制信号EC[x]具有比正常驱动方法的激活持续时间长的激活持续时间。
根据以上说明的，在一帧期间，三个扫描脉冲被施加至单条扫描写入线，从而相比较于正常驱动方法，像素111可准确地呈现期望的亮度。
图7是示出图3的第一扫描写入级SW[1]至第四扫描写入级SW[4]的电路图。图8A是示出当图1的扫描驱动器200以正常驱动方法驱动时，施加至扫描写入级的扫描写入信号的时序图。图8B是示出当图1的扫描驱动器200以3-CLK驱动方法驱动时，施加至扫描写入级的扫描写入信号的时序图。
参考图7，第一扫描写入级SW[1]的输入信号是启动信号FLM。第二扫描写入级SW[2]的输入信号是第一扫描写入级SW[1]的输出信号GW[1]。第三扫描写入级SW[3]的输入信号是第二扫描写入级SW[2]的输出信号GW[2]。第四扫描写入级SW[4]的输入信号是第三扫描写入级SW[3]的输出信号GW[3]。
第一时钟信号CLK1施加至第一扫描写入级SW[1]和第三扫描写入级SW[3]的第一时钟端子CT1。第二时钟信号CLK2施加至第一扫描写入级SW[1]和第三扫描写入级SW[3]的第二时钟端子CT2和第三时钟端子CT3。
第二时钟信号CLK2施加至第二扫描写入级SW[2]和第四扫描写入级SW[4]的第一时钟端子CT1。第一时钟信号CLK1施加至第二扫描写入级SW[2]和第四扫描写入级SW[4]的第二时钟端子CT2和第三时钟端子CT3。
参考图8A，在正常驱动方法中，扫描写入级在一帧期间输出单个扫描写入脉冲。第一扫描写入信号GW[1]和第三扫描写入信号GW[3]具有与第二时钟信号CLK2相对应的扫描写入脉冲。第二扫描写入信号GW[2]和第四扫描写入信号GW[4]具有与第一时钟信号CLK1相对应的扫描写入脉冲。
参考图8B，在3-CLK驱动方法中，扫描写入级在一帧期间输出三个扫描写入脉冲。施加至第一扫描写入级SW[1]的启动信号FLM具有比正常驱动方法中的启动信号FLM的低电平持续时间长的低电平持续时间以操作3-CLK驱动方法。例如，施加至第一扫描写入级SW[1]的启动信号FLM可具有五个水平周期5H的低电平持续时间以操作3-CLK驱动方法。
在正常驱动方法中，单个时钟脉冲对应于单条扫描写入线的单个扫描写入脉冲。然而，在3-CLK驱动方法中，单个时钟脉冲对应于三条扫描写入线的三个扫描写入脉冲。如图8B的第八水平周期所示，第一扫描写入信号、第三扫描写入信号和第五扫描写入信号生成与第二时钟信号CLK2的低电平相对应的扫描写入脉冲。
图9是示出当图1的扫描驱动器200以3-CLK驱动方法驱动时，施加至所有扫描写入级的扫描写入信号的时序图。图10是示出图1的扫描驱动器200的第(n-4)扫描写入级、第(n-2)扫描写入级和第n扫描写入级的电路图。图11是示出根据实施方式的扫描驱动器200的第(n-4)扫描写入级、第(n-2)扫描写入级和第n扫描写入级的电路图。图12A是示出当第(n-4)扫描写入级、第(n-2)扫描写入级以及第n扫描写入级的缓冲器大小相等时，第(n-4)扫描写入信号、第(n-2)扫描写入信号以及第n扫描写入信号的波形图。图12B是示出图10的第(n-4)扫描写入级、第(n-2)扫描写入级和第n扫描写入级的第(n-4)扫描写入信号、第(n-2)扫描写入信号和第n扫描写入信号的波形图。图12C是示出图11的第(n-4)扫描写入级、第(n-2)扫描写入级和第n扫描写入级的第(n-4)扫描写入信号、第(n-2)扫描写入信号和第n扫描写入信号的波形图。
参考图9，例如，扫描驱动器可包括n级。第n级可指最后一级。显示面板110可包括与n级相对应的n个像素行。
在3-CLK驱动方法中，施加至扫描写入线的扫描写入信号具有三个扫描写入脉冲。三个扫描写入脉冲中的第三扫描写入脉冲施加至像素111的时间可指数据写入时间。
如在第一框BX[1]中示出的，当第一扫描写入信号GW[1]的第三扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成三个扫描写入脉冲GW[1]、GW[3]和GW[5]。
同样，如在第二框BX[2]中示出的，当第二扫描写入信号GW[2]的第三扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成三个扫描写入脉冲GW[2]、GW[4]和GW[6]。
同样，如在第(n-5)框BX[n-5]中示出的，当第(n-5)扫描写入信号GW[n-5]的第三扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成三个扫描写入脉冲GW[n-5]、GW[n-3]和GW[n-1]。
同样，如在第(n-4)框BX[n-4]中所示的，当第(n-4)扫描写入信号GW[n-4]的第三扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成三个扫描写入脉冲GW[n-4]、GW[n-2]和GW[n]。
然而，如在第(n-3)框BX[n-3]中示出的，当第(n-3)扫描写入信号GW[n-3]的第三扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成两个扫描写入脉冲GW[n-3]和GW[n-1]。
同样，如在第(n-2)框BX[n-2]中示出的，当第(n-2)扫描写入信号GW[n-2]的第三扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成两个扫描写入脉冲GW[n-2]和GW[n]。
然而，如在第(n-1)框BX[n-1]中示出的，当第(n-1)扫描写入信号GW[n-1]的第三扫描写入脉冲施加至像素111时，可基于单个时钟脉冲生成扫描写入脉冲GW[n-1]。
同样，如在第n框BX[n]中示出的，当第n扫描写入信号GW[n]的第三扫描写入脉冲施加至像素111时，可基于单个时钟脉冲生成扫描写入脉冲GW[n]。
在一个实施方式中，当施加每个扫描写入信号的第三脉冲时，在第一扫描写入信号至第(n-4)扫描写入信号中同时生成三个扫描写入脉冲。当施加每个扫描写入信号的第三脉冲时，在第(n-3)扫描写入信号和第(n-2)扫描写入信号中同时生成两个扫描写入脉冲。当施加每个扫描写入信号的第三脉冲时，在第(n-1)扫描写入信号和第n扫描写入信号中生成单个扫描写入脉冲。
在一个实施方式中，级具有结构基本相同的晶体管。在这种情况下，第一扫描写入信号至第(n-4)扫描写入信号的第三脉冲由三个级使用，使得第一扫描写入信号至第(n-4)扫描写入信号的第三脉冲的上升和下降可变慢。然而，第(n-3)扫描写入信号和第(n-2)扫描写入信号的第三脉冲由两个级使用，使得第(n-3)扫描写入信号和第(n-2)扫描写入信号的第三脉冲的上升和下降可比第一扫描写入信号至第(n-4)扫描写入信号的第三脉冲的上升和下降快。当第(n-3)扫描写入信号和第(n-2)扫描写入信号的第三脉冲的上升和下降比第一扫描写入信号至第(n-4)扫描写入信号的第三脉冲的上升和下降快时，施加至连接至第(n-3)级和第(n-2)级的像素的数据电压增加，使得连接至第(n-3)级和第(n-2)级的像素显示相对低的亮度。此外，第(n-1)扫描写入信号和第n扫描写入信号的第三脉冲仅由单个级使用，使得第(n-1)扫描写入信号和第n扫描写入信号的第三脉冲的上升和下降可比第(n-3)扫描写入信号和第(n-2)扫描写入信号的第三脉冲的上升和下降快。当第(n-1)扫描写入信号和第n扫描写入信号的第三脉冲的上升和下降比第(n-3)扫描写入信号和第(n-2)扫描写入信号的第三脉冲的上升和下降快时，施加至连接至第(n-1)级和第n级的像素的数据电压增加，使得连接至第(n-1)级和第n级的像素显示相对低的亮度。
因此，显示面板110的端部处的图像可更暗。
当级具有结构基本相同的晶体管时，在图12A中示出第(n-4)级、第(n-2)级以及第n级的扫描写入信号的差异。当生成GW[n-4]的第三脉冲时，时钟脉冲由三个不同级共用，使得第(n-4)扫描写入信号的第三脉冲的上升和下降(a1和b1)相对慢。当生成GW[n-2]的第三脉冲时，时钟脉冲由两个不同级共用，使得第(n-2)扫描写入信号的第三脉冲的上升和下降(a2和b2)比GW[n-4]的第三脉冲的上升和下降(a1和b1)快。当生成GW[n]的第三脉冲时，时钟脉冲由单个级使用，使得第n个扫描写入信号的第三脉冲的上升和下降(a3和b3)比GW[n-2]的第三脉冲的上升和下降(a2和b2)快。
参考图7和图10，在一个实施方式中，显示面板110的端部处的四个级的下拉部240的晶体管ST7的尺寸(例如，缓冲器尺寸)可不同。
第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7可具有第一缓冲器大小。第一输出晶体管ST7可以是下拉部240的晶体管。
第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X可具有与第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7的缓冲器大小不相等的缓冲器大小。第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X可具有第二缓冲器大小。第二缓冲器大小可小于第一缓冲器大小。
第n扫描写入级SW[n]的第一输出晶体管ST7Y可具有与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第一输出晶体管ST7Y可具有第三缓冲器大小。第三缓冲器大小可小于第二缓冲器大小。
第一扫描写入级SW[1]至第(n-5)扫描写入级SW[n-5]的第一输出晶体管的缓冲器大小可与第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7的缓冲器大小基本相同。
第(n-3)扫描写入级SW[n-3]的第一输出晶体管的缓冲器大小可与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X的缓冲器大小基本相同。
第(n-1)扫描写入级SW[n-1]的第一输出晶体管的缓冲器大小可与第n扫描写入级SW[n]的第一输出晶体管ST7Y的缓冲器大小基本相同。
例如，第一输出晶体管的缓冲器大小可以是第一输出晶体管的宽长比(W/L)。
当如参考图10所讨论的，第(n-3)扫描写入级至第n扫描写入级的晶体管的缓冲器大小不相等时，在图12B中示出第(n-4)级、第(n-2)级和第n级的扫描写入信号的波形。
在图12B中，下拉部的输出晶体管ST7、ST7X和ST7Y的缓冲器大小被适当配置，使得信号GW[n-4]、GW[n-2]和GW[n]彼此具有相似波形。例如，信号GW[n-4]、GW[n-2]和GW[n]的下降波形a1、a1和a1可彼此基本相同。当下拉部的输出晶体管ST7、ST7X和ST7Y的缓冲器大小被适当配置时，与下拉部相对应的扫描写入信号GW[n-4]、GW[n-2]和GW[n]的波形a1、a1和a1可被配置为彼此基本相同。此外，当下拉部的输出晶体管ST7、ST7X和ST7Y的缓冲器大小被适当配置时，与上拉部相对应的扫描写入信号GW[n-4]、GW[n-2]和GW[n]的波形b1、b1’和b1”可被配置为彼此相似。
参考图7和图11，在一个实施方式中，显示面板110的端部处的四个级的下拉部240的晶体管ST7的尺寸(例如，缓冲器大小)与上拉部250的晶体管ST6的尺寸(例如，缓冲器大小)可不同。
第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7可具有第一缓冲器大小。第一输出晶体管ST7可以是下拉部240的晶体管。
第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X可具有与第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7的缓冲器大小不相等的缓冲器大小。第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X可具有第二缓冲器大小。第二缓冲器大小可小于第一缓冲器大小。
第n扫描写入级SW[n]的第一输出晶体管ST7Y可具有与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第一输出晶体管ST7Y可具有第三缓冲器大小。第三缓冲器大小可小于第二缓冲器大小。
第一扫描写入级SW[1]至第(n-5)扫描写入级SW[n-5]的第一输出晶体管的缓冲器大小可与第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7的缓冲器大小基本相同。
第(n-3)扫描写入级SW[n-3]的第一输出晶体管的缓冲器大小可与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X的缓冲器大小基本相同。
第(n-1)扫描写入级SW[n-1]的第一输出晶体管的缓冲器大小可与第n扫描写入级SW[n]的第一输出晶体管ST7Y的缓冲器大小基本相同。
第(n-4)扫描写入级SW[n-4]的第二输出晶体管ST6可具有第四缓冲器大小。第二输出晶体管ST6可以是上拉部250的晶体管。
第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6X可具有与第(n-4)扫描写入级SW[n-4]的第二输出晶体管ST6的缓冲器大小不相等的缓冲器大小。第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6X可具有第五缓冲器大小。第五缓冲器大小可小于第四缓冲器大小。
第n扫描写入级SW[n]的第二输出晶体管ST6Y可具有与第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6X的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第二输出晶体管ST6Y可具有第六缓冲器大小。第六缓冲器大小可小于第五缓冲器大小。
第一扫描写入级SW[1]至第(n-5)扫描写入级SW[n-5]的第二输出晶体管的缓冲器大小可与第(n-4)扫描写入级SW[n-4]的第二输出晶体管ST6的缓冲器大小基本相同。
第(n-3)扫描写入级SW[n-3]的第二输出晶体管的缓冲器大小可与第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6X的缓冲器大小基本相同。
第(n-1)扫描写入级SW[n-1]的第二输出晶体管的缓冲器大小可与第n扫描写入级SW[n]的第二输出晶体管ST6Y的缓冲器大小基本相同。
例如，第一输出晶体管的缓冲器大小(或缓冲值)和第二输出晶体管的缓冲器大小(或缓冲值)可以是第一输出晶体管(其可以是金属氧化物半导体场效应晶体管或MOSFET)(的例如，栅电极或沟道)的宽长比(W/L)(或与第一输出晶体管(其可以是金属氧化物半导体场效应晶体管或MOSFET)(的例如，栅电极或沟道)的宽长比(W/L)成比例或相关)和第二输出晶体管(其可以是另一MOSFET)(的例如，栅电极或沟道)的宽长比(W/L)。晶体管的长度可以是在穿过晶体管的源电极和漏电极两者的几何线的延伸方向上。晶体管的宽度可以是在垂直于晶体管的长度且平行于晶体管的基板的方向上。
当如参考图11所讨论的，第(n-3)扫描写入级至第n扫描写入级的晶体管的缓冲器大小不相等时，在图12C中示出第(n-4)级、第(n-2)级和第n级的扫描写入信号的波形。
在图12C中，下拉部的输出晶体管ST7、ST7X和ST7Y的缓冲器大小和上拉部的输出晶体管ST6、ST6X和ST6Y的缓冲器大小被适当配置，使得信号GW[n-4]、GW[n-2]和GW[n]彼此具有相似的波形。例如，信号GW[n-4]、GW[n-2]和GW[n]的下降波形a1、a1和a1可彼此基本相同。信号GW[n-4]、GW[n-2]和GW[n]的上升波形a2、a2和a2可彼此基本相同。当下拉部的输出晶体管ST7、ST7X和ST7Y的缓冲器大小被适当配置时，与下拉部相对应的扫描写入信号GW[n-4]、GW[n-2]和GW[n]的波形a1、a1和a1可被配置为彼此基本相同。此外，当与扫描写入信号的上拉的波形相关的下拉部的输出晶体管ST7、ST7X和ST7Y的缓冲器大小和上拉部的输出晶体管ST6、ST6X和ST6Y被适当配置时，与上拉部相对应的扫描写入信号GW[n-4]、GW[n-2]和GW[n]的波形b1、b1和b1可被配置为彼此基本相同。
在一个实施方式中，详细说明扫描写入级SW[1]至SW[n]的结构。扫描写入级SW[1]至SW[n]的结构可应用至扫描初始化级SI[1]至SI[n]以及扫描旁路级SB[1]至SB[n]。
根据一个实施方式，在一帧期间，三个扫描写入脉冲可施加至单条扫描写入线。因此，像素111可准确地呈现期望的亮度。
此外，显示面板110的端部处的四个级的晶体管(例如，ST7)的尺寸可以3-CLK驱动方法配置，以便可防止在显示面板110的端部处显示暗图像的显示缺陷。
图13是示出当图1的扫描驱动器以4-CLK驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。图14是示出当图1的扫描驱动器以4-CLK驱动方法驱动时，施加至扫描写入级的扫描写入信号的时序图。图15是示出当图1的扫描驱动器以4-CLK驱动方法驱动时，施加至所有扫描写入级的扫描写入信号的时序图。图16是示出根据实施方式的扫描驱动器的第(n-6)扫描写入级、第(n-4)扫描写入级、第(n-2)扫描写入级和第n扫描写入级的电路图。图17是示出根据实施方式的扫描驱动器的第(n-6)扫描写入级、第(n-4)扫描写入级、第(n-2)扫描写入级和第n扫描写入级的电路图。
除了驱动扫描驱动器的方法以及扫描驱动器的端部的结构以外，根据实施方式的扫描驱动器和显示设备可与参考图1至图12C说明的先前实施方式的扫描驱动器和显示设备基本类似或相同。因此，相同的参考标号将用于指代与在图1至图12C的先前实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。
参考图1至图5以及图13至图17，显示设备100可包括驱动电路105、显示面板110以及电源180。例如，显示设备100可以是OLED显示设备。
驱动电路105可包括定时控制器130、数据驱动器150、扫描驱动器200以及发射驱动器170。
扫描驱动器200包括多个级S1至Sn。
扫描驱动器200的级S1至Sn将扫描信号提供至分别连接至级S1至Sn的像素。
级S1至Sn可分别包括输出扫描写入信号的扫描写入级SW[1]至SW[n]、输出扫描初始化信号的扫描初始化级SI[1]至SI[n]以及输出扫描旁路信号的扫描旁路级SB[1]至SB[n]。
在一个实施方式中，说明了4-CLK驱动方法。在4-CLK驱动方法中，在一帧期间，四个扫描写入脉冲被输出至单条扫描写入线。扫描写入信号、扫描初始化信号和扫描旁路信号可施加至图2的像素111。
因此，在4-CLK驱动方法中，输出至第x级的第一扫描线的扫描写入信号GW[x]在一帧期间具有四个扫描写入脉冲。同样，在4-CLK驱动方法中，输出至第x级的第二扫描线的扫描初始化信号GI[x]在一帧期间具有四个扫描初始化脉冲。同样，在4-CLK驱动方法中，输出至第x级的第三扫描线的扫描旁路信号GB[x]在一帧期间具有四个扫描旁路脉冲。
根据以上说明的，在一帧期间四个扫描脉冲被施加至单条扫描写入线，使得相比较于正常驱动方法，像素111可准确地呈现期望的亮度。
参考图14，在4-CLK驱动方法中，扫描写入级在一帧期间输出四个扫描写入脉冲。施加至第一扫描写入级SW[1]的启动信号FLM具有比正常驱动方法中的启动信号FLM的低电平持续时间长的低电平持续时间，以操作4-CLK驱动方法。例如，施加至第一扫描写入级SW[1]的启动信号FLM可具有七个水平周期7H的低电平持续时间，以操作4-CLK驱动方法。
在正常驱动方法中，单个时钟脉冲对应于单条扫描写入线的单个扫描写入脉冲。然而，在4-CLK驱动方法中，单个时钟脉冲对应于四个扫描写入线的四个扫描写入脉冲。如图14的第十水平周期所示，第一扫描写入信号、第三扫描写入信号、第五扫描写入信号和第七扫描写入信号生成与第二时钟信号CLK2的低电平相对应的扫描写入脉冲。
参考图15，例如，扫描驱动器可包括n级。第n级可指最后一级。显示面板110可包括与n级相对应的n个像素行。
在4-CLK驱动方法中，施加至扫描写入线的扫描写入信号具有四个扫描写入脉冲。四个扫描写入脉冲中的第四扫描写入脉冲施加至像素111的时间可指数据写入时间。
如在第一框BX[1]中示出的，当第一扫描写入信号GW[1]的第四扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成四个扫描写入脉冲GW[1]、GW[3]、GW[5]以及GW[7]。
同样，如在第(n-6)框BX[n-6]中示出的，当第(n-6)扫描写入信号GW[n-6]的第四扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成四个扫描写入脉冲GW[n-6]、GW[n-4]、GW[n-2]和GW[n]。
然而，如在第(n-4)框BX[n-4]中示出的，当第(n-4)扫描写入信号GW[n-4]的第四扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成三个扫描写入脉冲GW[n-4]、GW[n-2]和GW[n]。
此外，如在第(n-2)框BX[n-2]中示出的，当第(n-2)扫描写入信号GW[n-2]的第四扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成两个扫描写入脉冲GW[n-2]和GW[n]。
此外，如在第n框BX[n]中示出的，当第n扫描写入信号GW[n]的第四扫描写入脉冲施加至像素111时，可基于单个时钟脉冲生成扫描写入脉冲GW[n]。
在一个实施方式中，当施加每个扫描写入信号的第四脉冲时，在第一扫描写入信号GW[1]至第(n-6)扫描写入信号GW[n-6]中同时生成四个扫描写入脉冲。当施加每个扫描写入信号的第四脉冲时，在第(n-5)扫描写入信号GW[n-5]和第(n-4)扫描写入信号GW[n-4]中同时生成三个扫描写入脉冲。当施加每个扫描写入信号的第四脉冲时，在第(n-3)扫描写入信号GW[n-3]和第(n-2)扫描写入信号GW[n-2]中同时生成两个扫描写入脉冲。当施加每个扫描写入信号的第四脉冲时，在第(n-1)扫描写入信号GW[n-1]和第n扫描写入信号GW[n]中生成单个扫描写入脉冲。
参考图16，显示面板110的端部处的六个级的下拉部240的晶体管ST7的大小可以4-CLK驱动方法配置。
第(n-6)扫描写入级SW[n-6]的第一输出晶体管ST7可具有第一缓冲器大小。第一输出晶体管ST7可以是下拉部240的晶体管。
第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7X可具有与第(n-6)扫描写入级SW[n-6]的第一输出晶体管ST7的缓冲器大小不相等的缓冲器大小。第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7X可具有第二缓冲器大小。第二缓冲器大小可小于第一缓冲器大小。
第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7Y可具有与第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7X的缓冲器大小不相等的缓冲器大小。第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7Y可具有第三缓冲器大小。第三缓冲器大小可小于第二缓冲器大小。
第n扫描写入级SW[n]的第一输出晶体管ST7Z可具有与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7Y的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第一输出晶体管ST7Z可具有第四缓冲器大小。第四缓冲器大小可小于第三缓冲器大小。
第一扫描写入级SW[1]至第(n-7)扫描写入级的第一输出晶体管的缓冲器大小可与第(n-6)扫描写入级SW[n-6]的第一输出晶体管ST7的缓冲器大小基本相同。
第(n-5)扫描写入级SW[n-5]的第一输出晶体管的缓冲器大小可与第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7X的缓冲器大小基本相同。
第(n-3)扫描写入级SW[n-3]的第一输出晶体管的缓冲器大小可与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7Y的缓冲器大小基本相同。
第(n-1)扫描写入级SW[n-1]的第一输出晶体管的缓冲器大小可与第n扫描写入级SW[n]的第一输出晶体管ST7Z的缓冲器大小基本相同。
参考图17，显示面板110的端部处的六个级的下拉部240的晶体管ST7的大小和上拉部250的晶体管ST6的大小可以4-CLK驱动方法配置。
在一个实施方式中，调整下拉部240的晶体管ST7的大小的方法与图16中说明的方法基本相同。
第(n-6)扫描写入级SW[n-6]的第二输出晶体管ST6可具有第五缓冲器大小。第二输出晶体管ST6可以是上拉部250的晶体管。
第(n-4)扫描写入级SW[n-4]的第二输出晶体管ST6X可具有与第(n-6)扫描写入级SW[n-6]的第二输出晶体管ST6的缓冲器大小不相等的缓冲器大小。第(n-4)扫描写入级SW[n-4]的第二输出晶体管ST6X可具有第六缓冲器大小。第六缓冲器大小可小于第五缓冲器大小。
第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6Y可具有与第(n-4)扫描写入级SW[n-4]的第二输出晶体管ST6X的缓冲器大小不相等的缓冲器大小。第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6Y可具有第七缓冲器大小。第七缓冲器大小可小于第六缓冲器大小。
第n扫描写入级SW[n]的第二输出晶体管ST6Z可具有与第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6Y的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第二输出晶体管ST6Z可具有第八缓冲器大小。第八缓冲器大小可小于第七缓冲器大小。
在前一个实施方式中，说明了在一帧期间三个扫描写入脉冲施加至单条扫描写入线的3-CLK驱动方法。在一个实施方式中，说明了在一帧期间四个扫描写入脉冲施加至单条扫描写入线的4-CLK驱动方法。替换地，基于以上说明，本发明构思可应用至五个或更多个扫描写入脉冲在一帧期间施加至单条扫描写入线的5-CLK驱动方法或更多个CLK驱动方法。
根据一个实施方式，在一帧期间，四个扫描写入脉冲可施加至单条扫描写入线。因此，像素111可准确地呈现期望亮度。
此外，显示面板110的端部处的六个级的晶体管(例如，ST7)的大小可以4-CLK驱动方法配置，以便可防止在显示面板110的端部处显示暗图像的显示缺陷。
图18是示出当图1的扫描驱动器以2-CLK驱动方法驱动时，施加至级x中的像素的驱动信号的时序图。图19是示出当图1的扫描驱动器以2-CLK驱动方法驱动时，施加至扫描写入级的扫描写入信号的时序图。图20是示出当图1的扫描驱动器以2-CLK驱动方法驱动时，施加至所有扫描写入级的扫描写入信号的时序图。图21是示出根据实施方式的扫描驱动器的第(n-2)扫描写入级和第n扫描写入级的电路图。图22是示出根据实施方式的扫描驱动器的第(n-2)扫描写入级和第n扫描写入级的电路图。
除了驱动扫描驱动器的方法和扫描驱动器的端部的结构以外，根据实施方式的扫描驱动器和显示设备可与参考图1至图12C说明的先前实施方式的扫描驱动器和显示设备基本类似或相同。因此，相同的参考标号将用于指代与在图1至图12C的先前实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。
参考图1至图5以及图18至图22，显示设备100可包括驱动电路105、显示面板110和电源180。例如，显示设备100可以是OLED显示设备。
驱动电路105可包括定时控制器130、数据驱动器150、扫描驱动器200以及发射驱动器170。
扫描驱动器200包括多个级S1至Sn。
扫描驱动器200的级S1至Sn将扫描信号提供至分别连接至级S1至Sn的像素。
级S1至Sn可分别包括输出扫描写入信号的扫描写入级SW[1]至SW[n]、输出扫描初始化信号的扫描初始化级SI[1]至SI[n]以及输出扫描旁路信号的扫描旁路级SB[1]至SB[n]。
在一个实施方式中，说明了2-CLK驱动方法。在2-CLK驱动方法中，在一帧期间，两个扫描写入脉冲输出至单条扫描写入线。扫描写入信号、扫描初始化信号和扫描旁路信号可施加至图2的像素111。
因此，在2-CLK驱动方法中，输出至第x级的第一扫描线的扫描写入信号GW[x]在一帧期间具有两个扫描写入脉冲。同样，在2-CLK驱动方法中，输出至第x级的第二扫描线的扫描初始化信号GI[x]在一帧期间具有两个扫描初始化脉冲。同样，在2-CLK驱动方法中，输出至第x级的第三扫描线的扫描旁路信号GB[x]在一帧期间具有两个扫描旁路脉冲。
根据以上说明的，在一帧期间两个扫描脉冲施加至单条扫描写入线，使得相比较于正常驱动方法，像素111可准确地呈现期望的亮度。
参考图19，在2-CLK驱动方法中，扫描写入级在一帧期间输出两个扫描写入脉冲。施加至第一扫描写入级的启动信号FLM具有比正常驱动方法中的启动信号FLM的低电平持续时间长的低电平持续时间，以操作2-CLK驱动方法。例如，施加至第一扫描写入级的启动信号FLM可具有三个水平周期3H的低电平持续时间，以操作2-CLK驱动方法。
在正常驱动方法中，单个时钟脉冲对应于单条扫描写入线的单个扫描写入脉冲。然而，在2-CLK驱动方法中，单个时钟脉冲对应于两条扫描写入线的两个扫描写入脉冲。如图19的第六水平周期示出的，第一扫描写入信号和第三扫描写入信号生成与第二时钟信号CLK2的低电平相对应的扫描写入脉冲。
参考图20，例如，扫描驱动器可包括n级。第n级可指最后一级。显示面板110可包括与n级相对应的n个像素行。
在2-CLK驱动方法中，施加至扫描写入线的扫描写入信号具有两个扫描写入脉冲。两个扫描写入脉冲中的第二扫描写入脉冲施加至像素111的时间可指数据写入时间。
如在第一框BX[1]中所示，当第一扫描写入信号GW[1]的第二扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成两个扫描写入脉冲GW[1]和GW[3]。
同样，如在第(n-2)框BX[n-2]中所示，当第(n-2)扫描写入信号GW[n-2]的第二扫描写入脉冲施加至像素111时，可基于单个时钟脉冲同时生成两个扫描写入脉冲GW[n-2]和GW[n]。
然而，如在第n框BX[n]中所示，当第n扫描写入信号GW[n]的第二扫描写入脉冲施加至像素111时，可基于单个时钟脉冲生成扫描写入脉冲GW[n]。
在一个实施方式中，当施加每个扫描写入信号的第二脉冲时，在第一扫描写入信号至第(n-2)扫描写入信号中同时生成两个扫描写入脉冲。当施加每个扫描写入信号的第二脉冲时，在第(n-1)扫描写入信号和第n扫描写入信号中生成单个扫描写入脉冲。
参考图21，显示面板110的端部处的两个级的下拉部240的晶体管ST7的尺寸可以2-CLK驱动方法配置。
第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7可具有第一缓冲器大小。第一输出晶体管ST7可以是下拉部240的晶体管。
第n扫描写入级SW[n]的第一输出晶体管ST7X可具有与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第一输出晶体管ST7X可具有第二缓冲器大小。第二缓冲器大小可小于第一缓冲器大小。
第一扫描写入级SW[1]至第(n-3)扫描写入级SW[n-3]的第一输出晶体管的缓冲器大小可与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7的缓冲器大小基本相同。
第(n-1)扫描写入级SW[n-1]的第一输出晶体管的缓冲器大小可与第n扫描写入级SW[n]的第一输出晶体管ST7X的缓冲器大小基本相同。
参考图22，显示面板110的端部处的两个级的下拉部240的晶体管ST7的大小和上拉部250的晶体管ST6的大小可以2-CLK驱动方法配置。
在一个实施方式中，调整下拉部240的晶体管ST7的大小的方法与图21中说明的方法基本相同。
第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6可具有第三缓冲器大小。第二输出晶体管ST6可以是上拉部250的晶体管。
第n扫描写入级SW[n]的第二输出晶体管ST6X可具有与第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第二输出晶体管ST6X可具有第四缓冲器大小。第四缓冲器大小可小于第三缓冲器大小。
根据一个实施方式，在一帧期间，两个扫描写入脉冲可施加至单条扫描写入线。因此，像素111可准确地呈现期望的亮度。
此外，显示面板110的端部处的两个级的晶体管(例如，ST7)的大小可以2-CLK驱动方法配置，以便可防止在显示面板110的端部处显示暗图像的显示缺陷。
图23是示出根据实施方式的显示设备的框图。图24是示出图23的像素的电路图。图25是示出图23的扫描驱动器的框图。图26是示出当图23的扫描驱动器以3-CLK驱动方法驱动时，施加至级x的像素的驱动信号的时序图。
除了像素的结构和扫描驱动器的结构以外，根据实施方式的扫描驱动器和显示设备可与参考图1至图12C说明的先前实施方式的扫描驱动器和显示设备基本类似或相同。因此，相同的参考标号将用于指代与在图1至图12C的先前实施方式中描述的那些相同或相似的部件，并且将省去与以上元件有关的任何重复说明。
参考图23至图26，显示设备100A可包括驱动电路105、显示面板110A和电源180。例如，显示设备100A可以是OLED显示设备。
驱动电路105可包括定时控制器130、数据驱动器150、扫描驱动器200以及发射驱动器170。
显示面板110A可通过多条扫描线SL1至SLn(n为大于三的整数)连接至扫描驱动器200。显示面板110A可通过多条数据线DL1至DLm(m为大于三的整数)连接至数据驱动器150。显示面板110可通过多条发射控制线EL1至ELn连接至驱动电路105的发射驱动器170。显示面板110A可包括多个像素111A，并且每个像素111A布置在扫描线SL1至SLn中的每一条、数据线DL1至DLm中的每一条以及发射控制线EL1至ELn中的每一条的交叉点处。
参考图24，说明连接至第一数据线DL1、扫描线SL1和发射控制线EL1的像素111A的结构。
像素111A可包括OLED、驱动晶体管PTA1、电容器CSTA、开关晶体管PTA2和发射控制晶体管PTA3。
驱动晶体管PTA1可包括连接至开关晶体管PTA2的漏电极的栅电极、高电源电压ELVDD施加至的源电极以及连接至发射控制晶体管PTA3的源电极的漏电极。
开关晶体管PTA2可包括连接至扫描线SL1的栅电极、连接至数据线DL1的源电极以及连接至驱动晶体管PTA1的栅电极的漏电极。开关晶体管PTA2可响应于通过扫描线SL1接收的扫描信号而导通。当开关晶体管PTA2导通时，通过数据线DL1接收的数据信号可提供至驱动晶体管PTA1的栅电极。
电容器CSTA可包括连接至驱动晶体管PTA1的源电极的第一端部和连接至驱动晶体管PTA1的栅电极的第二端部。电容器CSTA充有施加至驱动晶体管PTA1的栅电极的数据信号，并且在开关晶体管PTA2断开之后保持该数据信号。
发射控制晶体管PTA3可包括连接至发射控制线EL1的栅电极、连接至驱动晶体管PTA1的漏电极的源电极以及连接至OLED的阳极电极的漏电极。发射控制晶体管PTA3可响应于通过发射控制线EL1接收的发射控制信号EC1而导通。当发射控制晶体管PTA3导通时，穿过驱动晶体管的驱动电流可提供至OLED。
低电源电压ELVSS施加至OLED的阴极电极。OLED基于从驱动晶体管PTA1通过发射控制晶体管PTA3提供的驱动电流的强度而发光。
参考图25，扫描驱动器200包括多个级S1至Sn。
扫描驱动器200的级S1至Sn将扫描信号提供至分别连接至级S1至Sn的像素。例如，扫描驱动器200的级S1至Sn可将扫描写入信号GW提供至分别连接至级S1至Sn的像素。
级S1至Sn可分别包括输出扫描写入信号的扫描写入级SW[1]至SW[n]。
在图26中，说明了3-CLK驱动方法。在3-CLK驱动方法中，在一帧期间，三个扫描写入脉冲输出至单条扫描线。在3-CLK驱动方法中，输出至第x级的第一扫描线的扫描写入信号GW[x]在一帧期间具有三个扫描写入脉冲。
根据以上说明的，在一帧期间三个扫描脉冲被施加至单条扫描写入线，使得相比较于正常驱动方法，像素111A可准确地呈现期望的亮度。
在一个实施方式中，显示面板110A的端部处的四个级的下拉部240的晶体管ST7的尺寸可如图10中所示以3-CLK驱动方法配置。
第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7可具有第一缓冲器大小。第一输出晶体管ST7可以是下拉部240的晶体管。
第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X可具有与第(n-4)扫描写入级SW[n-4]的第一输出晶体管ST7的缓冲器大小不相等的缓冲器大小。第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X可具有第二缓冲器大小。第二缓冲器大小可小于第一缓冲器大小。
第n扫描写入级SW[n]的第一输出晶体管ST7Y可具有与第(n-2)扫描写入级SW[n-2]的第一输出晶体管ST7X的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第一输出晶体管ST7Y可具有第三缓冲器大小。第三缓冲器大小可小于第二缓冲器大小。
在一个实施方式中显示面板110A的端部处的四个级的下拉部240的晶体管ST7的大小和上拉部250的晶体管ST6的大小可如图11中所示以3-CLK驱动方法配置。
第(n-4)扫描写入级SW[n-4]的第二输出晶体管ST6可具有第四缓冲器大小。第二输出晶体管ST6可以是上拉部250的晶体管。
第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6X可具有与第(n-4)扫描写入级SW[n-4]的第二输出晶体管ST6的缓冲器大小不相等的缓冲器大小。第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6X可具有第五缓冲器大小。第五缓冲器大小可小于第四缓冲器大小。
第n扫描写入级SW[n]的第二输出晶体管ST6Y可具有与第(n-2)扫描写入级SW[n-2]的第二输出晶体管ST6X的缓冲器大小不相等的缓冲器大小。第n扫描写入级SW[n]的第二输出晶体管ST6Y可具有第六缓冲器大小。第六缓冲器大小可小于第五缓冲器大小。
尽管在一个实施方式中，3-CLK驱动方法应用至图23的显示设备，但是实施方式不限于此。显示面板110A的端部处的六个级的下拉部240的晶体管ST7的尺寸可如图16中所示以4-CLK驱动方法配置。显示面板110A的端部处的六个级的下拉部240的晶体管ST7的大小和上拉部250的晶体管ST6的大小可如图17中所示以4-CLK驱动方法配置。显示面板110A的端部处的两个级的下拉部240的晶体管ST7的大小可如图21中所示以2-CLK驱动方法配置。显示面板110A的端部处的两个级的下拉部240的晶体管ST7的尺寸和上拉部250的晶体管ST6的尺寸可如图22中所示以2-CLK驱动方法配置。
根据实施方式，在一帧期间，三个扫描写入脉冲可施加至单条扫描线。因此，像素111A可准确地呈现期望的亮度。
根据实施方式，显示面板110A的端部处的四个级的晶体管(例如，ST7)的大小可以3-CLK驱动方法配置，以便可防止在显示面板110A的端部处的图像显示缺陷(诸如，暗图像)。
实施方式可应用至显示设备以及包括该显示设备的电子设备。例如，实施方式可应用至以下各项中的一个或多个：电视、数字电视、三维电视、个人计算机、家用电器、笔记本电脑、台式计算机、蜂窝电话、智能电话、个人数字助理、便携式多媒体播放器、数码相机、音乐播放器、便携式游戏机、导航***等。
上文是说明性的，而不应解释为限制性的。尽管已描述了几个实施方式，但本领域中的技术人员将容易理解的是，在本质上不背离本发明的新颖教导和优点的前提下，可以在实施方式中进行多种修改。所有这些修改都旨在被包括在权利要求限定的范围内。

Claims (10)

1.一种扫描驱动器，包括多个级，所述级通过多条扫描线输出扫描写入信号，所述级被顺序布置，
其中，所述级中的每一级包括信号输出部，所述信号输出部被配置为将所述扫描写入信号输出至对应扫描线，
其中，所述级中的第x级的所述信号输出部的缓冲器大小与所述级中的第y级的所述信号输出部的缓冲器大小不相等，
其中，x是自然数，并且
其中，y是另一自然数。
2.根据权利要求1所述的扫描驱动器，其中，所述级中的每一级被配置为在一帧期间将至少两个扫描写入脉冲输出至对应扫描线。
3.根据权利要求2所述的扫描驱动器，其中，当所述级中的每一级被配置为在一帧期间将三个扫描写入脉冲输出至对应扫描线，并且第n级是所述级中的最后一级时，
所述第n级的所述信号输出部的第一输出晶体管的缓冲器大小小于第(n-2)级的所述信号输出部的第一输出晶体管的缓冲器大小，并且
所述第(n-2)级的所述信号输出部的所述第一输出晶体管的缓冲器大小小于第(n-4)级的所述信号输出部的第一输出晶体管的缓冲器大小，
其中，n是自然数。
4.根据权利要求3所述的扫描驱动器，其中，
所述第n级的所述信号输出部的所述第一输出晶体管的所述缓冲器大小与第(n-1)级的所述信号输出部的第一输出晶体管的缓冲器大小相同，并且
所述第(n-2)级的所述信号输出部的所述第一输出晶体管的所述缓冲器大小与第(n-3)级的所述信号输出部的第一输出晶体管的缓冲器大小相同。
5.根据权利要求2所述的扫描驱动器，其中，当所述级中的每一级被配置为在一帧期间将四个扫描写入脉冲输出至对应扫描线，并且第n级是所述级中的最后一级时，
所述第n级的所述信号输出部的第一输出晶体管的缓冲器大小小于第(n-2)级的所述信号输出部的第一输出晶体管的缓冲器大小，所述第(n-2)级的所述信号输出部的所述第一输出晶体管的所述缓冲器大小小于第(n-4)级的所述信号输出部的第一输出晶体管的缓冲器大小，并且
所述第(n-4)级的所述信号输出部的所述第一输出晶体管的所述缓冲器大小小于第(n-6)级的所述信号输出部的第一输出晶体管的缓冲器大小，
其中，n是自然数。
6.根据权利要求5所述的扫描驱动器，其中，
所述第n级的所述信号输出部的所述第一输出晶体管的所述缓冲器大小与第(n-1)级的所述信号输出部的第一输出晶体管的缓冲器大小相同，
所述第(n-2)级的所述信号输出部的所述第一输出晶体管的所述缓冲器大小与第(n-3)级的所述信号输出部的第一输出晶体管的缓冲器大小相等，并且
所述第(n-4)级的所述信号输出部的所述第一输出晶体管的所述缓冲器大小与第(n-5)级的所述信号输出部的第一输出晶体管的缓冲器大小相等。
7.根据权利要求2所述的扫描驱动器，其中，当所述级中的每一级被配置为在一帧期间将两个扫描写入脉冲输出至对应扫描线，并且第n级是所述级的最后一级时，
所述第n级的所述信号输出部的第一输出晶体管的缓冲器大小小于第(n-2)级的所述信号输出部的第一输出晶体管的缓冲器大小，其中，n是自然数。
8.根据权利要求7所述的扫描驱动器，其中，
所述第n级的所述信号输出部的所述第一输出晶体管的所述缓冲器大小与第(n-1)级的所述信号输出部的第一输出晶体管的缓冲器大小基本相等。
9.根据权利要求1所述的扫描驱动器，其中，所述级中的每一级包括：扫描写入级，被配置为输出所述扫描写入信号；扫描初始化级，被配置为输出扫描初始化信号；以及扫描旁路级，被配置为输出扫描旁路信号。
10.根据权利要求1所述的扫描驱动器，其中，所述信号输出部的第一输出晶体管的所述缓冲器大小是所述第一输出晶体管的宽长比。
CN201710199153.7A 2016-03-31 2017-03-29 扫描驱动器 Active CN107274839B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160039277A KR102536161B1 (ko) 2016-03-31 2016-03-31 디스플레이 장치의 스캔 드라이버 및 이를 포함하는 디스플레이 장치
KR10-2016-0039277 2016-03-31

Publications (2)

Publication Number Publication Date
CN107274839A true CN107274839A (zh) 2017-10-20
CN107274839B CN107274839B (zh) 2022-04-26

Family

ID=59961733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710199153.7A Active CN107274839B (zh) 2016-03-31 2017-03-29 扫描驱动器

Country Status (3)

Country Link
US (1) US10373564B2 (zh)
KR (1) KR102536161B1 (zh)
CN (1) CN107274839B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910453A (zh) * 2017-05-09 2017-06-30 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极集成驱动电路及显示装置
CN108573734B (zh) * 2018-04-28 2019-10-25 上海天马有机发光显示技术有限公司 一种移位寄存器及其驱动方法、扫描驱动电路和显示装置
CN108538241A (zh) * 2018-06-29 2018-09-14 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR102632905B1 (ko) 2018-07-18 2024-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR20200061469A (ko) * 2018-11-23 2020-06-03 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
CN109859701B (zh) * 2018-12-26 2020-12-22 惠科股份有限公司 移位暂存器和栅极驱动电路
CN112041920A (zh) * 2019-03-25 2020-12-04 京东方科技集团股份有限公司 移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN111445866B (zh) * 2020-05-08 2021-04-13 京东方科技集团股份有限公司 移位寄存器、驱动方法、驱动控制电路及显示装置
CN112634811A (zh) * 2021-01-05 2021-04-09 厦门天马微电子有限公司 移位寄存器及驱动方法、扫描驱动电路、显示面板和装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098704A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 映像表示装置およびその駆動方法
CN101127187A (zh) * 2006-08-17 2008-02-20 索尼株式会社 显示设备和电子器件
CN101261412A (zh) * 2007-03-08 2008-09-10 三星电子株式会社 显示装置及驱动其的方法
CN101350182A (zh) * 2007-07-16 2009-01-21 三星电子株式会社 液晶显示器
CN101426079A (zh) * 2007-11-02 2009-05-06 深圳Tcl工业研究院有限公司 一种视频图像的显示处理方法及其装置
WO2010119597A1 (ja) * 2009-04-13 2010-10-21 シャープ株式会社 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機
US20100265218A1 (en) * 2009-04-20 2010-10-21 Nuvoton Technology Corporation Driving method of field sequential display
JP2012002995A (ja) * 2010-06-16 2012-01-05 Jvc Kenwood Corp 立体映像表示システム及び液晶表示装置
US20120113168A1 (en) * 2010-11-05 2012-05-10 Hae-Kwan Seo Stereoscopic image display device and driving method thereof
CN102592537A (zh) * 2011-12-16 2012-07-18 友达光电股份有限公司 像素电路的驱动方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8462099B2 (en) * 2007-10-24 2013-06-11 Sharp Kabushiki Kaisha Display panel and display device
KR101542509B1 (ko) * 2008-12-24 2015-08-06 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
KR101752834B1 (ko) * 2009-12-29 2017-07-03 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR101871905B1 (ko) * 2011-04-01 2018-06-28 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101962432B1 (ko) * 2012-09-20 2019-03-27 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
CN104036724B (zh) * 2014-05-26 2016-11-02 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法和显示装置
KR20160005859A (ko) * 2014-07-07 2016-01-18 삼성디스플레이 주식회사 표시 장치

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006098704A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 映像表示装置およびその駆動方法
CN101127187A (zh) * 2006-08-17 2008-02-20 索尼株式会社 显示设备和电子器件
CN101261412A (zh) * 2007-03-08 2008-09-10 三星电子株式会社 显示装置及驱动其的方法
CN101350182A (zh) * 2007-07-16 2009-01-21 三星电子株式会社 液晶显示器
CN101426079A (zh) * 2007-11-02 2009-05-06 深圳Tcl工业研究院有限公司 一种视频图像的显示处理方法及其装置
WO2010119597A1 (ja) * 2009-04-13 2010-10-21 シャープ株式会社 表示装置、液晶表示装置、表示装置の駆動方法、テレビジョン受像機
US20100265218A1 (en) * 2009-04-20 2010-10-21 Nuvoton Technology Corporation Driving method of field sequential display
JP2012002995A (ja) * 2010-06-16 2012-01-05 Jvc Kenwood Corp 立体映像表示システム及び液晶表示装置
US20120113168A1 (en) * 2010-11-05 2012-05-10 Hae-Kwan Seo Stereoscopic image display device and driving method thereof
CN102592537A (zh) * 2011-12-16 2012-07-18 友达光电股份有限公司 像素电路的驱动方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
SHENG-CHIN HUNG, CHIEN-HSUEH CHIANG, AND YIMING LI: "《Circuit-Simulation-Based Multi-Objective Evolutionary Algorithm for Design Optimization of a-Si:H TFTs Gate Driver Circuits Under Multilevel Clock Driving》", 《JOURNAL OF DISPLAY TECHNOLOGY》 *
ZHIJIN HU, CONGWEI LIAO, WENJIE LI, LIMEI ZENG, CHANG-YEH LEE, A: "《Integrated a-Si: H Gate Driver With Low-Level Holding TFTs Biased Under Bipolar Pulses》", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 *
冉峰，储楚，季渊，王勇，邹荣: "《针对ＯＬＥＤ衰退补偿的电流ＰＷＭ像素驱动电路研究》", 《液晶与显示》 *
唐华，吴玉广: "《TFT LCD栅驱动芯片的研究》", 《中国集成电路》 *

Also Published As

Publication number Publication date
KR20170114023A (ko) 2017-10-13
US10373564B2 (en) 2019-08-06
US20170287404A1 (en) 2017-10-05
CN107274839B (zh) 2022-04-26
KR102536161B1 (ko) 2023-05-25

Similar Documents

Publication Publication Date Title
CN107274839A (zh) 扫描驱动器
CN211699668U (zh) 一种显示模组、显示驱动电路、电子设备
CN107146575B (zh) 有机发光二极管显示器
US10204565B2 (en) Organic light emitting display panel having a sensing transistor and method of driving thereof
US10923033B2 (en) Pixel circuitry, method for driving the same and display device
EP2267691B1 (en) Display apparatus and drive control method thereof
CN108231007A (zh) 显示装置及其驱动方法
CN101174382B (zh) 有机发光二极管显示器及其驱动方法
KR20080107855A (ko) 표시 장치 및 이의 구동 방법
JP2003288049A (ja) 半導体装置およびその駆動方法
JP2006330138A (ja) 表示装置及びその表示駆動方法
US20190340995A1 (en) Display device
JP4743485B2 (ja) 表示装置及びその表示駆動方法
CN110517641A (zh) 像素电路、参数检测方法、显示面板和显示装置
CN106935173A (zh) 定时控制器、数据驱动器、显示装置及其驱动方法
CN101377914A (zh) 显示装置和显示方法
CN108806601A (zh) 像素结构及其驱动方法、显示装置
US8482554B2 (en) Device and method for driving liquid crystal display device
EP4332952A1 (en) Pixel and display device
JPWO2014050719A1 (ja) 液晶表示装置
KR20130062166A (ko) 액정표시장치 및 그 구동방법
CN109801597A (zh) 显示器驱动电路及显示器驱动方法
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
JP2017045499A (ja) レジスタ回路、駆動回路および表示装置
KR20220014389A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant