CN107248513A - 北斗一体化封装电路 - Google Patents
北斗一体化封装电路 Download PDFInfo
- Publication number
- CN107248513A CN107248513A CN201710462033.1A CN201710462033A CN107248513A CN 107248513 A CN107248513 A CN 107248513A CN 201710462033 A CN201710462033 A CN 201710462033A CN 107248513 A CN107248513 A CN 107248513A
- Authority
- CN
- China
- Prior art keywords
- big dipper
- ceramic substrate
- integrative packaging
- chip
- speak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- DMBHHRLKUKUOEG-UHFFFAOYSA-N diphenylamine Chemical compound C=1C=CC=CC=1NC1=CC=CC=C1 DMBHHRLKUKUOEG-UHFFFAOYSA-N 0.000 title claims abstract description 40
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000919 ceramic Substances 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims 1
- 238000001914 filtration Methods 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 238000005192 partition Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 claims 1
- 230000009131 signaling function Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract 1
- 238000002955 isolation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003913 materials processing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种北斗一体化封装电路。本发明提供一种北斗一体化封装电路的方法。包括：主要载体为多层陶瓷基板；位于该陶瓷基板的下方开腔结构，其开腔内设置的芯片安装，位于其内部；位于该陶瓷基板上方的开腔，其顶部开腔内部设置芯片安装，位于其内部；位于顶部开腔层顶层盖板，其顶层盖板设置芯片安装；位于上方表面的芯片安装；位于陶瓷基板中间层，其内部设置的微波无源器件；位于多层陶瓷基板，其内部设置多层金属线路和金属过孔；位于陶瓷基板上方的金属屏蔽盖板。该陶瓷基板的多层金属线路，分别适用于信号的传输和多异质芯片的组装基板，并保证元器件间的信号隔离，最终实现北斗多异质芯片封装的一体化封装。
Description
技术领域
本发明涉及一体化封装电路，特别涉及射频基带一体化集成的封装方法。
背景技术
现有的北斗射频基带一体化电路，由于受射频和基带芯片不同材料制程的限制，无法实现SOC的高灵敏度集成要求。常规的SIP工艺通常由PCB基板，通过芯片堆叠组装而成，其结构参见图1，其大致包括：位于底部的PCB基板1；位于该PCB基板上方的芯片201，设置BGA焊球3，位于其上方的PCB基板2；其PCB基板2上方安装芯片301，以及位于该芯片301上方堆叠芯片302。现有的这种结构，信号的传输会受到多异质芯片201，301,302的影响，信号干扰较大，201,301,302异质芯片间干扰较大，无法大规模集成，无法解决多芯片集成带来的信号完整性问题。
发明内容
本发明要解决的技术问题，在于提供一种北斗一体化封装电路结构，可以使北斗多异质芯片高密度集成，并使信号完整性得到改善。
为了实现上述目的，本发明提出一种北斗多异质芯片一体化封装电路，包括：位于主体的多层陶瓷基板；位于该陶瓷基板的下方开腔结构，其开腔内设置的元器件安装，位于其内部；位于该陶瓷基板上方的开腔，其顶部开腔内部设置元器件安装，位于其内部；位于顶部开腔层顶层盖板，其顶层盖板设置元器件安装；位于上方表面的元器件安装；位于陶瓷基板中间层，其内部设置的微波无源器件；位于多层陶瓷基板，其内部设置多层金属线路和金属过孔；位于陶瓷基板上方的金属屏蔽盖板。
在一个实施例中，该北斗多异质芯片一体化封装电路还包括：位于该基板中，布置的大规模金属线路，金属化通孔。
该多层陶瓷基板包括25层，该上层区域由处于上方的9层构成，该下层区域由处于下方的12层构成。
该多层陶瓷基板是LTCC材质的。
该多层陶瓷基板的电介常数为7.3，介质损耗为0.002，该多层电路板的每层厚度为0.096毫米。
该北斗多异质芯片一体化封装电路上的最小线宽为0.1mm；最小间距为0.2mm；最小孔径为0.15mm。
该北斗多异质芯片一体化封装电路内部芯片是粘片键合封装的，其引脚设置在该多异质芯片电路的底面与侧面。
该至少一元器件是以表面粘片键合的方式装设在该至少一开腔的底部，并且该至少一元器件的顶部是不超出该上层区域的上表面的。
与现有技术相比，本发明的北斗一体化封装电路，通过采用多层陶瓷基板，并在上层区域形成开腔以收容元器件，可减少模块的体积，改善***性能。本发明的北斗一体化封装电路，通过内埋隔墙结构和金属屏蔽结构，可以使无线信号的传输性能得到改善。本发明的北斗一体化封装电路，通过陶瓷气密特性和金属屏蔽体的气密封装结构，可以使北斗一体化封装电路的气密等级得到提高，适用恶劣环境的应用。
附图说明
图1是现有的多芯片封装电路的结构示意图。
图2是本发明的北斗一体化封装电路实施例一的结构示意图。
图3是本发明的北斗一体化封装电路实施例二的结构示意图。
图4时本发明的北斗一体化封装电路电原理图。
其中，附图标记说明如下：1 PCB底板1、2 PCB基板2、201芯片1、202电阻器、203电感器、204芯片2、205电容器、3 BGA焊球、301 芯片3、302 芯片4、303 金属屏蔽墙、304 芯片5、305 芯片6、306 芯片7、307 芯片8、308 陶瓷基板、4、多层陶瓷基板、401 滤波器、402 多工器、403 功分器、404 巴伦变换器、405 滤波器、406 内埋屏蔽墙、5 金属盖板。
具体实施方式
为了详细说明本发明的构造及特点所在，兹举以下较佳实施例并配合附图说明如下。
参见图2，本发明的北斗一体化封装电路实施例一大致包括：
多层陶瓷基板和设置在该多层陶瓷基板中间层的的滤波器401、多工器402、功分器403、巴伦变换器404等，该多层电路板划分成一上层区域和一下层区域，该裸芯片设置在该上层区域，该表贴器件电容、电感、电感设置在该下层区域，该上层区域设置有至少一盆腔以装设至少一元器件，并可在该元器件表面上堆叠芯片。该上层区域的上表面是能够装设至少一有源器件的。
所述的该北斗一体化封装电路是指将接收到的北斗卫星信号进行接收、放大、滤波、变频、模数转换、数字基带处理，或者，将基带输出的发射信号进行数模转换、变频、滤波、放大功能。需要说明的是，这里所说的多工器、滤波器、巴伦变换器电路设置在该陶瓷基板内部是指构成的多工器、滤波器、巴伦变换器的线路及一些被动元件在中间层区域中实现，多工器、滤波器、巴伦变换器实现中所涉及到的有源器件以及一些不便在下层区域直接实现的元器件，则还是需要设置在该上层区域的上表面上和/或盆腔中；类似地，这里所说的射频电路设置在该上层区域是指构成的射频电路的线路及数字电路的线路和一些被动元件在上层区域中实现，一体化电路实现中所涉及到的有源器件以及一些不便在中间层区域直接实现的元器件，则还是需要设置在该上层区域的上表面上和/或盆腔中。
所述的北斗一体化封装电路，包括：GaAs低噪声放大器、SAW滤波器、GaAs射频开关、SiGe射频变频器、模数转换器、基带芯片、以及LTCC射频无源器件、电容、电阻、电感等。
参见图2所示的本发明的北斗一体化封装电路实施例1，其适用于通信卫星的射频信号传输，其包括射频信号，根据实际应用的需要可以包含多个通道，以将多个通道的信号进行合成，或者将一个信号分配到多个通道。
实施例2：参见图3，与实施例1区别在于：所述底层的元器件204可以是裸芯片，顶层元器件307也可以是裸芯片。封装体为气密封装，延长了封装器件的使用寿命。
优选地，该介质层4为低温烧结陶瓷材质。在其他实施例中，该介质层4也可以是其它介质材质。
与现有技术相比，本发明的北斗一体化封装电路的有益效果包括：通过采用多层陶瓷基板，并在上层区域形成盆腔以埋置元器件，并结合微组装工艺，实现多芯片的堆叠工艺，中间层埋置多种微波无源器件，包括：多工器、滤波器、功分器、巴伦变换器等，下层开腔以组装元器件，实现北斗一体化封装电路的三维组装，利用陶瓷多层走线和过孔结构，实现较好的电磁屏蔽，占用体积较小，信号完整性较好。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所做的等效的修饰以及变化，都应当涵盖本发明的权利要求所保护的范围内。
总之，以上仅为本发明之较佳实施例，意在进一步说明本发明，而非对其进行限定。凡根据上述之文字和附图所公开的内容进行的简单的替换，都在本专利的权利保护范围之列。
Claims (10)
1.一种北斗一体化封装电路，其特征在于，包括：主体的多层陶瓷基板；位于该陶瓷基板的下方开腔结构，其开腔内设置的元器件安装，位于其内部；位于该陶瓷基板上方的开腔，其顶部开腔内部设置芯片安装，位于其内部；位于顶部开腔隔板，其顶层隔板设置芯片安装；位于陶瓷基板上方表面的元器件安装；位于陶瓷基板中间层，其内部设置的微波无源器件；位于多层陶瓷基板，其内部设置多层金属线路和金属过孔；位于陶瓷基板内部和表面的金属隔墙结构；位于陶瓷基板上方的金属屏蔽盖板。
2.根据权利要求1所述的北斗一体化封装电路，其特征在于：该至少顶面和底面有开腔区域。
3.根据权利要求1所述的北斗一体化封装电路，其特征在于：该多层电路板至少包括25层，该顶层开腔区域由处于上方的9层构成，该下层区域由处于下方的12层构成。
4.根据权利要求3所述的北斗一体化封装电路，其特征在于：该多层电路板是LTCC材质的。
5.根据权利要求4所述的北斗一体化封装电路，其特征在于：该多层电路板的电介常数为7.3，介质损耗为0.002，该多层电路板的每层厚度为0.096毫米。
6.根据权利要求1所述的北斗一体化封装电路，其特征在于：北斗一体化封装电路上的最小线宽为0.1毫米；最小间距为0.1毫米；最小孔径为0.1毫米。
7.根据权利要求1所述的北斗一体化封装电路，其特征在于：该北斗一体化封装电路是粘片键合封装的，其引脚设置在该北斗一体化封装电路的底面与侧面。
8.根据权利要求1所述的北斗一体化封装电路，其特征在于：该至少一芯片是以表面粘片键合的方式装设在该至少一盆腔的底部，并且该至少一芯片的顶部是不超出该上层区域的上表面的。
9.根据权利要求1所述的北斗一体化封装电路，其特征在于：该北斗一体化封装电路是指集成射频芯片和数字芯片，包括多种材料的半导体材料，射频电路完成射频信号的放大、滤波以及下变频，数字电路完成数字解调和电文处理。
10.根据权利要求7所述的北斗一体化封装电路，其特征在于：所述引脚具有信号传输和供电功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710462033.1A CN107248513A (zh) | 2017-06-19 | 2017-06-19 | 北斗一体化封装电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710462033.1A CN107248513A (zh) | 2017-06-19 | 2017-06-19 | 北斗一体化封装电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107248513A true CN107248513A (zh) | 2017-10-13 |
Family
ID=60018546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710462033.1A Pending CN107248513A (zh) | 2017-06-19 | 2017-06-19 | 北斗一体化封装电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107248513A (zh) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108428672A (zh) * | 2018-04-17 | 2018-08-21 | 中国电子科技集团公司第二十九研究所 | 超宽带射频微***的陶瓷双面三维集成架构及封装方法 |
| CN110544632A (zh) * | 2019-08-01 | 2019-12-06 | 中国电子科技集团公司第二十九研究所 | 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 |
| CN111355490A (zh) * | 2018-12-21 | 2020-06-30 | 亚德诺半导体国际无限责任公司 | 数据采集***级封装 |
| CN111599691A (zh) * | 2020-05-27 | 2020-08-28 | 上海芯波电子科技有限公司 | 一种基于fc芯片的双面挖腔陶瓷封装工艺 |
| CN112349697A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349690A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线任意层互联lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349685A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349688A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349694A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349686A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349699A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349684A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349656A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种***级封装结构及其制造方法 |
| CN112349695A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种四层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349683A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种四层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349698A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349692A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种气密高导热lcp封装基板及多芯片***级封装结构 |
| CN112349689A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349687A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线任意层互联lcp封装基板、制造方法及多芯片***级封装结构 |
| CN115831880A (zh) * | 2023-02-13 | 2023-03-21 | 成都华兴大地科技有限公司 | 新型芯片集成封装结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100989A (ja) * | 2001-09-27 | 2003-04-04 | Hitachi Ltd | 高周波モジュール |
| JP2004247334A (ja) * | 2003-02-10 | 2004-09-02 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 |
| JP2009246696A (ja) * | 2008-03-31 | 2009-10-22 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
| CN208062049U (zh) * | 2017-06-19 | 2018-11-06 | 苏州博海创业微***有限公司 | 北斗一体化封装电路 |
-
2017
- 2017-06-19 CN CN201710462033.1A patent/CN107248513A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100989A (ja) * | 2001-09-27 | 2003-04-04 | Hitachi Ltd | 高周波モジュール |
| JP2004247334A (ja) * | 2003-02-10 | 2004-09-02 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 |
| JP2009246696A (ja) * | 2008-03-31 | 2009-10-22 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶発振器 |
| CN208062049U (zh) * | 2017-06-19 | 2018-11-06 | 苏州博海创业微***有限公司 | 北斗一体化封装电路 |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108428672A (zh) * | 2018-04-17 | 2018-08-21 | 中国电子科技集团公司第二十九研究所 | 超宽带射频微***的陶瓷双面三维集成架构及封装方法 |
| CN111355490A (zh) * | 2018-12-21 | 2020-06-30 | 亚德诺半导体国际无限责任公司 | 数据采集***级封装 |
| CN111355490B (zh) * | 2018-12-21 | 2023-07-28 | 亚德诺半导体国际无限责任公司 | 数据采集***级封装 |
| CN110544632A (zh) * | 2019-08-01 | 2019-12-06 | 中国电子科技集团公司第二十九研究所 | 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 |
| CN110544632B (zh) * | 2019-08-01 | 2021-01-29 | 中国电子科技集团公司第二十九研究所 | 在具有双面腔体的ltcc基板的封装盖板上制作bga焊盘的方法 |
| CN111599691A (zh) * | 2020-05-27 | 2020-08-28 | 上海芯波电子科技有限公司 | 一种基于fc芯片的双面挖腔陶瓷封装工艺 |
| CN112349684A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349692A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种气密高导热lcp封装基板及多芯片***级封装结构 |
| CN112349688A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349694A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349686A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349699A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349690A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线任意层互联lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349656A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种***级封装结构及其制造方法 |
| CN112349695A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种四层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349683A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种四层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349698A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349685A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349689A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349687A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线任意层互联lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349699B (zh) * | 2020-09-28 | 2022-04-12 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349688B (zh) * | 2020-09-28 | 2022-04-19 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349686B (zh) * | 2020-09-28 | 2022-04-19 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349683B (zh) * | 2020-09-28 | 2022-04-26 | 中国电子科技集团公司第二十九研究所 | 一种四层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349694B (zh) * | 2020-09-28 | 2022-05-17 | 中国电子科技集团公司第二十九研究所 | 一种lcp封装基板、制造方法及多芯片***级封装结构 |
| CN112349697A (zh) * | 2020-09-28 | 2021-02-09 | 中国电子科技集团公司第二十九研究所 | 一种六层布线lcp封装基板、制造方法及多芯片***级封装结构 |
| CN115831880A (zh) * | 2023-02-13 | 2023-03-21 | 成都华兴大地科技有限公司 | 新型芯片集成封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107248513A (zh) | 北斗一体化封装电路 | |
| US9543258B2 (en) | Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield | |
| US6377464B1 (en) | Multiple chip module with integrated RF capabilities | |
| KR100917508B1 (ko) | 고주파 모듈 기판 장치 | |
| US9153863B2 (en) | Low temperature co-fired ceramic (LTCC) system in a package (SiP) configurations for microwave/millimeter wave packaging applications | |
| US7489914B2 (en) | Multi-band RF transceiver with passive reuse in organic substrates | |
| CN113838845B (zh) | 一种基于三维堆叠气密封装的tr组件及组装方法 | |
| US7745911B2 (en) | Semiconductor chip package | |
| US20150124421A1 (en) | Electronic modules having grounded electromagnetic shields | |
| US20120092218A1 (en) | Electronic apparatus, method of making the same, and transceiving device | |
| CN101499785A (zh) | 设置有功率放大器的高频模块 | |
| CN208062049U (zh) | 北斗一体化封装电路 | |
| US20050258529A1 (en) | High-frequency chip packages | |
| US9936578B2 (en) | Redistribution layer system in package | |
| KR101951653B1 (ko) | 마이크로파 모듈 및 그의 패키지 방법 | |
| KR100541079B1 (ko) | 세라믹 패키지 및 그 제조방법 | |
| KR100579137B1 (ko) | 엘티씨씨를 이용한 송/수신기 모듈 | |
| US7471146B2 (en) | Optimized circuits for three dimensional packaging and methods of manufacture therefore | |
| KR101558569B1 (ko) | 안테나가 실장된 ｓｉｐ 구조의 통신 모듈 | |
| CN209947823U (zh) | 芯片封装结构 | |
| US20240121884A1 (en) | Package with self shielding | |
| CN116939956A (zh) | 基于陶瓷封装的三维堆叠sop信道集成架构 | |
| KR101103788B1 (ko) | 근거리 무선통신용 프런트 앤드 모듈 및 이의 제조 방법 | |
| CN116768142A (zh) | 一种基于三维异构叠层的电路封装结构 | |
| CN118073287A (zh) | 一种基于平面吸波结构的陶瓷封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171013 |