CN107238962A - 一种显示基板的制作方法、显示基板及显示装置 - Google Patents

一种显示基板的制作方法、显示基板及显示装置 Download PDF

Info

Publication number
CN107238962A
CN107238962A CN201710624888.XA CN201710624888A CN107238962A CN 107238962 A CN107238962 A CN 107238962A CN 201710624888 A CN201710624888 A CN 201710624888A CN 107238962 A CN107238962 A CN 107238962A
Authority
CN
China
Prior art keywords
base plate
passivation layer
underlay substrate
photoresist
display base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710624888.XA
Other languages
English (en)
Inventor
宫奎
段献学
房凯迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710624888.XA priority Critical patent/CN107238962A/zh
Publication of CN107238962A publication Critical patent/CN107238962A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例提供一种显示基板的制作方法、显示基板及显示装置，在显示基板上，覆盖显示基板上的信号线的钝化层上形成光刻胶层，并通过对光刻胶层进行蚀刻，从而使得相邻的两个信号线在位于显示基板的周边区中的端部之间形成光刻胶垫。这样，在显示基板的周边区中，在相邻的两个信号线的端部之间形成位于钝化层上的光刻胶垫，在显示基板进行电路绑定或者对位贴合的时候，可以使得位于端部上方的钝化层以及位于光刻胶垫下方的钝化层受到压力大致相等，从而使得钝化层整体来说受力均匀，大大降低钝化层发生脱落和断裂的情况。

Description

一种显示基板的制作方法、显示基板及显示装置
技术领域
本发明涉及图像处理技术领域，尤其涉及一种显示基板的制作方法、显示基板及显示装置。
背景技术
随着全球信息社会的兴起增加了对各种显示装置的需求。因此，对各种平面显示装置的研究和开发投入了很大的努力，如液晶显示装置(LCD)、等离子显示装置(PDP)、场致发光显示装置(ELD)以及真空荧光显示装置(VFD)。而液晶显示装置因其功耗小、成本低、无辐射和易操作等特点，已越来越多的走进人们的生活、工作中，并广泛应用于各个领域，如家庭、公共场所、办公场及个人电子相关产品等。
目前，液晶显示装置一般是单独制作薄膜晶体管阵列基板和对向基板，再将二者对位贴合并注入液晶来制成显示面板，然后装入外壳中来得到显示装置。一般的，薄膜晶体管阵列基板包括纵横交错设置的多条数据线以及多条扫描线，与扫描线和数据线连接的多个薄膜晶体管以及起保护作用的覆盖数据线、扫描线和薄膜晶体管的钝化层，而数据线和扫描线在薄膜晶体管阵列基板的周边区中的端部需要通过钝化层上设置的开孔与驱动器进行绑定连接，但是由于数据线和扫描线甚至其他膜层的存在，使得钝化层存在段差，并且在周边区中进行绑定或者对位贴合时，由于受力不均，导致周边区的钝化层易发生脱落和断裂等现象。
发明内容
本发明实施例提供一种显示基板的制作方法、显示基板及显示装置，以解决由于显示基板的周边区中钝化层的段差，导致显示基板在对位贴合成显示面板时，发生受力不均，周边区的钝化层易发生脱落和断裂的问题。
本发明实施例提供了一种显示基板的制作方法，所述方法包括：
提供一衬底基板，并在所述衬底基板上形成信号线及覆盖所述信号线和所述衬底基板的钝化层，所述信号线的端部位于所述显示基板的周边区；
铺设一层覆盖所述钝化层的光刻胶层，并使用灰色调或半色调掩膜图案化所述光刻胶层，以得到光刻胶掩膜层，所述光刻胶掩膜层在所述周边区中包括保留区、暴露出所述钝化层的去除区及位于所述保留区及所述去除区之间的部分保留区；
利用所述光刻胶掩膜层为掩膜板图案化所述钝化层，通过所述去除区在所述钝化层上开设暴露出所述端部的通孔；
图案化所述光刻胶掩膜层，保留所述保留区的部分光刻胶以形成位于相邻的两个端部之间的光刻胶垫。
本发明实施例还提供一种显示基板，所述显示基板包括衬底基板及位于所述衬底基板上的信号线、钝化层及光刻胶垫，所述钝化层覆盖所述信号线及所述衬底基板，所述信号线的端部位于所述显示基板的周边区，所述钝化层包括通孔，所述通孔对应位于所述端部的上方并暴露出所述端部，所述光刻胶垫位于所述钝化层远离所述衬底基板的侧面上，并对应设置于相邻的两个所述端部之间。
本发明实施例还提供一种显示装置，所述显示装置包括显示基板，所述显示基板包括衬底基板及位于所述衬底基板上的信号线、钝化层及光刻胶垫，所述钝化层覆盖所述信号线及所述衬底基板，所述信号线的端部位于所述显示基板的周边区，所述钝化层包括通孔，所述通孔对应位于所述端部的上方并暴露出所述端部，所述光刻胶垫位于所述钝化层远离所述衬底基板的侧面上，并对应设置于相邻的两个所述端部之间。
本发明实施例提供的显示基板的制作方法、显示基板及显示装置，在显示基板上，覆盖显示基板上的信号线的钝化层上形成光刻胶层，并通过对光刻胶层进行蚀刻，从而使得相邻的两个信号线在位于显示基板的周边区中的端部之间形成光刻胶垫。这样，在显示基板的周边区中，在相邻的两个信号线的端部之间形成位于钝化层上的光刻胶垫，在显示基板进行电路绑定或者对位贴合的时候，可以使得位于端部上方的钝化层以及位于光刻胶垫下方的钝化层受到压力大致相等，从而使得钝化层整体来说受力均匀，大大降低钝化层发生脱落和断裂的情况。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一较佳实施例提供的一种显示装置的立体图；
图2为图1中所示显示基板的平面图；
图3为图2中III-III处所示的部分剖面图；
图4为图2中IV处所示的放大图；
图5至图9为图2所示的显示基板的制作方法过程中的剖面图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，图1为本发明一较佳实施例提供的一种显示装置的立体图。如图1所示，所述显示装置100包括显示基板10、对向基板20及背光模组30，所述显示基板10与所述对向基板20相对设置，且所述显示基板10与所述对向基板20之间夹设有液晶层(图未示)，共同组成所述显示装置100的显示面板，所述背光模组30与所述显示装置100的显示面板层叠设置，所述显示基板10位于所述对向基板20与所述背光模组30之间。所述显示装置100还包括显示区101及围绕所述显示区101的周边区102，所述显示区101主要用于实现所述显示装置100的显示输出功能，所述周边区102主要用于走线等。
请同时参阅图2，图2为图1中所示显示基板的平面图。如图2所示，所述显示基板10包括衬底基板11、信号线12及导线13，所述信号线12及所述导线13位于所述衬底基板11上，所述信号线12在所述衬底基板11上沿第一方向延伸，多条信号线12平行设置且沿第二方向排列，所述导线13在所述衬底基板11上沿第二方向延伸，多条导线13平行设置且沿第一方向排列。
所述信号线12在所述衬底基板11上的正投影与所述导线13在所述衬底基板11上的正投影彼此交叉，并对应在所述显示装置100的显示区101形成像素区域14，所述像素区域14中还设置有分别与所述信号线12及所述导线13连接的薄膜晶体管(图未示)。所述信号线12对应伸入所述显示装置100的周边区102中的部分形成有端部121。
本实施方式中，是以所述显示基板10为薄膜晶体管阵列基板，所述信号线12为数据线为例进行说明，但并不局限于此，在其他实施方式中，所述显示基板10还可以为彩色滤光片基板，所述信号线12还可以为扫描线或者触控电极线。
请同时参阅图3及图4，图3为图2中III-III处所示的部分剖面图，图4为图2中IV处所示的放大图。如图3及图4所示，所述显示基板10还包括钝化层15及光刻胶垫16。所述钝化层15及所述光刻胶垫16位于所述衬底基板11上，所述钝化层15覆盖所述信号线12、所述导线13(图2所示)及所述衬底基板11，所述光刻胶垫16位于所述显示装置100的周边区102中并位于所述钝化层15远离所述衬底基板11的侧面上，所述光刻胶垫16对应设置于相邻的两条信号线12的两个端部121之间。其中，为了方便说明，图4中仅在周边区中示出了部分钝化层。
所述端部121对应位于所述显示基板10的周边区102中，并且，每个所述端部121上方对应形成用于绑定的贴合区域122，相邻的两个端部121之间的低谷区域，形成非贴合区域123，其中，所述显示基板10的周边区与所述显示装置100的周边区102相对应。对应的，所述导线13的端部也位于所述显示基板10的周边区中。
对应在所述显示装置100的周边区102中，所述钝化层15上还设置有通孔151，所述通孔151对应位于所述信号线12的端部121上方，并暴露出所述端部121，用于使得驱动电路可以通过所述通孔151与所述信号线12绑定连接。
由于制作工艺不同，在大部分制作工艺中制得的显示基板中，所述衬底基板11的周边区中还设置有源层17，所述有源层17与薄膜晶体管的有源层在同一工序中形成，所述有源层17位于所述信号线12与所述衬底基板11之间，因此，在所述显示装置的100的周边区102中，由于所述信号线12本身的高度，以及所述有源层17的存在，导致钝化层15的段差较大。
当所述显示基板10与对向基板20对位贴合的时候，或者是所述显示基板10与用于驱动所述显示基板10的驱动电路的电路板或者软性电路板进行绑定连接时，由于相邻的两个端部121之间设置有光刻胶垫16，在位于所述端部121上方的部分钝化层15受力的同时，由于所述光刻胶垫16在外力的作用下，会向位于两个所述端部121之间的部分钝化层15，也就是位于所述光刻胶垫16下方的部分钝化层15也会受到通过光刻胶垫16传递的外力，因此，可以使得位于端部121上方的部分钝化层15以及位于光刻胶垫16下方的部分钝化层15受到压力大致相等，从而使得钝化层15整体来说受力均匀，大大降低钝化层发生脱落和断裂的情况。
此外，在对应所述显示装置100的显示区101中，所述钝化层15上也可以设置贯穿孔，以暴露出薄膜晶体管的源极，使得像素电极可以通过贯穿孔与薄膜晶体管的源极电连接。所述通孔151与贯穿孔可以是在同一工序制程中制作而成。
请同时参阅图5至图9，图5至图9为图2所示的显示基板的制作方法过程中的剖面图。如图5至图9所示，所述方法包括：
步骤401、提供一衬底基板11，并在所述衬底基板11上形成信号线12及覆盖所述信号线12和所述衬底基板11的钝化层15，所述信号线12的端部121位于所述显示基板10的周边区。
该步骤中，首先提供衬底基板11，然后在所述衬底基板11上形成信号线12及导线13(图2所示)，其中所述信号线12在所述衬底基板11上的正投影与所述导线13在所述衬底基板11上的正投影彼此交叉，并对应在所述显示装置100的显示区101形成像素区域14，所述像素区域14中还形成有分别与所述信号线12及所述导线13连接的薄膜晶体管(图未示)，接下来在所述衬底基板11上形成钝化层15，所述钝化层15覆盖所述信号线12、所述导线13及所述衬底基板11，如图5中所示。
所述信号线12的端部121位于所述显示基板10的周边区中，并且，每个所述端部121上方对应形成用于绑定的贴合区域122，相邻的两个端部121之间的低谷区域，形成非贴合区域123，其中，所述显示基板10的周边区与所述显示装置100的周边区102相对应。对应的，所述导线13的端部也位于所述显示基板10的周边区中。
本实施方式中，是以所述显示基板10为薄膜晶体管阵列基板，所述信号线12为数据线为例进行说明，但并不局限于此，在其他实施方式中，所述显示基板10还可以为彩色滤光片基板，所述信号线12还可以为扫描线或者触控电极线，除此之外，在其他实施方式中，所述导线13还可以与所述信号线12为相同，也就是说所述导线13也采用所述信号线12，此时，部分所述信号线12就可以在第一方向排列，另一部分所述信号线12在第二方向排布，也就是说，所述信号线12可以是数据线和扫描线，对此不作限定。
其中，述衬底基板11的周边区中还设置有源层17，所述有源层17与薄膜晶体管的有源层在同一工序中形成，所述有源层17位于所述信号线12与所述衬底基板11之间。
步骤402、铺设一层覆盖所述钝化层的光刻胶层，并使用灰色调或半色调掩膜图案化所述光刻胶层，以得到光刻胶掩膜层，所述光刻胶掩膜层在所述周边区中包括保留区、暴露出所述钝化层的去除区及位于所述保留区及所述去除区之间的部分保留区。
该步骤中，当在所述衬底基板11上形成所述钝化层15之后，在所述钝化层15上涂覆一层厚度d的光刻胶层40，然后使用一灰色调掩膜或者半色调掩膜，对所述光刻胶层40进行曝光、显影和蚀刻等工序，从而图案化所述光刻胶层40，来得到一光刻胶掩膜层41，如图6及图7中所示。
其中，在所述周边区102中，所述光刻胶掩膜层41包括保留区411、暴露出所述钝化层的去除区412及位于所述保留区及所述去除区之间的部分保留区413。
具体的，所述保留区411对应位于相邻的两个端部121之间形成的非贴合区域中，且所述保留区411在所述衬底基板11上的投影位于所述非贴合区域在所述衬底基板11上的投影之内，所述去除区412对应位于所述端部121上方，且所述去除区412在所述衬底基板11上的正投影位于所述端部121在所述衬底基板11上的正投影之内，所述部分保留区413对应位于所述保留区411与所述去除区412之间，大部分所述部分保留区413主要位于处于倾斜面部分的所述钝化层15上方，部分所述部分保留区413覆盖位于处于所述端部121上方的钝化层15上，相应的，覆盖所述端部121上方的钝化层15的部分所述去除区412中的光刻胶，其远离所述衬底基板11的上表面与所述保留区411中的光刻胶远离所述衬底基板的上表面相齐平。
相应的，由于所述保留区411中的光刻胶全部保留下来，所述保留区411的高度为d，而对于所述部分保留区413，由于需要保证所述部分保留区413中对应位于所述端部121上方的光刻胶远离所述衬底基板11的上表面与所述相齐平，而且位于所述端部121上方的部分所述钝化层15与位于相邻两个端部之间的非贴合区域中的钝化层15之间的段差H是固定的，所以，在图案化过程中，需要保证所述部分保留区413中对应位于所述端部121上方的光刻胶的厚度h，可以满足厚度h与段差H之和等于厚度d，或者略小于厚度d。
相应的，对应位于所述显示区101中的钝化层，可以在形成所述光刻胶掩膜层41的同时，可以同时形成一掩膜层，从而在后续可以对钝化层进行图案化，以在显示区的薄膜晶体管上方的钝化层中形成暴露出薄膜晶体管的源极的贯穿孔，在此不做赘述。
步骤403、利用所述光刻胶掩膜层为掩膜板图案化所述钝化层，通过所述去除区在所述钝化层上开设暴露出所述端部的通孔。
该步骤中，在得到所述光刻胶掩膜层41之后，利用所述光刻胶掩膜层41作为掩膜板，可以通过等离子体可是技术等对所述钝化层15进行蚀刻，在所述钝化层15上形成暴露出所述端部121的通孔151，如图8所示。
在形成暴露出所述端部121的通孔151的同时，还可以在所述显示区中，在所述钝化层15上形成暴露出薄膜晶体管的源极的贯穿孔(图未示)。
步骤404、图案化所述光刻胶掩膜层，保留所述保留区的部分光刻胶以形成位于相邻的两个端部之间的光刻胶垫。
该步骤中，当利用所述光刻胶掩膜层41作为掩膜板，图案化所述钝化层15，以在所述钝化层15上形成所述通孔151之后，就可以图案化所述光刻胶掩膜层41，来去除所述光刻胶掩膜层41上多余的部分，并保留所述光刻胶掩膜层41中所述保留区411中的部分光刻胶，从而得到光刻胶垫16，其中，所述光刻胶垫16位于相邻的两个端部121之间的非贴合区域中，如图8所示。
具体的，可以是利用灰化工艺，对所述光刻胶掩膜层41进行灰化处理，将所述光刻胶掩膜层41中的所述部分保留区413中光刻胶去除，并且对所述保留区411中的光刻胶进行减薄处理，从而得到所述光刻胶垫16，如图9中所示。
优选的，本实施方式中，由于是在同一工序中完成，所以所述保留区411中减薄的光刻胶的厚度与去除的所述部分保留区413中对应位于所述端部121上方的光刻胶的厚度相同，均为厚度h，但并不局限于此，在其他实施方式中，所述保留区411中减薄的光刻胶的厚度也可以略小于去除的所述部分保留区413中对应位于所述端部121上方的光刻胶的厚度h。
优选的，本实施方式中，所述光刻胶垫16远离所述衬底基板11的上表面与对应位于所述端部121上方的钝化层15远离所述衬底基板11的上表面相齐平，但并不局限于此，在其他实施方式中，所述光刻胶垫16远离所述衬底基板11的上表面也可以不低于对应位于所述端部121上方的钝化层15远离所述衬底基板11的上表面，也就是说，所述光刻胶垫16远离所述衬底基板11的上表面高于或者略高于对应位于所述端部121上方的钝化层15远离所述衬底基板11的上表面。
此外，在所述钝化层15的段差处的光刻胶由于涂覆在段差的坡道上，因此坡道底部的光刻胶的厚度较大，在灰化所述部分保留区413中的光刻胶的时候，坡道底部可能会有一定厚度的光刻胶的残留，对本提案中的显示基板的制作无影响。
上述步骤完成后，还可以继续在所述显示基板10上沉积像素电极，然后将驱动电路的电路板与所述显示基板10进行绑定连接，通过所述通孔151与所述信号线12进行电连接，或者所述显示基板10与对向基板进行对位贴合，这时候，由于相邻的两个端部121之间设置有光刻胶垫16，在位于所述端部121上方的部分钝化层15受力的同时，由于所述光刻胶垫16在外力的作用下，会向位于两个所述端部121之间的部分钝化层15，也就是位于所述光刻胶垫16下方的部分钝化层15也会受到通过光刻胶垫16传递的外力，因此，可以使得位于端部121上方的部分钝化层15以及位于光刻胶垫16下方的部分钝化层15受到压力大致相等，从而使得钝化层15整体来说受力均匀，大大降低钝化层发生脱落和断裂的情况。
本发明实施例提供的显示基板的制作方法、显示基板及显示装置，在显示基板上，覆盖显示基板上的信号线的钝化层上形成光刻胶层，并通过对光刻胶层进行蚀刻，从而使得相邻的两个信号线在位于显示基板的周边区中的端部之间形成光刻胶垫。这样，在显示基板的周边区中，在相邻的两个信号线的端部之间形成位于钝化层上的光刻胶垫，在显示基板进行电路绑定或者对位贴合的时候，可以使得位于端部上方的钝化层以及位于光刻胶垫下方的钝化层受到压力大致相等，从而使得钝化层整体来说受力均匀，大大降低钝化层发生脱落和断裂的情况。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种显示基板的制作方法，其特征在于，所述方法包括：
提供一衬底基板，并在所述衬底基板上形成信号线及覆盖所述信号线和所述衬底基板的钝化层，所述信号线的端部位于所述显示基板的周边区；
铺设一层覆盖所述钝化层的光刻胶层，并使用灰色调或半色调掩膜图案化所述光刻胶层，以得到光刻胶掩膜层，所述光刻胶掩膜层在所述周边区中包括保留区、暴露出所述钝化层的去除区及位于所述保留区及所述去除区之间的部分保留区；
利用所述光刻胶掩膜层为掩膜板图案化所述钝化层，通过所述去除区在所述钝化层上开设暴露出所述端部的通孔；
图案化所述光刻胶掩膜层，保留所述保留区的部分光刻胶以形成位于相邻的两个端部之间的光刻胶垫。
2.如权利要求1所述的制作方法，其特征在于，所述图案化所述光刻胶掩膜层，保留所述保留区的部分光刻胶以形成位于相邻的两个端部之间的光刻胶垫的步骤，包括：
灰化所述光刻胶掩膜层；
去除所述部分保留区中的光刻胶，并减薄所述保留区的光刻胶以得到光刻胶垫，其中，所述保留区中减薄的光刻胶的厚度与去除的所述部分保留区中对应位于所述端部上方的光刻胶的厚度相同。
3.如权利要求1所述的制作方法，其特征在于，所述去除区对应位于所述端部上方，且所述去除区在所述衬底基板上的正投影位于所述端部在所述衬底基板上的正投影之内。
4.如权利要求1所述的制作方法，其特征在于，所述保留区对应位于相邻的两个端部之间形成的非贴合区域123中，且所述保留区在所述衬底基板上的投影位于所述非贴合区域123在所述衬底基板上的投影之内。
5.如权利要求4所述的制作方法，其特征在于，所述保留区中的光刻胶远离所述衬底基板的上表面与所述部分保留区中对应位于所述端部上方的光刻胶远离所述衬底基板的上表面相齐平。
6.如权利要求1所述的制作方法，其特征在于，所述光刻胶垫远离所述衬底基板的上表面不低于对应位于所述端部上方的钝化层远离所述衬底基板的上表面。
7.如权利要求1所述的制作方法，其特征在于，所述光刻胶垫远离所述衬底基板的上表面与对应位于所述端部上方的钝化层远离所述衬底基板的上表面相齐平。
8.如权利要求1所述的制作方法，其特征在于，所述信号线为数据线、扫描线和触控电极线中的至少一者。
9.一种显示基板，其特征在于，所述显示基板包括衬底基板及位于所述衬底基板上的信号线、钝化层及光刻胶垫，所述钝化层覆盖所述信号线及所述衬底基板，所述信号线的端部位于所述显示基板的周边区，所述钝化层包括通孔，所述通孔对应位于所述端部的上方并暴露出所述端部，所述光刻胶垫位于所述钝化层远离所述衬底基板的侧面上，并对应设置于相邻的两个所述端部之间。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的显示基板。
CN201710624888.XA 2017-07-27 2017-07-27 一种显示基板的制作方法、显示基板及显示装置 Pending CN107238962A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710624888.XA CN107238962A (zh) 2017-07-27 2017-07-27 一种显示基板的制作方法、显示基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710624888.XA CN107238962A (zh) 2017-07-27 2017-07-27 一种显示基板的制作方法、显示基板及显示装置

Publications (1)

Publication Number Publication Date
CN107238962A true CN107238962A (zh) 2017-10-10

Family

ID=59988220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710624888.XA Pending CN107238962A (zh) 2017-07-27 2017-07-27 一种显示基板的制作方法、显示基板及显示装置

Country Status (1)

Country Link
CN (1) CN107238962A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585459A (zh) * 2018-12-05 2019-04-05 惠科股份有限公司 阵列基板的制备方法、阵列基板、显示面板及显示装置
WO2019072230A1 (zh) * 2017-10-13 2019-04-18 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置及其制备方法
CN109884830A (zh) * 2019-02-28 2019-06-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN111459331A (zh) * 2020-03-30 2020-07-28 深圳市华星光电半导体显示技术有限公司 框贴装置及触控显示模组的制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032890A (en) * 1988-01-30 1991-07-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with dummy patterns
US20030122989A1 (en) * 2001-12-28 2003-07-03 Hyun-Tak Park Array substrate for a liquid crystal display device and fabricating method thereof
CN101718929A (zh) * 2009-10-23 2010-06-02 深超光电（深圳）有限公司 一种阵列基板的扇出线路
CN102929053A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103500746A (zh) * 2013-09-29 2014-01-08 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104716145A (zh) * 2015-03-27 2015-06-17 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN105810690A (zh) * 2016-04-01 2016-07-27 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5032890A (en) * 1988-01-30 1991-07-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with dummy patterns
US20030122989A1 (en) * 2001-12-28 2003-07-03 Hyun-Tak Park Array substrate for a liquid crystal display device and fabricating method thereof
CN101718929A (zh) * 2009-10-23 2010-06-02 深超光电（深圳）有限公司 一种阵列基板的扇出线路
CN102929053A (zh) * 2012-11-05 2013-02-13 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103500746A (zh) * 2013-09-29 2014-01-08 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104716145A (zh) * 2015-03-27 2015-06-17 京东方科技集团股份有限公司 一种显示基板及其制造方法、显示装置
CN105810690A (zh) * 2016-04-01 2016-07-27 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019072230A1 (zh) * 2017-10-13 2019-04-18 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置及其制备方法
CN109585459A (zh) * 2018-12-05 2019-04-05 惠科股份有限公司 阵列基板的制备方法、阵列基板、显示面板及显示装置
US11289516B2 (en) 2018-12-05 2022-03-29 HKC Corporation Limited Array substrate fabrication method, array substrate, and display panel
CN109884830A (zh) * 2019-02-28 2019-06-14 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩模板
CN111459331A (zh) * 2020-03-30 2020-07-28 深圳市华星光电半导体显示技术有限公司 框贴装置及触控显示模组的制备方法
CN111459331B (zh) * 2020-03-30 2023-10-13 深圳市华星光电半导体显示技术有限公司 框贴装置及触控显示模组的制备方法

Similar Documents

Publication Publication Date Title
CN104808375B (zh) 一种显示面板、显示装置和制作方法
CN100350319C (zh) 液晶显示板及其制造方法
CN107238962A (zh) 一种显示基板的制作方法、显示基板及显示装置
CN104330915B (zh) 一种阵列基板、液晶显示面板及显示装置
US8071984B2 (en) Thin film transistor substrate for display device and fabricating method thereof
CN100397223C (zh) 液晶显示器件及其制作方法
JP4342217B2 (ja) 表示装置用アレイ基板及びその製造方法
KR101255307B1 (ko) 액정표시장치 및 이의 제조방법
CN103035568B (zh) 一种tft阵列基板及制作方法、显示装置
EP2037434B1 (en) Tft substrate, display panel and display device provided with such tft substrate, and tft substrate manufacturing method
KR100922272B1 (ko) 액정 표시 패널의 제조 방법 및 액정 표시 패널
CN1797157A (zh) 液晶显示器件及其制造方法
JP2012003266A (ja) マザーボード及びアレイ基板の製造方法
CN106298646B (zh) Tft基板的制作方法
CN104915081A (zh) 一种阵列基板及其制备方法、触控显示面板
US8633069B2 (en) Array substrate and manufacturing method thereof, active display
CN103715138A (zh) 一种阵列基板及其制造方法、显示装置
CN101359634A (zh) 薄膜晶体管阵列基板制造方法
CN103021944A (zh) Tft阵列基板及制作方法、显示装置
KR20100094273A (ko) 박막트랜지스터 어레이기판 및 그의 제조방법
CN102832226A (zh) 主动元件阵列基板及其制造方法
CN101645417A (zh) 薄膜晶体管阵列基板的制造方法
CN104914629B (zh) 显示装置
CN101710579A (zh) 薄膜晶体管阵列基板制造方法
CN100444405C (zh) 双栅级薄膜电晶体与像素结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171010

RJ01 Rejection of invention patent application after publication