CN107221535B - 一种显示面板及显示装置 - Google Patents
一种显示面板及显示装置 Download PDFInfo
- Publication number
- CN107221535B CN107221535B CN201710385962.7A CN201710385962A CN107221535B CN 107221535 B CN107221535 B CN 107221535B CN 201710385962 A CN201710385962 A CN 201710385962A CN 107221535 B CN107221535 B CN 107221535B
- Authority
- CN
- China
- Prior art keywords
- display panel
- signal
- heavily doped
- doped polysilicon
- outgoing line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 52
- 229920005591 polysilicon Polymers 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 9
- 230000007797 corrosion Effects 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请提供了一种显示面板及显示装置,用以防止因信号引出线末端腐蚀而造成的显示面板显示不良,本申请提供的一种显示面板,包括:基板,设置于所述基板上的至少一根信号引出线,所述信号引出线一端裸露,且所述信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接。
Description
技术领域
本申请涉及显示技术领域,特别是涉及一种显示面板及显示装置。
背景技术
在显示面板的生产过程中,通常会设置测试线路与显示面板电路连接以对显示面板进行检测,在显示面板测试结束后,需将测试线路切掉,这时连接测试线路的信号引出线的残留部分的末端就会在断面处裸露出来,而裸露的信号引出线容易受到腐蚀,而且腐蚀会沿着信号引出线向内延伸,直至绑定区域,甚至显示区域,造成显示面板工作信号的传输中断,从而导致显示面板显示异常。例如,如图1所示,切掉测试线路后,显示面板包括:基板01,设置于基板01上的至少一根信号引出线02,信号引出线02一端裸露(如图1中虚线框所示),信号引出线02上设有绝缘层03,绝缘层03上设有绑定PAD04,绑定PAD04通过绝缘层03上的过孔05连接信号引出线02;在信号引出线02受到腐蚀后,其结构示意图如图2所示。
此外,有些显示面板上设置有用于连接显示面板的信号线的信号引出线,该信号引出线末端也是裸露的,因此也容易受到腐蚀,造成显示面板工作信号的传输中断,从而导致显示面板显示异常。例如,如图3所示,显示面板包括:基板01,设置于基板01上的至少一根信号引出线02,信号引出线02一端裸露(如图3中虚线框所示),信号引出线02上设有绝缘层03,每一根信号引出线02连接一根信号线06,信号引出线02与信号线06同层设置。
基于此,如何防止因信号引出线末端腐蚀而造成的显示面板显示不良,是本领域技术人员亟待解决的技术问题。
发明内容
本申请实施例提供了一种显示面板及显示装置,用以防止因信号引出线末端腐蚀而造成的显示面板显示不良。
本申请实施例提供的一种显示面板,包括:基板,设置于所述基板上的至少一根信号引出线,所述信号引出线一端裸露,且所述信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接。
本申请实施例提供的显示面板,包括:基板,设置于所述基板上的至少一根信号引出线,所述信号引出线一端裸露,且所述信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接,由于信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接,而由于重掺杂的多晶硅具有非常好的导电性能,故能保证信号引出线断开的两部分导通,同时,由于重掺杂的多晶硅是半导体,对腐蚀有非常好的隔绝效果,故能有效防止腐蚀向信号引出线的无裸露部分延伸,因此腐蚀就不会造成显示面板工作信号的传输中断,从而防止了因信号引出线末端腐蚀而造成的显示面板显示不良。
较佳地,所述重掺杂的多晶硅设于所述基板与所述信号引出线之间。
较佳地,所述重掺杂的多晶硅设于所述信号引出线的上方。
较佳地,所述重掺杂的多晶硅与所述信号引出线同层设置。
较佳地,所述重掺杂的多晶硅与所述信号引出线之间还设有第一绝缘层,所述信号引出线断开的两部分分别通过所述第一绝缘层上的第一过孔连接所述重掺杂的多晶硅。
通过在重掺杂的多晶硅与信号引出线之间设置第一绝缘层,以便于与显示面板显示区的膜层同时制作,从而可以简化制作工艺。
较佳地,所述基板与所述重掺杂的多晶硅之间还设有缓冲层。
通过在重掺杂的多晶硅单元与基板之间设置缓冲层,可以隔绝基板上残留的重金属离子污染重掺杂的多晶硅。
较佳地,所述信号引出线上设有第二绝缘层,所述第二绝缘层上设有绑定PAD,所述绑定PAD通过所述第二绝缘层上的第二过孔连接所述信号引出线的无裸露部分。
较佳地,所述信号引出线的无裸露部分连接所述显示面板的信号线。
本申请实施例还提供了一种显示装置,包括本申请任意实施例提供的显示面板。
本申请实施例提供的显示装置包括上述的显示面板,而上述的显示面板包括:基板,设置于所述基板上的至少一根信号引出线,所述信号引出线一端裸露,且所述信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接,由于信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接,而由于重掺杂的多晶硅具有非常好的导电性能,故能保证信号引出线断开的两部分导通,同时,由于重掺杂的多晶硅是半导体,对腐蚀有非常好的隔绝效果,故能有效防止腐蚀向信号引出线的无裸露部分延伸,因此腐蚀就不会造成显示面板工作信号的传输中断,从而防止了因信号引出线末端腐蚀而造成的显示面板显示不良。
附图说明
图1为现有技术中一种腐蚀前的显示面板的结构示意图;
图2为现有技术中一种腐蚀后的显示面板的结构示意图;
图3为现有技术中另一种腐蚀前的显示面板的结构示意图;
图4为本申请实施例一提供的显示面板的结构示意图;
图5为本申请实施例二提供的显示面板的结构示意图;
图6为本申请实施例三提供的显示面板的结构示意图;
图7为本申请实施例四提供的显示面板的结构示意图;
图8为本申请实施例五提供的显示面板的结构示意图;
图9为本申请实施例六提供的显示面板的结构示意图。
具体实施方式
本申请实施例提供了一种显示面板及显示装置,用以防止因信号引出线末端腐蚀而造成的显示面板显示不良。
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
需要说明的是,本申请附图中各层的厚度和形状不反映真实比例,目的只是示意说明本申请内容。
实施例一:
参见图4,本申请实施例一提供的显示面板,包括:基板1,设置于基板1上的至少一根信号引出线2,信号引出线2一端裸露(如图4中虚线框所示),且信号引出线2上设置有断开,该断开通过重掺杂的多晶硅3连接,重掺杂的多晶硅3设于基板1与信号引出线2之间,信号引出线2上设有第二绝缘层4,第二绝缘层4上设有绑定PAD5,绑定PAD5通过第二绝缘层4上的第二过孔6连接信号引出线2的无裸露部分。优选地,第二绝缘层4经过了平坦化处理。
由于信号引出线2上设置有断开,该断开通过重掺杂的多晶硅3连接,而由于重掺杂的多晶硅3具有非常好的导电性能,故能保证信号引出线2断开的两部分导通,同时,由于重掺杂的多晶硅3是半导体,对腐蚀有非常好的隔绝效果,故能有效防止腐蚀向信号引出线2的无裸露部分延伸,因此腐蚀就不会造成显示面板工作信号的传输中断,从而防止了因信号引出线末端腐蚀而造成的显示面板显示不良。
其中,绑定PAD5例如可以用于连接柔性电路板(Flexible Printed Circuit,FPC)或者IC。
重掺杂的多晶硅3指在多晶硅中重掺杂有例如磷离子或硼离子。
在生产过程中,形成重掺杂的多晶硅,具体可以包括:
形成非晶硅膜层;
利用准分子激光退火工艺对所述非晶硅膜层进行晶化处理,使得所述非晶硅膜层转变成多晶硅膜层;
采用离子注入法对所述多晶硅膜层进行重掺杂,形成重掺杂的多晶硅膜层;
对所述重掺杂的多晶硅膜层通过构图工艺形成重掺杂的多晶硅。
需要指出的是,由于信号引出线2一端裸露,当该信号引出线2断开成两段时,包含裸露端的一段定义为信号引出线2的有裸露部分,另一段定义为信号引出线2的无裸露部分。
在一较佳实施方式中,为了便于与显示面板显示区的膜层同时制作,从而可以简化制作工艺,如图4所示,重掺杂的多晶硅3与信号引出线2之间还可以设有第一绝缘层7,信号引出线2断开的两部分分别通过第一绝缘层7上的第一过孔8连接重掺杂的多晶硅3。
在一较佳实施方式中,为了隔绝基板上残留的重金属离子污染重掺杂的多晶硅,如图4所示,基板1与重掺杂的多晶硅3之间还可以设有缓冲层9。
实施例二:
本申请实施例二提供的显示面板与本申请实施例一提供的显示面板相似,相同的部分在此不再赘述,下面只说明不同的部分。
参见图5,本申请实施例二提供的显示面板中,重掺杂的多晶硅3设于信号引出线2的上方。
由于重掺杂的多晶硅3与基板1并不相邻,因此该显示面板中可以不设缓冲层9。
实施例三:
本申请实施例三提供的显示面板与本申请实施例一提供的显示面板相似,相同的部分在此不再赘述,下面只说明不同的部分。
参见图6,本申请实施例三提供的显示面板中,重掺杂的多晶硅3与信号引出线2同层设置,即重掺杂的多晶硅3设置在信号引出线2的开口中,且与信号引出线2断开的两部分连接。
由于重掺杂的多晶硅3与信号引出线2同层设置,因此该显示面板中可以不设第一绝缘层7。
实施例四:
本申请实施例四提供的显示面板与本申请实施例一提供的显示面板相似,相同的部分在此不再赘述,下面只说明不同的部分。
参见图7,本申请实施例四提供的显示面板中,信号引出线2的无裸露部分连接显示面板的信号线10。
其中,信号线10与信号引出线2可以同层设置,如图7所述;信号线10与信号引出线2也可以是不同层设置,例如,信号线10与信号引出线2之间设有绝缘层,信号引出线2通过绝缘层上的过孔连接信号线10,本申请实施例对此并不进行限定。
信号线10可以为栅线或信号线。
实施例五:
本申请实施例五提供的显示面板与本申请实施例四提供的显示面板相似,相同的部分在此不再赘述,下面只说明不同的部分。
参见图8,本申请实施例五提供的显示面板中,重掺杂的多晶硅3如本申请实施例二提供的显示面板一样设于信号引出线2的上方。
实施例六:
本申请实施例六提供的显示面板与本申请实施例四提供的显示面板相似,相同的部分在此不再赘述,下面只说明不同的部分。
参见图9,本申请实施例六提供的显示面板中,重掺杂的多晶硅3如本申请实施例三提供的显示面板一样与信号引出线2同层设置。
需要指出的是,从理论上来说,本申请实施例提供的显示面板中,绑定PAD或信号线只要不与信号引出线的有裸露部分连接可以,因此,绑定PAD或信号线不限于与信号引出线的无裸露部分连接,例如,绑定PAD或信号线可以与重掺杂的多晶硅连接。
基于同一发明构思,本申请实施例还提供了一种显示装置,包括本申请任意实施例提供的显示面板,该显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述,本申请实施例提供的技术方案中,显示面板包括:基板,设置于所述基板上的至少一根信号引出线,所述信号引出线一端裸露,且所述信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接,由于信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接,而由于重掺杂的多晶硅具有非常好的导电性能,故能保证信号引出线断开的两部分导通,同时,由于重掺杂的多晶硅是半导体,对腐蚀有非常好的隔绝效果,故能有效防止腐蚀向信号引出线的无裸露部分延伸,因此腐蚀就不会造成显示面板工作信号的传输中断,从而防止了因信号引出线末端腐蚀而造成的显示面板显示不良。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (7)
1.一种显示面板,其特征在于,包括:基板,设置于所述基板上的至少一根信号引出线,所述信号引出线一端裸露,且所述信号引出线上设置有断开,该断开通过重掺杂的多晶硅连接;
所述信号引出线上设有第二绝缘层,所述第二绝缘层上设有绑定PAD,所述绑定PAD通过所述第二绝缘层上的第二过孔连接所述信号引出线的无裸露部分;
所述重掺杂的多晶硅与所述信号引出线同层设置。
2.根据权利要求1所述的显示面板,其特征在于,所述重掺杂的多晶硅设于所述基板与所述信号引出线之间。
3.根据权利要求1所述的显示面板,其特征在于,所述重掺杂的多晶硅设于所述信号引出线的上方。
4.根据权利要求2或3所述的显示面板,其特征在于,所述重掺杂的多晶硅与所述信号引出线之间还设有第一绝缘层,所述信号引出线断开的两部分分别通过所述第一绝缘层上的第一过孔连接所述重掺杂的多晶硅。
5.根据权利要求1或2所述的显示面板,其特征在于,所述基板与所述重掺杂的多晶硅之间还设有缓冲层。
6.根据权利要求1~3任一项所述的显示面板,其特征在于,所述信号引出线的无裸露部分连接所述显示面板的信号线。
7.一种显示装置,其特征在于,包括如权利要求1~6任一项所述的显示面板。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710385962.7A CN107221535B (zh) | 2017-05-26 | 2017-05-26 | 一种显示面板及显示装置 |
PCT/CN2018/088257 WO2018214946A1 (zh) | 2017-05-26 | 2018-05-24 | 显示面板及显示装置 |
US16/317,840 US10818699B2 (en) | 2017-05-26 | 2018-05-24 | Display panel and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710385962.7A CN107221535B (zh) | 2017-05-26 | 2017-05-26 | 一种显示面板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107221535A CN107221535A (zh) | 2017-09-29 |
CN107221535B true CN107221535B (zh) | 2021-01-22 |
Family
ID=59946893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710385962.7A Active CN107221535B (zh) | 2017-05-26 | 2017-05-26 | 一种显示面板及显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10818699B2 (zh) |
CN (1) | CN107221535B (zh) |
WO (1) | WO2018214946A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107221535B (zh) * | 2017-05-26 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
CN112017531B (zh) * | 2020-09-14 | 2022-07-29 | 武汉华星光电技术有限公司 | 显示面板 |
CN115568243B (zh) * | 2022-08-30 | 2023-10-20 | 惠科股份有限公司 | 显示装置、显示面板及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104218056A (zh) * | 2013-05-31 | 2014-12-17 | 三星显示有限公司 | 有机发光显示设备及其制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4133891B2 (ja) * | 2004-03-25 | 2008-08-13 | 三菱電機株式会社 | 液晶表示装置とその製造方法 |
US7456475B2 (en) * | 2006-10-27 | 2008-11-25 | Hannstar Display Corp. | Display panel |
KR101490485B1 (ko) * | 2008-10-30 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
KR102098220B1 (ko) * | 2013-11-28 | 2020-04-07 | 엘지디스플레이 주식회사 | 표시장치용 표시패널 |
CN104701327B (zh) * | 2015-03-20 | 2018-03-02 | 京东方科技集团股份有限公司 | 阵列基板、阵列基板的制造方法和显示装置 |
CN105633097B (zh) * | 2016-01-08 | 2018-07-17 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板和显示装置 |
CN107221535B (zh) * | 2017-05-26 | 2021-01-22 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
-
2017
- 2017-05-26 CN CN201710385962.7A patent/CN107221535B/zh active Active
-
2018
- 2018-05-24 WO PCT/CN2018/088257 patent/WO2018214946A1/zh active Application Filing
- 2018-05-24 US US16/317,840 patent/US10818699B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104218056A (zh) * | 2013-05-31 | 2014-12-17 | 三星显示有限公司 | 有机发光显示设备及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107221535A (zh) | 2017-09-29 |
US10818699B2 (en) | 2020-10-27 |
US20190237482A1 (en) | 2019-08-01 |
WO2018214946A1 (zh) | 2018-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107331294B (zh) | 显示面板及显示装置 | |
CN108766979B (zh) | 显示面板及显示装置 | |
CN107221535B (zh) | 一种显示面板及显示装置 | |
US11145561B2 (en) | Display panel and method for manufacturing same | |
CN104900589B (zh) | 阵列基板及其制作方法、显示器件 | |
CN103000693B (zh) | 薄膜晶体管、显示器件及其制造方法、显示装置 | |
CN101252136A (zh) | 薄膜晶体管基板及具有该薄膜晶体管基板的液晶显示装置 | |
WO2017118096A1 (zh) | 显示基板及其制作方法、显示装置 | |
CN106169482A (zh) | 一种基板及其制作方法、电子器件 | |
US20020003590A1 (en) | Liquid crystal display device and fabrication method thereof | |
WO2014183420A1 (zh) | 一种阵列基板及其制作方法和显示面板 | |
US9335596B2 (en) | Array substrate, display device, and repair method for the array substrate | |
CN108614378B (zh) | 阵列基板、液晶显示器及电子设备 | |
CN104485337B (zh) | 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法 | |
CN104051409A (zh) | 用于修复的线路结构和具有这种线路结构的平板显示设备 | |
JP6443873B2 (ja) | アレイ基板及びその製造方法 | |
US8716605B2 (en) | Structure for shorting line connecting signal lines of flat panel display device | |
CN111736396B (zh) | 一种显示面板、其制作方法及显示装置 | |
KR101947807B1 (ko) | 평판 표시장치의 신호 배선들을 연결하는 단락 배선 구조 | |
US11849608B2 (en) | Flexible display substrate and method for preparing the same, and display device | |
US20170012058A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Device | |
US11169406B2 (en) | Touch and display driver integrated assembly including protective layers, method of manufacturing the same, and electronic apparatus | |
CN111029346A (zh) | 一种显示面板及其制作方法及电子设备 | |
CN111244116A (zh) | 半过孔结构及其制造方法、阵列基板、显示面板 | |
US20190348445A1 (en) | Array substrate, liquid crystal display and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |