CN107210716A - 用于校准差分电路中跨导或增益随工艺或条件变化的方法和设备 - Google Patents

用于校准差分电路中跨导或增益随工艺或条件变化的方法和设备 Download PDF

Info

Publication number
CN107210716A
CN107210716A CN201580072655.2A CN201580072655A CN107210716A CN 107210716 A CN107210716 A CN 107210716A CN 201580072655 A CN201580072655 A CN 201580072655A CN 107210716 A CN107210716 A CN 107210716A
Authority
CN
China
Prior art keywords
reference signal
difference channel
current
voltage
produce
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580072655.2A
Other languages
English (en)
Other versions
CN107210716B (zh
Inventor
李淼
孙立
朱志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107210716A publication Critical patent/CN107210716A/zh
Application granted granted Critical
Publication of CN107210716B publication Critical patent/CN107210716B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/4565—Controlling the common source circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/543—A transmission line being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45456—Indexing scheme relating to differential amplifiers the CSC comprising bias stabilisation means, e.g. DC-level stability, positive or negative temperature coefficient dependent control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

提供了一种设备。设备包括被配置用于产生参考信号的校准电路，以及每个配置用于基于参考信号在随工艺或条件变化的经校准跨导下操作的至少一个差分电路。可以配置校准电路以独立于至少一个差分电路而产生参考信号。提供了一种用于操作至少一个差分电路的方法。方法包括产生参考信号并且基于参考信号在随工艺或条件变化的经校准跨导或增益下操作至少一个差分电路。可以独立于至少一个差分电路而产生参考信号。

Description

用于校准差分电路中跨导或增益随工艺或条件变化的方法和 设备
相关申请的交叉引用
本申请要求享有2015年1月12日提交的题名为“METHODS AND APPARATUS FORCALIBRATING FOR TRANSCONDUCTANCE OR GAIN OVER PROCESS OR CONDITION VARIATIONSIN DIFFERENTIAL CIRCUITS”的美国专利申请No.14/595,106的权益，在此通过全文引用的方式将其明确地并入本文。
技术领域
本公开通常涉及电子电路，并且特别地涉及用于校准差分电路的跨导或增益的设备和方法。
背景技术
差分逻辑系列在用于无线通信的设备和处理器中获得普及。诸如平板计算机和手机之类的无线设备可以采用由于某些优点利用了差分逻辑电路的处理器。差分逻辑系列的示例可以包括共模逻辑(CML)和低电压差分信号(LVDS)电路(例如门)。
这些差分电路以有限的电压摆幅提供了例如高速数据通信的优点。这些差分电路可以适用于诸如串行器/解串器(SerDes)接口的应用。
采用差分电路的一个设计挑战是随工艺或条件变化而操作这些电路(诸如电压和/或温度的变化；共同地PVT变化)。
发明内容
提供了设备的一些方面。设备包括被配置用于产生参考信号的校准电路，以及均被配置用于基于参考信号以相对于工艺或条件变化的经校准的跨导操作的至少一个差分电路。校准电路可以被配置为产生独立于至少一个差分电路的参考信号。
提供了用于操作至少一个差分电路的方法的一些方面。方法包括产生参考信号，以及基于参考信号以相对于工艺或条件变化的经校准的跨导操作至少一个差分电路。可以独立于至少一个差分电路而产生参考信号。
提供了另一设备的一些方面。设备包括被配置用于产生参考信号的校准电路，以及均被配置用于基于参考信号以相对于工艺或条件变化的经校准增益操作的至少一个差分电路。
提供了用于操作至少一个差分电路的另一方法的一些方面。方法包括产生参考信号，以及基于参考信号以相对于工艺或条件变化的经校准的增益操作至少一个差分电路。
应该理解，从以下详细说明书将使得设备和方法的其他方面对于本领域技术人员变得显而易见，其中借由示意说明的方式示出并描述了设备和方法的各个方面。如应该意识到的，这些方面可以以其他且不同的形式而实施，并且其数个细节能够各自各种不同地修改。因此，附图和详细说明书应该视作本质上是示意说明性而非限制性的。
附图说明
图1是差分电路的示例性实施例的示意图。
图2是产生用于差分电路的参考信号的校准电路的示例性实施例的示意图。
图3是校准电路的示例性实施例的操作的流程图。
图4是校准电路的另一示例性实施例的操作的流程图。
具体实施方式
以下结合附图阐述的详细说明书意在作为各个配置的说明并非意在仅展示其中可以实施在此所述概念的配置。详细说明书为了提供对各个概念的全面理解的目的而包括具体细节。然而，对于本领域技术人员应该明显的是可以不采用这些具体细节而实践这些概念。在一些情形中，以方框图形式示出了广泛已知的结构和部件以便于避免模糊这些概念。
术语“设备”应该构造为包括任何集成电路或***，或者集成电路或***的任何部分(例如驻留在集成电路中或***的一部分中的部件、电路等)。术语“设备”也应该构造为包括任何中间产品，其中集成电路或***与其他集成电路或***(例如视频卡、母板等)或任何终端产品(例如移动电话、个人数字助理(PDA)、台式计算机、膝上型计算机、手掌大小的计算机、平板计算机、操作站、游戏控制台、媒体播放器、基于计算机的模拟器等等)而组合。术语“方法”应该类似地构造为包括任何集成电路或***、或集成电路或***的任何部分、或任何中间产品或终端产品的操作，或者由该集成电路或***(或其一部分)、中间产品、或终端产品所执行的任何步骤、工艺、算法等、或其任意组合。
词语“示例性”在此用于意味着用作示例、实例、或说明。在此描述为“示例性”的任何实施例不必构造为在其他实施例之上优选或有利的。同样，术语设备或方法的“实施例”并未要求本发明的所有实施例包括所述部件、结构、特征、功能、工艺、优点、益处或操作模式。
术语“连接”、“耦合”或其任意变形意味着在两个或多个元件之间直接或间接的连接或耦合，并且可以包括在“连接”或“耦合”在一起的两个元件之间存在一个或多个中间元件。元件之间的耦合或连接可以是物理的、逻辑的、或者其组合。如在此所使用的，作为数个非限定性和非穷举性示例，两个元件可以通过使用一个或多个引线、电缆和/或印刷电气连接、以及通过使用电磁能量诸如具有在射频区域、微波区域和光学(可见和不可见)区域中波长的电磁能量而视作“连接”或“耦合”在一起。
使用诸如“第一”、“第二”等名称对于在此元件的任何参考通常并未限制那些元件的数量或顺序。相反，这些名称在此用作在两个或更多元件或元件实例之间区分的方便方法。因此，对于第一和第二元件的参考并非意味着仅可以采用两个元件，或者第一元件必需在第二元件之前。对于信号的参考可以涉及承载了信号的下方信号线(例如IC上的金属线)。对于电阻器的参考可以同样地用于涉及所述电阻器的电阻。
如在此所使用的，单数形式“一”、“一个”和“该”意在也包括复数形式，除非上下文明确给出相反指示。应该进一步理解的是，当在此使用时术语“包括”规定了所述特征、整数、步骤、操作、元件和/或成分的存在，但是并未排除一个或多个其他特征、整数、步骤、操作、元件、成分、和/或其群组的存在或添加。
将展示用于被配置用于产生用于校准一个或多个差分电路的参考信号的校准电路的设备和方法的各个方面。差分电路的示例是包括晶体管的差分配对的CML缓冲器，其可以广泛地用于高速背板应用(诸如数据缓冲器、源退化电阻-电容均衡器、以及用于判定反馈均衡器的输入缓冲器)中。可以校准CML缓冲器的输出负载电阻以随PVT变化而恒定。然而，CML缓冲器的增益可以仍然改变，因为差分配对的跨导可以随着PVT变化而变化。在增益变化的情形下，输入的信号可以以不可预知的增益被放大。可以需要额外的设计操作或权衡以便于使得正确地处理输入信号以用于下一级。将展示设备和方法的各个方面，以高效地校准多个CML缓冲器的按照功率、面积和电路复杂性的全局的性能。
如本领域技术人员将易于知晓的，遍及本公开所展示的各个方面可以不限于此。例如，所展示的特征可以通常适用于LVDS逻辑门和差分逻辑电路。此外，差分逻辑门或电路不限于缓冲器和/或SerDes应用。因此，对于用于所展示设备或方法的具体应用的所有参考仅意在说明设备或方法的示例性方面，其中应该理解这些方面可以具有广泛不同的应用。
图1是差分电路的示例性实施例的示意图。差分电路例如包括CML缓冲器110和连续时间线性均衡器(CTLE)120。CML缓冲器110提供数据至CTLE 120。在示例性实施例中，CML缓冲器110和CTLE 120是差分电路的示例，均包括晶体管的差分配对。在一个示例中，CML缓冲器110和CTLE 120适用于SerDes应用。
CML缓冲器110包括晶体管112的差分配对，其包括N型晶体管MN1和MN2。晶体管112的差分配对接收差分输入IN+和IN-。下拉晶体管MN3基于参考信号VREF产生尾电流ITAIL。在示例性实施例中，参考信号是VREF控制尾电流ITAIL的偏置电压。尾电流ITAIL放电至VSS或接地。如本领域已知，跨导或gm可以表征为差分输入IN+和IN-的电流增益。N型晶体管MN1和MN2中的每一个N型晶体管基于跨导以及差分输入IN+和IN-而驱动尾电流ITAIL的一部分。CML缓冲器110包括耦合至电源VDD(例如电压源VDD)的负载电阻器R1和R2，并且基于流过N型晶体管MN1和MN2的电流以及电阻器R1和R2的电阻而产生输出电压OUT110+和OUT110-。CML缓冲器110的增益(例如电压增益)可以是输出电压OUT110+和OUT110-与差分输入IN+和IN-的比率。
在该示例中，CML缓冲器110将输出电压OUT110+和OUT110-驱动通过在印刷电路板上的迹线190和192。CTLE 120接收CML缓冲器110的输出电压作为差分输入IN120+和IN120-。CLTE 120包括晶体管122的差分配对，其包括N型晶体管MN4和MN5，以及耦合至电源VDD的负载电阻器R3和R4。CTLE 120基于参考信号VREF分别产生通过N型晶体管MN6和MN7的尾电流ITAIL120a和ITAIL120b。尾电流ITAIL120a和ITAIL120b放电至VSS或接地。CTLE 120进一步包括用于提供滤波功能的电容器C120和电阻器R120。根据本领域技术人员的知识，CTLE 120提供均衡化的输出OUT120+和OUT120-。CTLE 120可以具有如上所述的跨导(或gm)和电压增益。
图2是产生用于差分电路(诸如CML缓冲器110和CTLE 120)的参考信号的校准电路200的示例性实施例的示意图。在示例性实施例中，参考信号是提供至CML缓冲器110和CTLE120的VREF(或其他类型差分电路)。校准电路200提供装置以产生向CML缓冲器100和CTLE120提供的参考信号VREF而并未从CML缓冲器110和CTLE 120接收任何反馈。因此，校准电路200产生独立于CML缓冲器110和CTLE 120的参考信号VREF。作为示例，该特征允许校准电路200产生并提供参考信号VREF至多个差分电路，而无需管理多个反馈。此外，消除了路由发送多个反馈的复杂性。
如图1所述，诸如CML缓冲器110或CTLE 120之类的差分电路提供用于基于接收到的参考信号VREF而以经校准跨导或经校准增益操作的装置。例如，参考信号VREF控制CML缓冲器110或CTLE 120中的尾电流的生成，并且因此可以由参考信号VREF或者基于参考信号VREF而控制CML缓冲器110或CTLE 120的跨导和增益。通过校准参考信号VREF，校准电路200可以使得CML缓冲器110或CTLE 120操作在经校准的跨导或增益下。因此，CML缓冲器或CTLE 120可以被配置为基于参考信号VREF而以经校准跨导或增益操作。以下更详细描述这些特征。
校准电路200包括运算跨导放大器(OTA)210。OTA 210提供用于接收参考信号VREF的反馈的装置，并且校准电路200基于接收到的参考信号VREF的反馈而产生参考信号VREF。OTA 210包括晶体管MN21和MN22(均为N型晶体管)的差分配对。下拉N型晶体管MN29在一个示例中提供用于接收参考信号VREF的反馈并且基于参考信号VREF而产生尾电流ITAIL210的装置。尾电流ITAIL210流过晶体管MN21和MN2的差分配对，并且放电至VSS或接地。P型晶体管MP21和MP22耦合至电源VDD(例如电压源)，为OTA 210提供负载。
校准电路200进一步包括电阻器Ra和Rb以及电流源212。电流源212提供电流IP，并且基于电流IP和电阻器Rb的电阻产生电压VIN。电阻器Rb提供用于将电流IP转换为电压VIN的装置(例如电路)。电流IP是由校准电路200在产生参考信号VREF中所采用的参考电流的示例。电压VIN是由校准电路200在产生参考信号VREF中所采用参考电压的示例。OTA 210(例如差分配对MN21和MN22)接收电压VIN并且产生流过P型晶体管MP21和N型晶体管MN21的电流I21，以及流过P型晶体管MP22和N型晶体管MN22的电流I22。电流I21和电流I22是OTA 210的输出，并且基于OTA 210的跨导而产生，OTA 210的跨导如本领域已知的是基于尾电流ITAIL210。
如下所述，基于电流I21和电流I22(并且因此基于OTA 210的输出)而产生电压V1。P型晶体管MP23和MP21形成电流镜，并且因此，流过P型晶体管MP23和N型晶体管MN21的电流I3镜像复制电流I21。N型晶体管MN23和MN28形成电流镜，并且因此，流过MN28的电流I28镜像复制或等于电流I3。P型晶体管MP22和MN22形成电流镜，并且因此，流过P型晶体管MP22和N型晶体管MN22的电流I2镜像复制电流I22。电流I2包括电流I28，以及流过N型晶体管MN24的电流I24。因此，电流I24可以描述为I2－I28，或I2－I3。N型晶体管MN24和MN26形成电流镜，并且因此，流过MN26的电流I1镜像复制或等于电流I24。基于电阻器Rc和电流I1(也即I2－I3或I22－I21)而确定电压V1。因此，基于OTA输出I22和I21而确定电压V1。
电流源214产生流过电阻器Rd的电流I0。电压V0是基于电流I0和电阻器Rd的。电流源212提供电流IP，并且基于电流IP和电阻器Rb的电阻而产生电压VIN。电流I0是由校准电路200在产生参考信号VREF中所采用参考电流的示例。电压V0是由校准电路200在产生参考信号VREF中所采用参考电压的示例。运算放大器220比较电压V1和V0，并且输出参考信号VREF至差分电路，诸如CML缓冲器110和/或CTLE 120。参考信号VREF返回馈送至OTA 210的MN29以控制电流ITAIL210(以及因此，OTA 210的跨导)。
如上所述，OTA 210将小信号电压降VIN转换为电流差I1(也即I2－I3或I22－I21)。由电阻(Rc)将该电流差转换为电压V1。由运算放大器220将电压V1与参考电压V0比较，运算放大器220基于比较而产生参考信号VREF。参考信号VREF提供至差分电路(例如CML缓冲器110和/或CTLE 120)作为偏置电压，以在差分电路的每一个中产生尾电流。参考信号VREF反馈至OTA 210作为偏置电压以产生尾电流ITAIL210。参考信号VREF的反馈允许校准电路200针对PVT变化校准参考信号VREF。校准电路200可以由此控制差分电路(例如CML缓冲器110和/或CTLE120)以操作在目标跨导或目标电压增益下，通过调整其尾电流(例如通过调整参考信号VREF)。在一个示例中，差分电路(例如CML缓冲器110和/或CTLE 120)的跨导可以镜像复制OTA 210的跨导。以该方式，校准电路200校准用于OTA 210以及接收参考信号VREF的差分电路的参考信号VREF。以下进一步说明这些特征。
在示例性的实施例中，可以从例如位于与校准电路200分离的芯片的带隙电压(Vbg)源而产生电流IP。仅为了示范而提供该示例，并且本公开的范围当然不限于此。如本领域已知的，带隙电压Vbg相对于PVT变化是恒定的。在该示例中，电流IP可以描述如下：
IP＝Vbg/Ron-chip,
其中电阻Ron-chip是包括电阻器Rb在内的电阻的芯片上部分。因为电阻器Rb的电阻经受PVT变化，电流IP同样随PVT变化而变化。电阻器Rb可以提供作为总电阻Ron-chip的比率(例如其一部分)。因此，电阻器Rb的电阻可以表示为：
Rb＝Kb×Ron-chip，
其中Kb是常数(例如Rb对Ron-chip的比率)。
因此，电压VIN可以表达为IP×Rb，或者如下(替代对于以上所示IP和Rb的表达式)
VIN＝Kb×Vbg
因此，电压VIN可以在PVT变化期间保持恒定。以该方式，校准电路200可以在PVT变化期间保持电压VIN恒定。
此外，OTA 210的增益(gain)(例如电压增益)可以表达为：
gain＝gMN/gMP,
其中gMN表示N型晶体管MN21和MN22的跨导，以及gMP表示P型晶体管MP21和MP22的跨导。OTA 210的输出电压VOUT可以表达为：
VOUT＝gain×VIN,
以及OTA 210的输出电流IOUT可以表达为：
IOUT＝gMP×VOUT，或者其等价形式
IOUT＝gMP×(gMN/gMP×VIN)，或者最终地
IOUT＝gMN×Kb×Vbg＝I2-I3＝I1
参考信号VREF反馈至OTA 210(MN29)，并且当电压V0和V1相等时稳定化了OTA 210。因此，
I1×Rc＝I0×Rd,
其中Rc和Rd可以表达为：
Rc＝Kc×Ron-chip，以及Rd＝Kd×Ron-chip
换言之，电阻器Rc和Rd可以表达为总片上电阻Ron-chip的一部分，并且Kc和Kd是表示该部分的常数。
电流I1和跨导gMN可以表达为：
I1＝Kd/Kc×I0，以及
gMN＝(Kd/Kc×I0)/(Kb×Vbg)。
在一个示例性实施例中，校准电路200可以利用电流I0以在PVT变化期间产生恒定的跨导gMN。如本领域已知，可以在PVT变化期间产生恒定的电流I0。在一个示例中，恒定电流I0可以使用被设计用于在PVT变化期间恒定的带隙电压Vbg和片外电阻Roff-chip产生恒定电流I0。得到的电流I0，
I0＝Vbg/Roff-chip,
同样随PVT变化而恒定。在一个示例中，Kd/Kc的比率可以设置在1/2。电流I0可以设置在50uA。Kb×Vbg的值可以设置在50mV。在该示例中，跨导gMN是0.5m并且在PVT变化期间是恒定值。
在一个示例性实施例中，电流I0可以产生以不补偿PVT变化(例如电流I0随PVT变化而变化)。跨导((Kd/Kc×I0)/(Kb×Vbg))同样随着PVT变化而变化，因为Ron-chip的电阻随PVT变化而变化。在示例性实施例中，校准电路200可以利用参考信号VREF以实现差分电路，诸如CML缓冲器110，以操作在随PVT变化而是恒定的目标增益下。CML缓冲器110的增益(gain110)可以描述如下：
gain110＝gMN×RL,
其中负载电阻器RL可以是图1的电阻器R1或R2，并且可以设计为电阻Ron-chip的一部分。因此，IP×RL可以随PVT变化而是恒定的。gain110可以进一步描述为：
gain110＝(Kd/Kc×IP×RL)/(Kb×Vbg)
RL的值可以正比于电阻Ron-chip。因为IP的值是基于Ron-chip，IP×RL的值可以因此随PVT变化而是恒定的。gain110的一个方面因此提供了增益正比于电流IP。如以上所示，可以校准CML缓冲器110的目标增益gain110以随PVT变化而是恒定的。在一个示例中，Kb/Kc的比率可以设置在1/2。IP×RL的值可以设置在200mV。VIN(例如Kb×Vbg)可以设置在50mV。在该示例中，gain110是6dB并且随PVT变化而是恒定的。
图3是校准电路200的示例性实施例的操作的流程图300。在302处，产生参考信号。在304处，至少一个差分电路基于参考信号而以相对于工艺或条件变化的经校准的跨导操作。参照图1，CML缓冲器110和CTLE 120是差分电路的示例，均包括晶体管(分别是112和122)的差分配对。参照图2和相关文本，校准电路200是产生参考信号VREF的电路的示例，参考信号VREF可以提供至差分电路(例如CML缓冲器110和/或CTLE 120)以在每个电路中产生尾电流。每个差分电路基于参考信号VREF而以相对于PVT变化的经校准且恒定的跨导操作。校准电路200可以基于第一参考电流IP和第二参考电流I0而产生参考信号VREF。参考信号VREF可以反馈至校准电路以连续地调节输出。校准电路200在产生参考信号VREF中并未从差分电路接收任何反馈，并且因此独立于差分电路的操作。
在306处，基于参考信号的反馈而调节参考信号。校准电路200可以基于参考信号的反馈通过OTA 210的操作而调节参考信号。参照图2和相关文本，OTA 210的晶体管MN29接收参考信号VREF的反馈，并且产生流过了晶体管MN21和MN22的差分配对的尾电流ITAIL210。OTA 210基于OTA 210的跨导而产生输出I21和I22，其接着基于前述尾电流ITAIL210。
在一个示例中，校准电路200可以基于第一参考电流(例如IP)和第二参考电流(例如I1)而产生参考信号VREF。在308处，可以将参考电流转换为参考电压。参照图2和相关文本，校准电路200利用电阻器Rb将电流IP(例如参考电流或第一参考电流)转换为电压VIN(例如参考电压)，其向OTA 210提供作为输入电压。在310处，可以由OTA基于参考电压而产生输出。参照图2和相关联文本，OTA 210基于电压VIN而产生输出I21和I22。
在312处，参考电压可以随工艺或条件变化而保持恒定。参照图2和相关联文本，电流源212提供电流IP，并且基于电流IP和电阻器Rb的电阻而产生电压VIN。电流IP可以由例如定位在离开校准电路200的芯片的带隙电压(Vbg)源而产生。仅为了示范而提供该示例，并且本公开的范围当然不限于此。如本领域已知的，带隙电压Vbg随PVT变化而是恒定的。在该示例中，电流IP可以描述如下：
IP＝Vbg/Ron-chip,
其中电阻Ron-chip是电阻的芯片上部分，包括电阻器Rb。因为电阻器Rb的电阻经受PVT变化，电流IP同样地随PVT变化而变化。电阻器Rb可以提供作为总电阻Ron-chip的比率(例如其一部分)。因此，电阻器Rb的电阻可以表达为：
Rb＝Kb×Ron-chip,
其中Kb是常数(例如Rb对Ron-chip的比率)。
因此，电压VIN可以表达为IP×Rb，或者如下(替换以上所示的对于IP和Rb的表达式)：
VIN＝Kb×Vbg.
因此，电压VIN可以随PVT变化而保持恒定。
在314处，可以比较基于OTA的输出的电压与第二参考电压。参照图2和相关文本，运算放大器220比较电压V1与(第二)参考电压V0，并且产生参考信号VREF作为输出。基于电流I21和电流I22(以及因此基于OTA 210的输出)而产生电压V1。在一个示例中，第二参考电压(例如电压V0)可以是基于第二参考电流(例如电流I0)，其可以随工艺或条件变化而是恒定的。
结合流程图300所述的方法可以适用于其中至少一个差分电路操作在经校准增益下的情形(例如步骤304基于参考信号提供随工艺或条件变化而操作在经校准增益下的至少一个差分电路)。当适用于以经校准的增益操作至少一个差分电路时，第二参考电流(例如电流I0)不必随工艺或条件变化而是恒定的(314)。
图4是校准电路200的另一示例性实施例的操作的流程图。在402处，产生参考信号。在404处，至少一个差分电路基于参考信号以相对于工艺或条件变化的经校准的跨导而操作。参照图1，CML缓冲器110和CTLE 120是差分电路的示例，均包括晶体管(分别为112和122)的差分配对。参照图2和相关文本，校准电路200是产生参考信号VREF的电路的示例，参考信号VREF可以提供至差分电路(例如CML缓冲器110和/或CTLE 120)以在每个电路中产生尾电流。每个差分电路基于参考信号VREF而以相对于PVT变化的经校准和恒定的跨导而操作。校准电路200可以基于第一参考电流IP和第二参考电流I0而产生参考信号VREF。参考信号VREF可以反馈至校准电路以连续地调节输出。校准电路200在产生参考信号VREF中并未从差分电路接收任何反馈，并且因此独立于差分电路的操作。
在406处，基于参考信号的反馈而调节参考信号。校准电路200可以基于参考信号的反馈由OTA 210的操作而调节参考信号VREF。参照图2和相关文本，OTA 210的晶体管MN29接收参考信号VREF的反馈并且产生流过晶体管MN21和MN22的差分配对的尾电流ITAIL210。OTA210基于OTA 210的跨导而产生输出I21和I22，其继而是基于前述尾电流ITAIL210的。
在一个示例中，校准电路200可以基于参考电压VIN而产生参考信号VREF，参考电压VIN是基于参考电流(例如IP)的。参照图2和相关文本，校准电路200利用电阻器Rb以将电流IP(例如参考电流或第一参考电流)转换为电压VIN(例如参考电压)，其向OTA 210提供作为输入电压。OTA 210基于电压VIN产生输出I21和I22。
在412处，参考电压可以随工艺或条件变化而保持恒定。参照图2和相关文本，电流源212提供电流IP，并且基于电流IP和电阻器Rb的电阻而产生电压VIN。电流IP可以从例如定位与校准电路200片外的带隙电压(Vbg)源而产生。仅为了示范而提供该示例，并且本公开的范围当然不限于此。如本领域已知，带隙电压Vbg随PVT变化而恒定。在该示例中，电流IP可以描述如下：
IP＝Vbg/Ron-chip,
其中电阻Ron-chip是电阻的片上部分，包括电阻器Rb。因为电阻器Rb的电阻经受PVT变化，因此电流IP同样地随PVT变化而变化。电阻器Rb可以提供作为总电阻Ron-chip的比率(例如其一部分)。因此，电阻器Rb的电阻可以表述为：
Rb＝Kb×Ron-chip,
其中Kb是常数(例如Rb对Ron-chip的比率)。
因此，电压VIN可以表达为IP×Rb，或如下(替换如上所示的对于IP和Rb的表达式)：
VIN＝Kb×Vbg
因此，电压VIN可以随PVT变化而保持恒定。
结合流程图400所述的方法可以适用于其中至少一个差分电路以经校准的跨导而操作的情形(例如步骤304提供，至少一个差分电路基于参考信号而随工艺或条件变化操作在经校准跨导下)。
应该理解的是，在所公开方法中步骤的具体顺序或层级是示例性方案的示意说明。基于设计偏好，应该理解的是可以重新设置方法中步骤的具体顺序或层级。进一步，可以组合或省略一些步骤。所附方法权利要求以取样顺序展现了各个步骤的要素，并且并非意味着限定于所展示的具体顺序或层级。在此所公开的方法包括用于实现所述方法的一个或多个步骤或动作。方法步骤和/或动作可以相互互换而并未脱离权利要求的范围。换言之，除非规定了步骤或动作的具体顺序，可以修改具体步骤和/或动作的顺序和/或使用而并未脱离权利要求的范围。例如，可以由用于执行在此所述功能的电路和/或产生用于在此所述功能的信号的电路、或其组合而实施步骤。
提供前述说明书以使得本领域任何技术人员实施在此所述各个方面。对于这些方面的各种修改对于本领域技术人员是显而易见的，并且在此所限定的普通原理可以适用于其他方面。因此，权利要求并非意在限定于在此所示的方面，而是符合与所述权利要求一致的全部范围，其中对于单数形式的元件的参考并未意味着“一个且仅一个”除非特定地如此陈述，而是相反地意味着“一个或多个”。除非在此给出明确相反指示，术语“一些”涉及一个或多个。在此通过参考明确地包括遍及本公开所述的、对于本领域普通技术人员已知或稍后将知晓的各个方面的要素的所有结构和功能等价形式。此外，在此所公开的并非意味着奉献于公众，不论该公开是否明确地陈述在权利要求中。权利要求的要素不应在35U.S.C.§112(f)之下而解释，除非使用短语“用于……的装置”而明确地陈述要素，或者在方法权利要求的情形中，使用短语“用于……的步骤”而陈述要素。

Claims (30)

1.一种设备，包括：
校准电路，被配置用于产生参考信号；以及
至少一个差分电路，均被配置用于基于所述参考信号以相对于工艺或条件变化的经校准的跨导而操作，
其中所述校准电路被进一步配置为独立于所述至少一个差分电路产生所述参考信号。
2.根据权利要求1所述的设备，其中，所述至少一个差分电路中的每个差分电路包括晶体管的差分配对，以及其中所述至少一个差分电路中的每个差分电路被进一步配置为基于所述参考信号针对其相应的晶体管的差分配对产生尾电流。
3.根据权利要求1所述的设备，其中，所述校准电路被进一步配置为反馈所述参考信号并且基于所述反馈而调节所述参考信号。
4.根据权利要求3所述的设备，其中，所述校准电路被进一步配置为基于第一参考电流和第二参考电流产生所述参考信号。
5.根据权利要求3所述的设备，其中，所述校准电路进一步包括运算跨导放大器(OTA)，所述运算跨导放大器被配置用于基于所述反馈产生尾电流。
6.根据权利要求5所述的设备，其中，所述校准电路进一步包括被配置用于将参考电流转换为参考电压的电路，以及其中所述OTA被进一步配置为基于所述参考电压产生输出。
7.根据权利要求6所述的设备，其中，所述校准电路被进一步配置为相对于所述工艺或条件变化保持所述参考电压恒定。
8.根据权利要求7所述的设备，其中，所述校准电路进一步包括运算放大器，所述运算放大器被配置用于将基于所述OTA的所述输出的电压与第二参考电压进行比较，其中所述校准电路被配置为基于所述比较产生所述参考信号。
9.根据权利要求8所述的设备，其中，所述第二参考电压是基于第二参考电流的，以及其中所述第二参考电流相对于所述工艺或条件变化是恒定的。
10.一种用于操作至少一个差分电路的方法，包括：
产生参考信号；以及
基于所述参考信号以相对于工艺或条件变化的经校准的跨导而操作所述至少一个差分电路，
其中所述参考信号是独立于所述至少一个差分电路而产生的。
11.根据权利要求10所述的方法，其中，所述至少一个差分电路中的每个差分电路包括晶体管的差分配对，以及其中采用基于所述参考信号的流过所述晶体管的差分配对的尾电流而操作所述至少一个差分电路。
12.根据权利要求10所述的方法，进一步包括，基于所述参考信号的反馈调节所述参考信号。
13.根据权利要求12所述的方法，其中，基于第一参考电流和第二参考电流产生所述参考信号。
14.根据权利要求12所述的方法，其中，使用具有基于所述反馈的尾电流的运算跨导放大器(OTA)而产生所述参考信号。
15.根据权利要求14所述的方法，其中，产生所述参考信号进一步包括：
将参考电流转换为参考电压；以及
基于所述参考电压由所述OTA产生输出。
16.根据权利要求15所述的方法，其中，产生所述参考信号进一步包括相对于所述工艺或条件变化保持所述参考电压恒定。
17.根据权利要求16所述的方法，其中，产生所述参考信号进一步包括
将基于所述OTA的所述输出的电压与第二参考电压进行比较，所述参考信号是基于所述比较的。
18.根据权利要求17所述的方法，其中，所述第二参考电压是基于第二参考电流的，以及其中所述第二参考电流相对于所述工艺或条件变化是恒定的。
19.一种设备，包括：
校准电路，被配置用于产生参考信号；以及
至少一个差分电路，均被配置用于基于所述参考信号以相对于工艺或条件变化的经校准的增益而操作。
20.根据权利要求19所述的设备，其中，所述校准电路被配置为产生所述参考信号而并未从所述至少一个差分电路接收反馈。
21.根据权利要求20所述的设备，其中，所述至少一个差分电路中的每个差分电路包括晶体管的差分配对，以及其中所述至少一个差分电路中的每个差分电路被进一步配置为基于所述参考信号针对所述晶体管的差分配对产生尾电流。
22.根据权利要求20所述的设备，其中，所述校准电路被进一步配置为反馈所述参考信号并且基于所述反馈调节所述参考信号。
23.根据权利要求20所述的设备，其中，所述校准电路被进一步配置为基于参考电压产生所述参考信号并且相对于所述工艺或条件变化保持所述参考电压恒定。
24.根据权利要求23所述的设备，其中，所述参考电压是基于参考电流的，以及所述经校准的增益与所述参考电流成比例。
25.一种用于操作至少一个差分电路的方法，包括：
产生参考信号；以及
基于所述参考信号以相对于工艺或条件变化的经校准的增益而操作所述至少一个差分电路。
26.根据权利要求25所述的方法，其中，在并未从所述至少一个差分电路接收反馈的情形下产生所述参考信号。
27.根据权利要求26所述的方法，其中，所述至少一个差分电路中的每个差分电路包括晶体管的差分配对，以及其中采用基于所述参考信号的流过所述晶体管的差分配对的尾电流而操作所述至少一个差分电路。
28.根据权利要求26所述的方法，进一步包括，基于所述参考信号的反馈调节所述参考信号。
29.根据权利要求28所述的方法，其中，基于参考电压产生所述参考信号，进一步包括相对于所述工艺或条件变化保持所述参考电压恒定。
30.根据权利要求29所述的方法，其中，所述参考电压是基于参考电流的，以及所述经校准的增益与所述参考电流成比例。
CN201580072655.2A 2015-01-12 2015-12-11 用于校准差分电路中跨导或增益随工艺或条件变化的方法和设备 Active CN107210716B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/595,106 US9450540B2 (en) 2015-01-12 2015-01-12 Methods and apparatus for calibrating for transconductance or gain over process or condition variations in differential circuits
US14/595,106 2015-01-12
PCT/US2015/065358 WO2016114882A1 (en) 2015-01-12 2015-12-11 Methods and apparatus for calibrating for transconductance or gain over process or condition variations in differential circuits

Publications (2)

Publication Number Publication Date
CN107210716A true CN107210716A (zh) 2017-09-26
CN107210716B CN107210716B (zh) 2021-05-28

Family

ID=55069145

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580072655.2A Active CN107210716B (zh) 2015-01-12 2015-12-11 用于校准差分电路中跨导或增益随工艺或条件变化的方法和设备

Country Status (7)

Country Link
US (1) US9450540B2 (zh)
EP (1) EP3245736B1 (zh)
JP (1) JP2018504842A (zh)
KR (2) KR20170082642A (zh)
CN (1) CN107210716B (zh)
BR (1) BR112017014906A2 (zh)
WO (1) WO2016114882A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10193507B1 (en) * 2017-07-31 2019-01-29 Analog Devices Global Current switching circuit
US10680634B1 (en) * 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112614A (ja) * 1996-10-07 1998-04-28 Hitachi Ltd バイアス電流供給方法およびその回路
US6252458B1 (en) * 1998-12-02 2001-06-26 Fujitsu Limited Differential amplifier
US20020089378A1 (en) * 2001-01-05 2002-07-11 Kao-Pin Wu Current controlled CMOS transconductive amplifier arrangement
US6529077B1 (en) * 2001-08-22 2003-03-04 Institute Of Microelectronics Gain compensation circuit for CMOS amplifiers
CN1427480A (zh) * 2001-12-20 2003-07-02 皇家菲利浦电子有限公司 跨导基本上恒定的电路
US6737919B2 (en) * 2001-05-25 2004-05-18 Infineon Technologies North America Corp. Method and apparatus for calibrating a Gm cell utilizing a replica Gm cell
US6753732B1 (en) * 2003-02-10 2004-06-22 Analog Devices, Inc. Accurate, wide-band, low-noise variable-gain amplifier structures and gain control methods
US20050264321A1 (en) * 2004-05-28 2005-12-01 Kochung Lee Current mode logic buffer
US20060055444A1 (en) * 2004-08-26 2006-03-16 Nec Electonics Corporation Clock buffer circuit
US7042289B2 (en) * 2003-05-26 2006-05-09 Fairchild Korea Semiconductor Ltd. Transconductance control circuit of rail-to-rail differential input stages
JP2008029008A (ja) * 2006-07-24 2008-02-07 Samsung Electronics Co Ltd 高速信号伝送システムの高電圧出力バッファ回路
CN101471632A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 环路增益可控的自偏置低压运算跨导放大器电路
CN101933227A (zh) * 2008-01-29 2010-12-29 高通股份有限公司 具有准确输入偏移电压的差动放大器
CN106508091B (zh) * 2006-08-11 2011-06-01 中国科学院电子学研究所 一种互补金属氧化物半导体可控增益前置放大方法及电路
CN102340284A (zh) * 2010-07-23 2012-02-01 复旦大学 一种低电源电压跨导可调的恒定跨导的轨到轨输入运算放大器
US20120139638A1 (en) * 2010-12-03 2012-06-07 Rambus Inc. Methods and Circuits for Controlling Amplifier Gain Over Process, Voltage, and Temperature
CN102668373A (zh) * 2009-11-30 2012-09-12 意法半导体股份有限公司 用于获得跨导放大器的增益线性变化的驱动方法和相对应的驱动电路
CN102723920A (zh) * 2012-07-19 2012-10-10 电子科技大学 一种运算放大器跨导稳定电路
CN104181965A (zh) * 2013-05-20 2014-12-03 美国亚德诺半导体公司 低功率低噪声输入偏置电流补偿的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480064B1 (en) 2001-05-25 2002-11-12 Infineon Technologies Ag Method and apparatus for an efficient low voltage switchable Gm cell
US20050007160A1 (en) 2003-07-10 2005-01-13 Neff Robert M. R. Tunable differential transconductor and adjustment method
EP1513253A1 (en) 2003-09-05 2005-03-09 Semiconductor Ideas to The Market (ItoM) BV Programmable high precision filter
US8620249B2 (en) 2004-10-29 2013-12-31 Broadcom Corporation Method and system for process, voltage, and temperature (PVT) measurement and calibration
JP4676885B2 (ja) * 2006-01-04 2011-04-27 富士通セミコンダクター株式会社 バイアス回路

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10112614A (ja) * 1996-10-07 1998-04-28 Hitachi Ltd バイアス電流供給方法およびその回路
US6252458B1 (en) * 1998-12-02 2001-06-26 Fujitsu Limited Differential amplifier
US20020089378A1 (en) * 2001-01-05 2002-07-11 Kao-Pin Wu Current controlled CMOS transconductive amplifier arrangement
US6737919B2 (en) * 2001-05-25 2004-05-18 Infineon Technologies North America Corp. Method and apparatus for calibrating a Gm cell utilizing a replica Gm cell
US6529077B1 (en) * 2001-08-22 2003-03-04 Institute Of Microelectronics Gain compensation circuit for CMOS amplifiers
CN1427480A (zh) * 2001-12-20 2003-07-02 皇家菲利浦电子有限公司 跨导基本上恒定的电路
US6753732B1 (en) * 2003-02-10 2004-06-22 Analog Devices, Inc. Accurate, wide-band, low-noise variable-gain amplifier structures and gain control methods
US7042289B2 (en) * 2003-05-26 2006-05-09 Fairchild Korea Semiconductor Ltd. Transconductance control circuit of rail-to-rail differential input stages
US20050264321A1 (en) * 2004-05-28 2005-12-01 Kochung Lee Current mode logic buffer
US20060055444A1 (en) * 2004-08-26 2006-03-16 Nec Electonics Corporation Clock buffer circuit
JP2008029008A (ja) * 2006-07-24 2008-02-07 Samsung Electronics Co Ltd 高速信号伝送システムの高電圧出力バッファ回路
CN106508091B (zh) * 2006-08-11 2011-06-01 中国科学院电子学研究所 一种互补金属氧化物半导体可控增益前置放大方法及电路
CN101471632A (zh) * 2007-12-26 2009-07-01 中国科学院微电子研究所 环路增益可控的自偏置低压运算跨导放大器电路
CN101933227A (zh) * 2008-01-29 2010-12-29 高通股份有限公司 具有准确输入偏移电压的差动放大器
CN102668373A (zh) * 2009-11-30 2012-09-12 意法半导体股份有限公司 用于获得跨导放大器的增益线性变化的驱动方法和相对应的驱动电路
CN102340284A (zh) * 2010-07-23 2012-02-01 复旦大学 一种低电源电压跨导可调的恒定跨导的轨到轨输入运算放大器
US20120139638A1 (en) * 2010-12-03 2012-06-07 Rambus Inc. Methods and Circuits for Controlling Amplifier Gain Over Process, Voltage, and Temperature
CN102723920A (zh) * 2012-07-19 2012-10-10 电子科技大学 一种运算放大器跨导稳定电路
CN104181965A (zh) * 2013-05-20 2014-12-03 美国亚德诺半导体公司 低功率低噪声输入偏置电流补偿的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SOON-JYH CHANG等: "A Digitally Calibrated CMOS Transconductor With a 100-MHz Bandwidth and 75-dB SFDR", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS》 *
尹勇生等: "高性能可配置带隙基准源的设计", 《电子测量与仪器学报》 *

Also Published As

Publication number Publication date
US20160204749A1 (en) 2016-07-14
CN107210716B (zh) 2021-05-28
KR20180097779A (ko) 2018-08-31
KR20170082642A (ko) 2017-07-14
JP2018504842A (ja) 2018-02-15
BR112017014906A2 (pt) 2018-03-13
US9450540B2 (en) 2016-09-20
EP3245736B1 (en) 2019-07-17
WO2016114882A1 (en) 2016-07-21
EP3245736A1 (en) 2017-11-22

Similar Documents

Publication Publication Date Title
US10038574B2 (en) Method and apparatus for passive continuous-time linear equalization with continuous-time baseline wander correction
US11282549B2 (en) Forwarding signal supply voltage in data transmission system
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
CN109729295B (zh) 发送端驱动电路及方法
US8274331B2 (en) Differential receiver
US10496581B2 (en) Un-sampled decision feedback equalizer including configurable loop delay
US20150214967A1 (en) Apparatus for Generating Quadrature Clock Phases From a Single-Ended Odd-Stage Ring Oscillator
US8604829B2 (en) Low-power wide-tuning range common-mode driver for serial interface transmitters
US8497707B2 (en) Transmitter equalization method and circuit using unit-size and fractional-size subdrivers in output driver for high-speed serial interface
JP2008182418A (ja) 半導体集積回路
Kim et al. A 5.2-Gb/s low-swing voltage-mode transmitter with an AC-/DC-coupled equalizer and a voltage offset generator
CN107210716A (zh) 用于校准差分电路中跨导或增益随工艺或条件变化的方法和设备
CN112042122A (zh) 电源补偿延迟单元
Kim et al. An 11.2-Gb/s LVDS receiver with a wide input range comparator
US20130057319A1 (en) Method and circuit for precisely controlling amplitude of current-mode logic output driver for high-speed serial interface
KR20130128993A (ko) 입력 버퍼
Dazzi et al. Sub-mW multi-Gbps chip-to-chip communication Links for Ultra-Low Power IoT end-nodes
US10063253B1 (en) Summer circuit including linearized load
US12034440B2 (en) Combination scheme for baseline wander, direct current level shifting, and receiver linear equalization for high speed links
WO2020241362A1 (ja) 送信装置および通信システム
US6377103B1 (en) Symmetric, voltage-controlled CMOS delay cell with closed-loop replica bias
Qian et al. A 1.25 Gbps FPGA I/O Cell Design for Source-Synchronous System in 65nm CMOS Process
US9294095B2 (en) Apparatuses and methods for input buffer having combined output
Thukral et al. A Multi-Octave Frequency Range SerDes with a DLL Free Receiver
Yin The Role of Voltage Regulation in Power Integrity for Multi-Gbps Parallel I/O Interfaces

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant