CN107210359B - 传感器装置及其制造方法 - Google Patents

传感器装置及其制造方法 Download PDF

Info

Publication number
CN107210359B
CN107210359B CN201680007023.2A CN201680007023A CN107210359B CN 107210359 B CN107210359 B CN 107210359B CN 201680007023 A CN201680007023 A CN 201680007023A CN 107210359 B CN107210359 B CN 107210359B
Authority
CN
China
Prior art keywords
compound semiconductor
insulating layer
wiring layer
metal wiring
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680007023.2A
Other languages
English (en)
Other versions
CN107210359A (zh
Inventor
中村正广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Micro Power Co Ltd
Original Assignee
Asahi Kasei Micro Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Micro Power Co Ltd filed Critical Asahi Kasei Micro Power Co Ltd
Publication of CN107210359A publication Critical patent/CN107210359A/zh
Application granted granted Critical
Publication of CN107210359B publication Critical patent/CN107210359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

本发明涉及一种高S/N且温度特性优异的传感器装置。传感器装置(100)具备：半导体基板(101)、设置在半导体基板(101)上的第一金属布线层(111)、设置在第一金属布线层(111)上的第一绝缘层(121)、设置在第一绝缘层(121)上的化合物半导体传感器元件(131)、设置在化合物半导体传感器元件(131)和第一绝缘层(121)上的第二金属布线层(112)以及设置在第二金属布线层(112)上的第二绝缘层(122)。在第一金属布线层(111)与第二金属布线层(112)之间具备第三绝缘层(123)，化合物半导体传感器元件(131)设置在第三绝缘层(123)中。

Description

传感器装置及其制造方法
技术领域
本发明涉及一种传感器装置及其制造方法，更详细地说，涉及一种在半导体的布线工序内集成了用于检测规定物理量的变化的传感器元件的传感器装置及其制造方法。
背景技术
以往，已知一种配置多个霍尔元件来获得三维空间的位置信号的磁传感器装置。作为这种磁传感器装置，还已知有磁检测方式的定点设备(pointing device)，该定点设备被作为个人计算机等的输入单元使用，通过检测因磁体的移动引起的磁场的变化来进行坐标检测。
例如，专利文献1中公开了一种将霍尔元件11和装置封装在一起的混合结构的磁传感器。
图1是用于说明专利文献1所记载的定点设备的结构图。如图1所示，在该专利文献1中记载了以下一种定点设备，其具有：检测部1，其包含四个霍尔元件11，在该四个霍尔元件11中，沿X轴和Y轴各有两个霍尔元件11对称地配置；差动放大器2，其将因配设在该霍尔元件11的上方的磁体的移动而产生的X轴方向和Y轴方向的各霍尔元件11的输出分别进行差动放大；A/D转换器3，其将该差动放大器2的输出转换为数字值；检测控制部4，其将该A/D转换器3的输出(电压)转换为XY坐标值；坐标转换部5，其将该检测控制部4的输出转换为极坐标；以及坐标切换部6，其接收来自检测控制部4的XY坐标值和来自坐标转换部5的极坐标值这双方并选择性地输出其中一方。此外，图中附图标记7表示输出方法存储部，附图标记8表示输出控制部，附图标记51表示距离计算部，附图标记52表示角度计算部，附图标记53表示距离输出限制部。
另外，例如，专利文献2中公开了一种霍尔元件形成于硅基板的单片结构的磁传感器。
图2是用于说明专利文献2所记载的定点设备用磁传感器的结构图。硅的集成电路22包含差动放大器、检测控制部以及输出控制部，关于霍尔元件21，沿X轴和Y轴各有两个霍尔元件21对称地配置，在同一硅芯片上形成有霍尔元件21和集成电路22。将集成电路22芯片接合于引线框23上，集成电路22通过引线25而与引线框23电接合。而且，使用模制树脂24将整体成形为一体。使用特性偏差小的磁传感器，同时能够提高磁传感器的配置位置的位置精度，并且在从磁传感器向检测控制部传输信号时不易受到噪声的影响。
另外，例如，专利文献3中公开了一种半导体复合装置，其具备：半导体基板，其具有集成电路；平坦化区域，其形成于半导体基板的表面；以及半导体薄膜，其具有半导体元件，被粘贴在平坦化区域上。另外，作为半导体元件，公开了发光元件、受光元件、霍尔元件以及压电元件。
专利文献1：日本特开平10-20999号公报
专利文献2：日本特开2004-69695号公报
专利文献3：日本特开2004-207323号公报
发明内容
发明要解决的问题
然而，在上述的专利文献1的混合结构中，由于是通过引线将霍尔元件与装置连接的结构，因此虽然能够使用作为灵敏度高的霍尔元件的化合物半导体霍尔元件，但是导致磁传感器整体的厚度、尺寸变大。另外，存在直接受到干扰噪声的影响这样的问题。
另外，在上述的专利文献2的单片结构中，由于是霍尔元件形成于硅基板的硅霍尔元件，因此是小型的，但是存在磁灵敏度的提高受到限制这样的问题。并且，在上述的专利文献3的结构中，存在受到干扰噪声的影响这样的问题。
本发明是鉴于这种问题而完成的，其目的在于在具备化合物半导体传感器元件的传感器装置中提供一种小型且抗干扰噪声的能力强的传感器装置及其制造方法。
用于解决问题的方案
本发明的第一方式是一种传感器装置，具备：导体基板；第一金属布线层，其设置在所述半导体基板上；第一绝缘层，其设置在所述第一金属布线层上；化合物半导体传感器元件，其设置在所述第一绝缘层上；第二金属布线层，其设置在所述化合物半导体传感器元件和所述第一绝缘层上；以及第二绝缘层，其设置在所述第二金属布线层上。
另外，本发明的第二方式是一种传感器装置的制造方法，包括以下工序：在半导体基板上形成第一金属布线层；在所述第一金属布线层上形成第一绝缘层；在所述第一绝缘层上形成化合物半导体传感器元件；在形成所述化合物半导体传感器元件之后，层叠第三绝缘层；以及在所述第三绝缘层上形成第二金属布线层。
此外，上述的方式并非记载了本发明所需的特征性结构的全部，还能够通过将其它结构组合来构成本发明。
发明的效果
根据本发明的一个方式，能够实现小型且抗干扰噪声的能力强的传感器装置及其制造方法。
附图说明
图1是用于说明专利文献1所记载的定点设备的结构图。
图2是用于说明专利文献2所记载的定点设备用磁传感器的结构图。
图3的(a)、(b)是用于说明本发明所涉及的传感器装置的实施方式1的结构图。
图4的(a)～(c)是用于说明本实施方式1所涉及的传感器装置的制造方法1的工艺流程图(之一)。
图5的(d)～(f)是用于说明本实施方式1所涉及的传感器装置的制造方法1的工艺流程图(之二)。
图6的(g)～(i)是用于说明本实施方式1所涉及的传感器装置的制造方法1的工艺流程图(之三)。
图7是用于说明本实施方式1的制造方法2中的基板上的半导体薄膜的形成的流程图。
图8的(a)～(c)是用于说明本实施方式1所涉及的传感器装置的制造方法2的工艺流程图(之一)。
图9的(d)～(f)是用于说明本实施方式1所涉及的传感器装置的制造方法2的工艺流程图(之二)。
图10的(g)～(i)是用于说明本实施方式1所涉及的传感器装置的制造方法2的工艺流程图(之三)。
图11的(a)、(b)是用于说明本发明所涉及的传感器装置的实施方式2的结构图。
图12是示出本实施方式1和实施方式2的传感器装置的应用例中的、化合物半导体传感器元件和半导体集成电路的一例的电路图。
图13是示出本实施方式1和实施方式2的传感器装置的应用例中的、能够使传感器装置的温度特性固定的一例的电路图。
图14是示出本实施方式1和实施方式2的传感器装置的应用例中的、能够使传感器装置的温度特性固定的其它例的电路图。
具体实施方式
在以下的详细的说明中，为了提供对本发明的实施方式完全的理解而记载了很多特定的具体结构。然而，明确可知不限定成这种特定的具体结构而能够实施其它的实施方式。另外，以下的实施方式并不是对权利要求书所涉及的发明进行限定，包含实施方式中所说明的特征性结构的全部组合。
本实施方式的传感器装置具备：半导体基板；第一金属布线层，其形成在半导体基板上；第一绝缘层，其形成在第一金属布线层上；化合物半导体传感器元件，其形成在第一绝缘层上；第二金属布线层，其形成在化合物半导体传感器元件和第一绝缘层上；以及第二绝缘层，其形成在第二金属布线层上。
关于半导体基板，例如在硅基板形成半导体器件区域，在该区域形成有NMOS晶体管、PMOS晶体管、双极型晶体管、电容器、电阻等器件。
作为化合物半导体传感器元件，例如能够列举霍尔元件、磁阻元件等磁传感器、电流传感器、应变传感器、压力传感器、温度传感器、加速度传感器等。传感器元件也可以是薄膜形状。另外，还可以是化合物半导体霍尔元件。具体地说，能够列举GaAs传感器元件、InAs传感器元件、InSb传感器元件、或者含有杂质的GaAs传感器元件、InAs传感器元件、InSb传感器元件等。
第一金属布线层例如将半导体器件区域的器件、传感器元件的输入输出部电连接。另外，第一金属布线层也可以隔着绝缘层而形成在半导体基板上。另外，第一金属布线层也可以是在传感器元件的下方具备由与第一金属布线层相同的材料形成的屏蔽层的结构。作为金属布线，例如是Al布线，通过光刻来形成。
第一绝缘层例如是SiO2、TEOS、SiN等的绝缘膜。优选的是，第一绝缘层具有平坦化面，在该平坦化面形成传感器元件。此外，第一金属布线层和第一绝缘层也可以形成多层。
另外，在传感器元件和第一绝缘层上形成第二金属布线层，在第二金属布线层上形成第二绝缘层。也可以是传感器元件与第一金属布线层或第二金属布线层电连接、或者与第一金属布线层和第二金属布线层这两方电连接的结构。第二绝缘层例如是SiO2、TEOS、SiN等的绝缘膜。
也可以是在第二绝缘层上形成输入输出PAD来作为外部连接接点的结构。在第二绝缘层上进一步形成金属布线层和绝缘层的情况下，也只要在其上形成外部连接接点即可。并且，例如也可以是WLCSP等形成与PAD连接的外部连接端子的焊料凸块(solderbumps)的结构。
另外，也可以是如下结构：在第一金属布线层与第二金属布线层之间具备第三绝缘层，传感器元件形成在所述第三绝缘层中。
根据本实施方式，由于是在上部布线层的金属布线层与下部布线层的金属布线层之间形成传感器元件的传感器装置，因此能够实现小型化，并且抗干扰噪声的能力强。除此之外，传感器的选择自由度也高。例如能够提供一种能够将在单片结构中不能使用的化合物半导体霍尔元件用作传感器、灵敏度高且小型的传感器装置。
以下，参照附图来说明本发明的各实施方式。
<实施方式1>
图3的(a)、(b)是用于说明本发明所涉及的传感器装置的实施方式1的结构图，图3的(a)表示俯视图，图3的(b)表示沿图3的(a)的a-a线剖开的截面图。
本实施方式1的传感器装置100具备半导体基板101、设置在该半导体基板101上的第一金属布线层111、设置在该第一金属布线层111上的第一绝缘层121、设置在该第一绝缘层121上的化合物半导体传感器元件131、设置在该化合物半导体传感器元件131和第一绝缘层121上的第二金属布线层112以及设置在该第二金属布线层112上的第二绝缘层122。
另外，在第一金属布线层111与第二金属布线层112之间具备第三绝缘层123，化合物半导体传感器元件131设置在第三绝缘层123中。
另外，化合物半导体传感器元件131与第一金属布线层111或第二金属布线层112电连接。另外，在半导体基板101上设置有具有第一绝缘层121和第一金属布线层111的下部布线层110a，在第三绝缘层123上设置有具有第二绝缘层122和第二金属布线层112的上部布线层110b。
另外，化合物半导体传感器元件131优选为薄膜形状。另外，还具备校正电阻元件132，该校正电阻元件132与化合物半导体传感器元件131设置在相同的平面上。
另外，设置有传感器元件用布线141以将化合物半导体传感器元件131的端子与上部布线层110b的第二金属布线层112连接，校正电阻元件132的一端与上部布线层110b相连接，另一端与下部布线层110a相连接。
另外，化合物半导体传感器元件131优选是霍尔元件或磁阻元件。另外，化合物半导体传感器元件131设置于第一绝缘层121的平坦化面150。另外，还能够在第二绝缘层122上设置外部连接接点(未图示)。
也就是说，如根据图3的(a)、(b)而明确可知的那样，本实施方式1的传感器装置具备半导体基板101、下部布线层110a、化合物半导体传感器元件131、传感器元件用布线141、第三绝缘层123以及上部布线层110b。
半导体基板101例如是硅基板，形成有半导体器件区域101a，在该半导体器件区域101a形成有半导体集成电路。如果是CMOS工艺，则作为一例，在该半导体器件区域101a构成有NMOS晶体管、PMOS晶体管、电容器、多晶硅电阻等器件。另外，如果是双极型工艺，则在半导体器件区域101a包括与双极型工艺相应的、例如NPN晶体管、PNP晶体管等。
下部布线层110a形成在半导体基板101上。下部布线层110a具有第一绝缘层121和第一金属布线层111。在半导体基板101上形成层间绝缘层110，在该层间绝缘层110上形成第一金属布线层111，进一步在该第一金属布线层111上形成第一绝缘层121。
金属布线层111经由VIA(通孔；在多层布线中，将下层的布线与上层的布线电连接的连接区域)102而与半导体集成电路连接。此外，第一绝缘层121和第一金属布线层111形成有多层。在图3的(b)中，设为了直到紧挨着化合物半导体传感器元件131的布线之下为止将通孔102和第一金属布线层111层叠了三层的例子。
作为化合物半导体传感器元件131的霍尔元件形成在下部布线层110a上的第一绝缘层121上。霍尔元件的四个端子通过传感器元件用布线141而与下部布线层110a的第一金属布线层111连接，或经由通孔102而与半导体集成电路连接。传感器元件用布线141形成为从霍尔元件的端子起经由第一绝缘层121到达第一金属布线层111。
在化合物半导体传感器元件131和第一绝缘层121上形成有第三绝缘层123。在第三绝缘层123上形成有上部布线层110b。上部布线层110b具有第二绝缘层122和第二金属布线层112。在第三绝缘层123上形成有第二金属布线层112，在该第二金属布线层112上形成有第二绝缘层122。
第二金属布线层112经由通孔102而与半导体集成电路连接。此外，第二绝缘层122和第二金属布线层112形成有多层。在图3的(b)中，示出了以将通孔102和第二金属布线层112重复两层的方式进行布线的例子。也可以重复进行两层以上的布线，还可以形成最上层保护膜124。
另外，在与第一绝缘层121上形成化合物半导体传感器元件131的平面相同的平面上形成有用于对化合物半导体传感器元件131的特性进行校正的校正电阻元件132。校正电阻元件132的两端与校正电阻元件用布线142相连接，与化合物半导体传感器元件131同样地，校正电阻元件132经由下部布线层110a而与半导体集成电路相连接。
另外，虽然没有图示，但也可以将外部连接用接点(PAD等)形成在上部布线层110b上。
通孔102例如由钨形成。第一金属布线层111和第二金属布线层112形成为例如以铝为主要布线材料且例如将钨用作势垒金属的钨/铝/钨之类的层构造。
另外，层间绝缘层110、最上层保护膜124例如是SiO2、TEOS、SiN等的绝缘膜。
根据本实施方式1，由于是在上部布线层的金属布线层与下部布线层的金属布线层之间形成传感器元件的传感器装置，因此能够实现小型化，并且抗干扰噪声的能力强。除此之外，传感器的选择自由度也高。
例如，相比于磁体的磁信号的大小例如为数十mT而言，在使用向传感器输入的磁信号的大小为30μT即地磁水平的大小的信号来进行位置检测的情况下，在利用单片品中使用的硅霍尔元件的情况下，磁传感器的磁灵敏度过小，例如在如上述的专利文献2所记载的那样利用4个之类的元件数的情况下，会发生无法取得所需要的水平的磁信号的S/N(信噪比)。
作为改善S/N的方法，考虑在集成电路内进一步增加配置传感器，但是例如如果每个传感器需要100um2左右的传感器配置面积，则考虑到在LSI芯片内传感器的设置数受到限制而无法得到期望的S/N。
作为改善S/N的其它方法，考虑使流过传感器的电流增加直到实现所期望的S/N的方法。然而，近年来的便携式装置中使用的电源电压随着半导体工艺的精细化而以1.8V系为主流，预测今后进一步成为1.5V系。因而，即使为了实现所需要的S/N而想要使流过传感器的电流增加，也存在驱动电源电压的限制而无法使能够实现所期望的S/N的电流流过传感器元件。
另一方面，如果是以往的混合型的构造，则能够选择能够获得比硅单片的霍尔元件的磁灵敏度大的磁灵敏度的霍尔元件，从而能够实现所期望的S/N。例如，作为硅的霍尔元件的磁灵敏度，当列举出一例时为60uV/(mT×V)，与此相对，作为InSb薄膜的霍尔元件的磁灵敏度，当列举一例时为1800uV/(mT×V)，如果能够使用具有这种磁灵敏度的传感器，则在单纯地只以磁灵敏度比较时能够将S/N提高至30倍。
然而，在混合结构中，无法实现小型化/薄型化。在近年来的便携式电话中，薄型化不断发展，该便携式电话所使用的产品封装的厚度大部分为0.6mm以下。而且，相对于作为便携式电话用的产品被要求的封装尺寸，在混合结构中存在在传感器与信号处理电路的连接中使用引线这样的难点，从而封装尺寸大且具有厚度。
另一方面，在本实施方式1中，由于是在金属布线层之间形成化合物半导体传感器元件的传感器装置，因此能够实现小型化，并且能够使用能够获得大的磁灵敏度的化合物霍尔元件。
另外，与使用引线接合、金属的引线布线等将化合物半导体传感器元件与信号处理电路连接的情况下的结构相比，在金属布线层之间设置元件的结构的抗干扰噪声的能力强。由于在金属布线层之间配置元件，因此因化合物半导体传感器元件的布线产生的寄生电容、寄生电感小到以往的结构的万分之一以下，抵抗因存在于LSI外部的广空间内的噪声源(例如商用电源、电动机、开关元件、电灯等电磁波的辐射源)产生的干扰电磁噪声的能力变强。并且，由于化合物半导体传感器元件的寄生电容、寄生电感变小而成为最适合于高速的斩波动作的结构。
另外，根据后述的本实施方式1的传感器装置的制造方法，在工艺上能够将包含传感器的信号处理电路的半导体装置和化合物半导体薄膜制造在一个晶圆内。半导体装置上的SiO2、TEOS、SiN之类的层间绝缘膜是非晶质，因此无法在该层间绝缘膜上使结晶性的传感器的灵敏度高的优质的半导体薄膜生长。但是，根据本实施方式1的传感器装置的制造方法，能够在层间绝缘膜上形成化合物半导体传感器元件。
并且，在上述的专利文献1中，即使想要对传感器特性进行校正，也只能选择无法确定量产晶圆的编号、量产晶圆内的位置的被单片化后的分散的传感器，因此所使用的4个传感器的特性不一致，无法廉价且有效地对传感器特性进行校正。但是，根据本实施方式1的传感器装置的制造方法，能够降低传感器特性或参照电阻的偏差，从而能够有效地对传感器特性进行校正。传感器装置也可以被构成为传感器IC芯片。
<制造方法1>
图4的(a)～(c)至图6的(g)～(i)是用于说明上述的本实施方式1所涉及的传感器装置的制造方法1的工艺流程图。
传感器装置100的制造方法1包括以下工序：在半导体基板101上形成第一金属布线层111；在第一金属布线层111上形成第一绝缘层121；在第一绝缘层121上形成化合物半导体传感器元件131；在形成化合物半导体传感器元件131之后，层叠第三绝缘层123；以及在第三绝缘层123上形成第二金属布线层112。
另外，在形成化合物半导体传感器元件131的工序中包括以下步骤：在第一绝缘层121上形成化合物半导体膜130；以及将化合物半导体膜130蚀刻为规定的形状来形成化合物半导体传感器元件131。
另外，在形成化合物半导体传感器元件131的工序中包括以下步骤：在第一绝缘层121上形成化合物半导体膜130；以及通过对化合物半导体膜130进行光刻和蚀刻来形成化合物半导体传感器元件131。
另外，在形成化合物半导体传感器元件131的工序中包括以下步骤：将化合物半导体膜130粘贴于第一绝缘层121；以及通过对化合物半导体膜130进行光刻和蚀刻来形成化合物半导体传感器元件131。
另外，在将化合物半导体膜130粘贴于第一绝缘层121的步骤中，在将形成于基板103上的化合物半导体膜130粘贴于第一绝缘层121之后，选择性地去除基板103。
另外，在形成第一绝缘层121的工序中包括以下步骤：将第一绝缘层121层叠在第一金属布线层111上；以及使第一绝缘层121的上表面平坦化。
另外，在第一绝缘层121上形成化合物半导体传感器元件131的工序的同时形成校正电阻元件132。另外，化合物半导体传感器元件131和校正电阻元件132由相同的化合物半导体膜130形成。
也就是说，如图4的(a)所示，首先，在硅晶圆上形成有半导体器件量区域101a的半导体基板101上形成第一金属布线层111，在该第一金属布线层111上形成第一绝缘层121。通过在一般的CMOS工艺中进行的方法来形成。
另外，准备基板(例如硅晶圆)103，作为例子，在该硅晶圆上形成为了粘合所使用的半导体薄膜130。在硅基板上通过MBE(Molecular Beam Epitaxy：分子束外延)、CVD(Chemical Vapor Deposition：化学气相沉积)、MOCVD(Metal Organic Chemical VaporDeposition：金属有机物化学气相沉积)等形成该半导体薄膜130。
接着，如图4的(b)所示，在第一绝缘层121的表面形成平坦化面150。关于该平坦化面150，使SiO2或TEOS、SiN等的在所谓的半导体制造技术中使用的第一绝缘层121均匀地形成，根据需要进行CMP(Chemical Mechanical Polishing：化学机械研磨)等平坦化处理。
接着，如图4的(c)所示，将基板103上的半导体薄膜130与第一绝缘层121的平坦化面150粘合。作为粘合方法的一例，能够列举室温共价键合。当叙述室温共价键合的原理时，在高真空中向接合材料的表面照射离子束、中性原子束，由此去除材料表面的氧化膜、吸附层，并呈现出材料本来所具有的“原子键”，将此称为“被激活的表面”，当使被激活的表面彼此接触时，接合力瞬间发挥作用而将两个材料强固地接合。另外，已知在粘合的材料的晶格常数不同的情况下，形成该材料彼此的成分混合在一起的数nm的非常薄的非晶质层，以该非晶质层为缓冲层而两个材料彼此键合。
接着，如图5的(d)所示，在粘合之后，利用CF4系的蚀刻气体选择性地只对半导体薄膜130侧的硅基板进行蚀刻。由此，使半导体薄膜130残留在半导体基板101侧的平坦化面150上。如果有必要，也可以在该半导体薄膜130处于半导体基板101侧的平坦化面150上的状态下注入规定的杂质。
接着，如图5的(e)所示，通过对被粘贴于平坦化面150的半导体薄膜130进行光刻和蚀刻来同时形成为化合物半导体传感器元件(例如霍尔元件)131的形状和校正电阻元件132的形状。由此，在第一绝缘层121上形成化合物半导体传感器元件131。
接着，如图5的(f)所示那样，使用光刻和蚀刻的工序来在第一绝缘层121的平坦化面150形成通孔(hole)102，并且如图6的(g)所示那样，通过光刻和蚀刻来形成将化合物半导体传感器元件131和传感器特性的校正电阻元件132与半导体基板101内的半导体集成电路通过形成于第一绝缘层121的通孔102而连接的布线。由此，化合物半导体传感器元件131和传感器特性的校正电阻元件132与半导体集成电路连接。
接着，如图6的(h)所示，在化合物半导体传感器元件131、传感器元件用布线141以及第一绝缘层121上形成作为第三绝缘层123的层间绝缘膜。
接着，如图6的(i)所示，进行半导体工艺的上部布线工序。由此，形成第二金属布线层112。并且，在之后的工序中，也可以具有形成外部连接用的PAD的工序。
如根据以上所叙述的内容可知的那样，通过在所谓的半导体工艺的后道工序中将化合物半导体传感器元件131和传感器特性的校正电阻元件132作为一体来制作，能够收容在小型且薄的一个封装体内来实现高S/N且温度特性优异的传感器装置。
另外，由于同时地构成化合物半导体传感器元件131和传感器特性的校正电阻元件132，因此能够期待产品个体之间的特性偏差也非常小。根据本实施方式1的传感器装置100的制造方法1，能够降低传感器特性或参照电阻的偏差，从而能够有效地对传感器特性进行校正。
另外，不需要混合结构时所需要的引线接合，从而能够实现昂贵的Au等布线材料的节约以及低成本化。
<制造方法2>
图8的(a)～(c)至图10的(g)～(i)是用于说明本实施方式1所涉及的传感器装置的制造方法2的工艺流程图。
传感器装置100的制造方法2包括以下工序：在半导体基板101上形成第一金属布线层111；在第一金属布线层111上形成第一绝缘层121；在第一绝缘层121上形成化合物半导体传感器元件231；在形成化合物半导体传感器元件231之后，层叠第三绝缘层123；以及在第三绝缘层123上形成第二金属布线层112。
另外，在形成化合物半导体传感器元件231的工序中包括以下步骤：在第一绝缘层121上形成化合物半导体膜230；以及将化合物半导体膜230蚀刻为规定的形状来形成化合物半导体传感器元件231。
另外，在形成化合物半导体传感器元件231的工序中包括以下步骤：在第一绝缘层121上形成化合物半导体膜230；以及通过对化合物半导体膜230进行光刻和蚀刻来形成化合物半导体传感器元件231。
另外，在形成化合物半导体传感器元件231的工序中包括以下步骤：将化合物半导体膜230粘贴于第一绝缘层121；以及通过对化合物半导体膜230进行光刻和蚀刻来形成化合物半导体传感器元件231。
另外，在将化合物半导体膜230粘贴于第一绝缘层121的步骤中，在将形成在基板103上的化合物半导体膜230粘贴于第一绝缘层121之后，选择性地去除基板103。
另外，在形成第一绝缘层121的工序中包括以下步骤：将第一绝缘层121层叠在第一金属布线层111上；以及使第一绝缘层121的上表面平坦化。
另外，在第一绝缘层121上形成化合物半导体传感器元件231的工序的同时形成校正电阻元件232。另外，化合物半导体传感器元件231和校正电阻元件232由相同的化合物半导体膜230形成。
也就是说，如图8的(a)所示，首先，在硅晶圆上形成有半导体器件量区域101a的半导体基板102上形成第一金属布线层111，在该第一金属布线层111上形成第一绝缘层121。通过在一般的CMOS工艺中进行的方法来形成。
另外，准备基板(例如硅晶圆)202，作为例子在该硅晶圆上形成为了粘合所使用的半导体薄膜230。
图7是用于说明本实施方式1的制造方法2中的基板上的半导体薄膜的形成的流程图。
在第一硅晶圆201形成半导体薄膜230，利用粘接剂203在作为临时支承基板的第二硅晶圆202上形成已形成了半导体薄膜230的第一硅晶圆201的单片化芯片。
也就是说，首先，在第一硅晶圆201上通过MBE(Molecular Beam Epitaxy)、CVD(Chemical Vapor Deposition)、MOCVD(Metal Organic Chemical Vapor Deposition)等形成半导体薄膜230。
接着，将形成有该半导体薄膜230的第一硅晶圆201单片化为适当的大小。然后，再利用暂时固定的粘接剂203粘接配置于作为临时支承基板的第二硅晶圆202。
接着，如图8的(b)所示，在第一绝缘层121的表面形成平坦化面150。关于该平坦化面150，使SiO2或TEOS、SiN等的在所谓的半导体制造技术中使用的第一绝缘层121均匀地形成，根据需要进行CMP(Chemical Mechanical Polishing)等平坦化处理。
接着，如图8的(c)所示，将该第二硅晶圆上的半导体薄膜与第一绝缘层的平坦化面粘合。
接着，如图9的(d)所示，关于临时支承基板202，作为一例，当从晶圆的背面施加热时，粘接剂203软化，能够容易地将临时支承基板202分离。另外，作为一例，还存在根据粘接剂的种类照射紫外线使粘接剂软化从而能够容易地分离的临时支承基板。
在将单片化芯片204粘合之后，利用CF4系的蚀刻气体选择性地只对半导体薄膜侧的硅进行蚀刻，来使半导体薄膜230残留在半导体基板101侧的平坦化面150上。如果有必要，也可以在该半导体薄膜230处于半导体基板101侧的平坦化面150上的状态下注入规定的杂质。
接着，图9的(e)～(f)和图10的(g)～(i)的工序与作为上述的制造方法1的工序的图5的(e)～(f)和图6的(g)～(i)相同。
并且，作为制造方法2的效果，通过采取粘贴单片化后的芯片的方法，来在半导体集成电路侧只在需要化合物半导体薄膜的区域粘贴化合物半导体薄膜，由此能够有效地利用昂贵的化合物半导体晶圆。另外，还能够将单片化的化合物半导体薄膜的种类设为多个特性不同的种类，还能够成批地制造具有不同的特性的产品。
<实施方式2>
图11的(a)、(b)是用于说明本发明所涉及的传感器装置的实施方式2的结构图，图11的(a)表示俯视图，图11的(b)表示沿图11的(a)的a-a线剖开的截面图。此外，对具有与图3所示的实施方式1相同的功能的构成要素标注了相同的附图标记。
与上述的本实施方式1不同的结构在于，在处于传感器的下方的下部布线层110a形成有屏蔽层160以屏蔽来自半导体集成电路的因静电耦合所产生的噪声。
本实施方式2的传感器装置200具备半导体基板101、设置在半导体基板101上的第一金属布线层111、设置在第一金属布线层111上的第一绝缘层121、设置在第一绝缘层121上的化合物半导体传感器元件131(231)、设置在化合物半导体传感器元件131(231)和第一绝缘层121上的第二金属布线层112以及设置在第二金属布线层112上的第二绝缘层122。
另外，在第一金属布线层111与第二金属布线层112之间具备第三绝缘层123，化合物半导体传感器元件131(231)设置在第三绝缘层123中。
另外，化合物半导体传感器元件131(231)与第一金属布线层111或第二金属布线层112电连接。
另外，化合物半导体传感器元件131(231)优选是薄膜形状。另外，第一金属布线层111具有配置在化合物半导体传感器元件131(231)的下方的屏蔽层160。
另外，还具备校正电阻元件132(232)，该校正电阻元件132(232)与化合物半导体传感器元件131(231)设置在相同的平面上。另外，化合物半导体传感器元件131(231)是霍尔元件或磁阻元件。
另外，化合物半导体传感器元件131(231)设置于第一绝缘层121的平坦化面150。另外，也可以在第二绝缘层122上设置外部连接接点(未图示)。
也就是说，本实施方式2的传感器装置200具备半导体基板101、下部布线层110a、化合物半导体传感器元件131(231)、传感器元件用布线141、第三绝缘层123、上部金属布线层110b以及屏蔽层160。
如上所述，本实施方式2与本实施方式1的不同的结构在于，在处于传感器的下方的下部布线层110a形成有屏蔽层160以屏蔽来自半导体集成电路的因静电耦合所产生的噪声。通过将该屏蔽层160形成在化合物半导体传感器元件131(231)的下方，在具有非常多的频率成分的数字电路的正上方也能够配置化合物半导体传感器元件，从而布局的自由度得到飞跃性的扩展。
另外，形成有传感器元件用布线141以将化合物半导体传感器元件131(231)的端子与上部布线层110b的第二金属布线层112连接。另外，校正电阻元件132(232)的一端与上部布线层110b相连接，另一端与下部布线层110a相连接。
这样，化合物半导体传感器元件的端子和校正电阻元件既可以与上部布线层和下部布线层中的某一个连接，也可以与上部布线层和下部布线层这两者都连接。
<实施方式3>
本实施方式3是形成多个霍尔元件或磁阻元件等磁传感器来作为化合物半导体传感器元件的实施方式。
本实施方式3具备半导体基板101、设置于在半导体基板101上设置的第一金属布线层111与第二金属布线层112之间的绝缘层中的第一化合物半导体磁传感器、以及设置在第二金属布线层112与第二金属布线112上的第三金属布线层之间的绝缘层中的第二化合物半导体磁传感器。这样，也可以是在各金属布线层之间配置化合物半导体磁传感器的结构。进一步补充，也可以是第二金属布线层包括多层的金属布线层。
另外，在剖视时，第二化合物半导体磁传感器形成在第一化合物半导体磁传感器的上方。由此，在检测与半导体基板垂直的外部磁场时，向第一化合物半导体磁传感器输入的磁场与向第二化合物半导体磁传感器输入的磁场为大致相同的值。由此，在磁传感器中能够通过一个芯片实现ISO26262中所要求的那样的功能安全机构。特别地，由于不是在不同的IC芯片中配置各个化合物半导体磁传感器，而是在一个芯片中在剖视时沿上下方向配置各个化合物半导体磁传感器，因此也不存在组装上的误差而能够实现准确的功能安全机构。
更优选的是，第一化合物半导体磁传感器和第二化合物半导体磁传感器是包含相同的化合物半导体的磁传感器。
作为传感器IC芯片，也可以具有外部连接端子、PAD。
<应用例1>
图12是示出本实施方式1和实施方式2的传感器装置的应用例中的、化合物半导体传感器元件和半导体集成电路的一例的电路图。
是能够考虑4端子型的电路结构或等效电路的4端子型传感器(化合物半导体传感器元件)的电路图，代表性地，用该电路图能够表现霍尔元件、磁阻元件、应变传感器、压力传感器、温度传感器、加速度传感器等。
在图12中，例如针对物理量B的变化，传感器电阻R1和传感器电阻R4在使其自身的电阻值减小-ΔR的方向上具有灵敏度，传感器电阻R2和传感器电阻R3在使其自身的电阻值增大+ΔR的方向上具有灵敏度，而形成4端子电阻电桥。
在图12中，将4端子型传感器的驱动电流设为IB，来计算4端子型传感器的输出。
首先，当将4端子型传感器的合成电阻设为RA时，RA为以下那样。
RA＝1/(1/(R1+R2)+1/(R3+R4))
＝(R1+R2)×(R3+R4)/(R1+R2+R3+R4)
当为了易于考虑而设为R1＝R4＝R-ΔR、R2＝R3＝R+ΔR并且将基准温度TNOM、例如TNOM＝室温25度下的电阻值设为R和ΔR时，基准温度下的合成电阻RA为RA＝R。
因而，施加于4端子型传感器的驱动电压为VD＝IB×R。
传感器输出VOUT被作为正端子与负端子之间的差电压来提供，如果将正端子的输出电压设为VP、将负端子的输出电压设为VN，则
VOUT＝VP-VN
＝IB×R×R2/(R1+R2)-IB×R×R4/(R3+R4)，
当此处也设为R1＝R4＝R-ΔR、R2＝R3＝R+ΔR时，成为
＝|B×R×((R+ΔR)/(2×R)-(R-ΔR)/(2×R))
＝|B×ΔR。
在此，当将传感器电阻的温度特性表现为基准温度TNOM下的电阻值R和ΔR、进一步表现为电阻的温度特性的函数f(T-TNOM)时，成为
RT＝R×f(T-TNOM)
ΔRT＝ΔR×f(T-TNOM)。
因而，在以恒流IB驱动了4端子型传感器的情况下，根据公式，传感器输出VOUT的温度特性为传感器电阻的温度特性f(T-TNOM)本身。
<应用例2>
图13是示出本实施方式1和实施方式2的传感器装置的应用例中的、能够使传感器装置的温度特性固定的一例的电路图。此外，图中的附图标记171表示AMP，附图标记172表示NMOS晶体管。
该电路包含化合物半导体传感器元件以及用于驱动该化合物半导体传感器元件的恒流电路，作为一例，该恒流电路为将运算放大器、NMOS晶体管以及传感器特性的校正电阻元件组合并产生依赖于外部输入的VREF电压和传感器特性的校正电阻元件的电阻值的大小的恒流的电路。
特别地，传感器特性的校正电阻元件是由与化合物半导体传感器元件相同的薄膜通过光刻和蚀刻形成的，因此用与化合物半导体传感器元件的温度特性相同的温度特性f(T-TNOM)表现该校正电阻元件的温度特性。当将传感器特性的校正电阻元件的基准温度TNOM例如TNOM＝室温25度下的电阻值设为RREF时，通过如图13的一例那样使用于传感器驱动电路的电流源，传感器驱动电流IB成为
IB＝VREF/(RREF×f(T-TNOM))。
另一方面，参考公式，传感器输出成为
VOUT＝IB×ΔR×f(T-TNOM)
＝VREF/(RREF×f(T-TNOM))×ΔR×f(T-TNOM)
＝VREF×(ΔR/RREF)，
可知温度特性被消除。
<应用例3>
图14是示出本实施方式1和本实施方式2的传感器装置的应用例中的、能够使传感器装置的温度特性固定的其它例子的电路图。此外，图中的附图标记173、174表示PMOS晶体管，附图标记175表示ADC。
包含化合物半导体传感器元件131(231)、以恒流驱动该化合物半导体传感器元件131(231)的传感器驱动电路、ADC 175以及产生该ADC 175的参考电压的电压发生电路。
以恒流IS驱动化合物半导体传感器元件，对于该传感器输出，当包括传感器的温度特性在内地进行记述时，参考公式，成为
VOUT＝IB×ΔR×f(T-TNOM)。
另一方面，将参考电压VREF的大小进行缩放来决定在ADC中被数字化后的1比特(bit)的大小。在图14的例子中，ADC的参考电压VREF成为通过对恒流IS乘以固定倍率K得到的大小的恒流K×IS的电流与传感器特性的校正电阻元件的电阻值之积所产生的电压。传感器特性的校正电阻元件是由与化合物半导体传感器元件相同的薄膜通过光刻和蚀刻形成的，因此用与化合物半导体传感器元件的温度特性相同的温度特性f(T-TNOM)表现该校正电阻元件的温度特性。当将传感器特性的校正电阻元件的基准温度TNOM例如TNOM＝室温25度下的电阻值设为RREF时，ADC的参考电压VREF成为
VREF＝K×IS×RREF×f(T-TNOM)。
因而，对VOUT进行AD转换所得到的数字代码的温度依赖性与VREF电压的温度依赖性相同，因此能够得到不依赖于温度特性的传感器的输出代码。
此外，以上说明了传感器装置，但是本发明还能够作为具备半导体基板101以及在设置于半导体基板101上的第一金属布线层111与第二金属布线层112之间的绝缘层123中设置的化合物半导体元件131(231)的半导体装置来应用。
以上说明了本发明的实施方式，但是本发明的技术范围不限定于上述的实施方式所记载的技术范围。根据权利要求书的记载显而易见的是，还能够对上述的实施方式施加多种变更或改进，施加这种变更或改进所得到的方式也能够包含在本发明的技术范围内。
附图标记说明
1：检测部；2：差动放大器；3：A/D转换器；4：检测控制部；5：坐标转换部；6：坐标切换部；7：输出方法存储部；8：输出控制部；11：霍尔元件；51：距离计算部；52：角度计算部；53：距离输出限制部；21：霍尔元件；22：集成电路；23：引线框；24：模制树脂；25：引线；100、200：传感器装置；101：半导体基板；102：通孔(VIA)；103：基板；110：层间绝缘层；110a：下部布线层；110b：上部布线层；111：第一金属布线层；112：第二金属布线层；121：第一绝缘层；122：第二绝缘层；123：第三绝缘层；130、230：化合物半导体膜；131、231：化合物半导体传感器元件；132、232：校正电阻元件；141：传感器元件用布线；142：校正电阻元件用布线；150：平坦化面；160：屏蔽层；171：AMP；172：NMOS晶体管；173、174：PMOS晶体管；175：ADC；201：第一硅晶圆；202：第二硅晶圆；203：粘接剂；204：单片化芯片。

Claims (22)

1.一种传感器装置，其特征在于，具备：
半导体基板；
第一金属布线层，其设置在所述半导体基板上；
第一绝缘层，其设置在所述第一金属布线层上；
化合物半导体传感器元件，其设置在所述第一绝缘层上；
第二金属布线层，其设置在所述化合物半导体传感器元件和所述第一绝缘层上；以及
第二绝缘层，其设置在所述第二金属布线层上。
2.根据权利要求1所述的传感器装置，其特征在于，
在所述第一金属布线层与所述第二金属布线层之间具备第三绝缘层，所述化合物半导体传感器元件设置在所述第三绝缘层中。
3.根据权利要求1所述的传感器装置，其特征在于，
所述化合物半导体传感器元件与所述第一金属布线层或所述第二金属布线层电连接。
4.根据权利要求2所述的传感器装置，其特征在于，
在所述半导体基板上设置有下部布线层，该下部布线层具有所述第一绝缘层和所述第一金属布线层，在所述第三绝缘层上设置有上部布线层，该上部布线层具有所述第二绝缘层和所述第二金属布线层。
5.根据权利要求1～4中的任一项所述的传感器装置，其特征在于，
所述化合物半导体传感器元件呈薄膜形状。
6.根据权利要求1～4中的任一项所述的传感器装置，其特征在于，
所述第一金属布线层具有屏蔽层，该屏蔽层配置在所述化合物半导体传感器元件的下方。
7.根据权利要求1～4中的任一项所述的传感器装置，其特征在于，
还具备校正电阻元件，该校正电阻元件与所述化合物半导体传感器元件设置在相同的平面上。
8.根据引用权利要求4的权利要求7所述的传感器装置，其特征在于，
设置有传感器元件用布线以将所述化合物半导体传感器元件的端子与所述上部布线层的所述第二金属布线层连接，所述校正电阻元件的一端与所述上部布线层连接，另一端与所述下部布线层连接。
9.根据权利要求1～4中的任一项所述的传感器装置，其特征在于，
所述化合物半导体传感器元件是霍尔元件或磁阻元件。
10.根据权利要求1～4中的任一项所述的传感器装置，其特征在于，
所述化合物半导体传感器元件设置在所述第一绝缘层的平坦化面。
11.根据权利要求1～4中的任一项所述的传感器装置，其特征在于，
在所述第二绝缘层上设置有外部连接接点。
12.一种传感器装置，其特征在于，具备：
半导体基板；以及
第一化合物半导体磁传感器，其设置在设置于所述半导体基板上的第一金属布线层与第二金属布线层之间的绝缘层中。
13.根据权利要求12所述的传感器装置，其特征在于，
还具备第二化合物半导体磁传感器，该第二化合物半导体磁传感器设置在所述第二金属布线层与所述第二金属布线层上的第三金属布线层之间的绝缘层中。
14.根据权利要求13所述的传感器装置，其特征在于，
在剖视时，所述第二化合物半导体磁传感器形成于所述第一化合物半导体磁传感器的上方。
15.一种传感器装置的制造方法，其特征在于，包括以下工序：
在半导体基板上形成第一金属布线层；
在所述第一金属布线层上形成第一绝缘层；
在所述第一绝缘层上形成化合物半导体传感器元件；
在形成所述化合物半导体传感器元件之后，层叠第三绝缘层；以及
在所述第三绝缘层上形成第二金属布线层。
16.根据权利要求15所述的传感器装置的制造方法，其特征在于，
在形成所述化合物半导体传感器元件的工序中包括以下步骤：
在所述第一绝缘层上形成化合物半导体膜；以及将所述化合物半导体膜蚀刻为规定的形状来形成所述化合物半导体传感器元件。
17.根据权利要求15所述的传感器装置的制造方法，其特征在于，
在形成所述化合物半导体传感器元件的工序中包括以下步骤：
在所述第一绝缘层上形成化合物半导体膜；以及通过对所述化合物半导体膜进行光刻和蚀刻来形成所述化合物半导体传感器元件。
18.根据权利要求15所述的传感器装置的制造方法，其特征在于，
在形成所述化合物半导体传感器元件的工序中包括以下步骤：
将化合物半导体膜粘贴于所述第一绝缘层；以及通过对所述化合物半导体膜进行光刻和蚀刻来形成所述化合物半导体传感器元件。
19.根据权利要求18所述的传感器装置的制造方法，其特征在于，
在将化合物半导体膜粘贴于所述第一绝缘层的步骤中，
在将形成于基板上的所述化合物半导体膜粘贴于所述第一绝缘层之后，选择性地去除所述基板。
20.根据权利要求15～19中的任一项所述的传感器装置的制造方法，其特征在于，
在形成所述第一绝缘层的工序中包括以下步骤：
将第一绝缘层层叠在第一金属布线层上；以及使所述第一绝缘层的上表面平坦化。
21.根据权利要求15～19中的任一项所述的传感器装置的制造方法，其特征在于，
在所述第一绝缘层上形成化合物半导体传感器元件的工序的同时，形成校正电阻元件。
22.根据权利要求21所述的传感器装置的制造方法，其特征在于，
所述化合物半导体传感器元件和所述校正电阻元件由相同的化合物半导体膜形成。
CN201680007023.2A 2015-02-12 2016-02-12 传感器装置及其制造方法 Active CN107210359B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-025277 2015-02-12
JP2015025277 2015-02-12
PCT/JP2016/000726 WO2016129288A1 (ja) 2015-02-12 2016-02-12 センサ装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN107210359A CN107210359A (zh) 2017-09-26
CN107210359B true CN107210359B (zh) 2019-10-25

Family

ID=56614565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680007023.2A Active CN107210359B (zh) 2015-02-12 2016-02-12 传感器装置及其制造方法

Country Status (5)

Country Link
US (1) US20180006214A1 (zh)
EP (1) EP3217445B1 (zh)
JP (1) JP6263819B2 (zh)
CN (1) CN107210359B (zh)
WO (1) WO2016129288A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7158199B2 (ja) * 2018-07-31 2022-10-21 エイブリック株式会社 半導体装置
JP7263065B2 (ja) 2019-03-13 2023-04-24 株式会社東芝 センサチップ
EP3712630B1 (en) * 2019-03-20 2021-04-28 LEM International SA Magnetic field sensor
JP7136137B2 (ja) * 2020-01-29 2022-09-13 Tdk株式会社 磁気センサ、磁気検出装置及び磁気検出システム
CN113758993A (zh) * 2021-08-06 2021-12-07 苏州矩阵光电有限公司 集成有阵列型霍尔元件的二维检测电路
KR102622738B1 (ko) * 2021-09-09 2024-01-08 한국세라믹기술원 압전 복합체 손상 탐지 센서 및 비파괴 검사 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814616B2 (ja) * 1989-05-22 1996-02-14 三菱電機株式会社 ホール素子装置
JPH03144387A (ja) * 1989-10-31 1991-06-19 Yaskawa Electric Mfg Co Ltd 磁気抵抗効果素子
JPH03261869A (ja) * 1990-03-13 1991-11-21 Omron Corp ホール素子の出力信号補正装置
US6185079B1 (en) * 1998-11-09 2001-02-06 International Business Machines Corporation Disk drive with thermal asperity reduction circuitry using a magnetic tunnel junction sensor
JP3498737B2 (ja) * 2001-01-24 2004-02-16 ヤマハ株式会社 磁気センサの製造方法
JP2002299725A (ja) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd 磁気抵抗デバイス
JP2002299599A (ja) * 2001-04-02 2002-10-11 Asahi Kasei Corp 集積化磁気センサ及びその製造方法
CN100511748C (zh) * 2002-01-15 2009-07-08 旭化成电子材料元件株式会社 霍尔元件
JP4480318B2 (ja) * 2002-02-13 2010-06-16 旭化成エレクトロニクス株式会社 複合半導体素子及びその製造方法
JP2006047080A (ja) * 2004-08-04 2006-02-16 Advanced Telecommunication Research Institute International 磁気センサ
DE102005047414B4 (de) * 2005-02-21 2012-01-05 Infineon Technologies Ag Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben
JP4689516B2 (ja) * 2006-03-30 2011-05-25 アルプス電気株式会社 磁気検出装置
US8035932B2 (en) * 2007-09-20 2011-10-11 Hitachi Global Storage Technologies Netherlands B.V. Lorentz magnetoresistive sensor with integrated signal amplification
JP5045617B2 (ja) * 2008-09-02 2012-10-10 ヤマハ株式会社 磁気センサ
KR101041828B1 (ko) * 2009-05-19 2011-06-17 고려대학교 산학협력단 다축 자화물질 단일층을 이용한 자기논리소자
WO2011001667A1 (ja) * 2009-06-30 2011-01-06 旭化成エレクトロニクス株式会社 磁気センサ
TWI467821B (zh) * 2010-12-31 2015-01-01 Voltafield Technology Corp 磁阻感測器及其製造方法
US9329057B2 (en) * 2012-05-31 2016-05-03 Allegro Microsystems, Llc Gear tooth sensor with peak and threshold detectors
ITTO20120614A1 (it) * 2012-07-11 2014-01-12 St Microelectronics Srl Sensore magnetoresistivo integrato multistrato e relativo metodo di fabbricazione
EP2813859B1 (en) * 2013-06-12 2016-03-23 Nxp B.V. Manufacturing magnetic sensor elements monolithically integrated at a semiconductor chip comprising an integrated circuit

Also Published As

Publication number Publication date
WO2016129288A1 (ja) 2016-08-18
EP3217445B1 (en) 2019-09-04
EP3217445A1 (en) 2017-09-13
US20180006214A1 (en) 2018-01-04
EP3217445A4 (en) 2017-12-06
CN107210359A (zh) 2017-09-26
JPWO2016129288A1 (ja) 2017-08-24
JP6263819B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
CN107210359B (zh) 传感器装置及其制造方法
KR101393682B1 (ko) 적어도 하나의 온 칩 커패시터를 구비하는 다중 다이들을 갖는 집적 회로를 위한 방법들 및 장치
US20100052424A1 (en) Methods and apparatus for integrated circuit having integrated energy storage device
US8559139B2 (en) Sensor module and method for manufacturing a sensor module
US8093670B2 (en) Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
US7919814B2 (en) Semiconductor device with integrated circuit electrically connected to a MEMS sensor by a through-electrode
US7573112B2 (en) Methods and apparatus for sensor having capacitor on chip
US9608201B2 (en) Semiconductor devices having insulating substrates and methods of formation thereof
CN111377393B (zh) Mems封装结构及其制作方法
JP2004311951A (ja) 半導体装置
CN103663351B (zh) Mems集成器件的晶片级封装及相关制造工艺
WO2020134589A1 (zh) Mems封装结构及其制作方法
JP2003084008A (ja) 半導体デバイス
WO2020134590A1 (zh) Mems封装结构及其制作方法
JP5885909B2 (ja) 電子圧力センシングデバイス
EP3712630B1 (en) Magnetic field sensor
JPS63177451A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant