CN107209663B - 数据格式转换装置、缓冲芯片及方法 - Google Patents

数据格式转换装置、缓冲芯片及方法 Download PDF

Info

Publication number
CN107209663B
CN107209663B CN201580076244.0A CN201580076244A CN107209663B CN 107209663 B CN107209663 B CN 107209663B CN 201580076244 A CN201580076244 A CN 201580076244A CN 107209663 B CN107209663 B CN 107209663B
Authority
CN
China
Prior art keywords
data
converted
conversion
format conversion
data format
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580076244.0A
Other languages
English (en)
Other versions
CN107209663A (zh
Inventor
柴守刚
梁文亮
庄良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN107209663A publication Critical patent/CN107209663A/zh
Application granted granted Critical
Publication of CN107209663B publication Critical patent/CN107209663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G06F9/30014—Arithmetic instructions with variable precision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
    • G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
    • G06F9/3881—Arrangements for communication of instructions and data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明实施例提供一种数据格式转换装置、缓冲芯片及方法。通过将数据格式转换装置设置在内存中的缓冲芯片上，设置用于在获取到数据拷贝命令时，向转换模块发送控制指令的控制模块；以及用于根据接收到的控制指令，完成待转换数据的数据格式转换和存储地址映射的转换模块，避免了现有技术中在加速计算单元中设置数据格式转换单元而导致的额外占用加速计算单元的计算资源和计算时间的问题，减小了主存储器和设备存储器之间的数据传输量，不额外占用计算资源，在保证了计算精度的同时提升了计算效率。

Description

数据格式转换装置、缓冲芯片及方法
技术领域
本发明实施例涉及计算机技术，尤其涉及一种数据格式转换装置、缓冲芯片及方法。
背景技术
在高性能的计算机体系结构中，通常都设置有对密集型计算任务有很强处理能力的加速计算单元，如通用图形处理器(General Purpose Graphic Process Unit，GPGPU)和现场可编程门阵列(Field-Programmable Gate Array，FPGA)。在处理密集型计算任务时，中央处理单元(Central Processing Unit，CPU)将大量的并行计算工作分配到加速计算单元中，以缓解CPU的计算压力，提高计算机的整体计算效率。
如图1所示，在包含加速计算单元的计算机结构中，CPU和加速计算单元拥有各自的存储单元，通常将CPU的存储器定义为主存储器(main memory)，将加速计算单元的存储器定义为设备存储器(device memory)，main memory和device memory之间通过总线(bus)实现数据传输。
迭代计算是一种典型的密集型计算任务，为了提高计算效率，通常将迭代计算分配到加速计算单元中实现。迭代计算通常应用于方程组求解、矩阵求解特征值或奇异值分解(Singular Value Decomposition，SVD)等方面，如图2所示，迭代计算的基本思想是逐次逼近，先取一个粗糙的初始值，然后使用同一个迭代公式，将中间结果反复代入该迭代公式循环计算，直至计算结果收敛到精度要求为止。
由于迭代计算这类密集型计算任务对于中间结果的数据精度要求很高，因此，为了计算能够有效收敛，在加速计算过程中，通常采用高精度格式的数据进行计算，同时在数据传输过程中，也采用高精度格式的数据。虽然在加速计算过程和数据传输过程中均采用了高精度数据格式，满足了计算精度的要求，但是增加了数据传输量，增加的数据传输量会使数据传输的时延增加，对于CPU来说整体的计算时间也增加了。
现有的技术方案中，如图3所示，通过在加速计算单元中增加两个数据格式转换单元，即，高精度数据转低精度数据单元和低精度数据转高精度数据单元，使CPU将低精度数据通过总线传递给加速计算单元，加速计算单元接收数据后将低精度数据补零转换成高精度数据格式，然后进行计算；当加速计算单元需要将数据传输给CPU时，先将高精度数据转换成低精度数据，再通过总线发送给CPU。
虽然上述现有技术的方案通过传递低精度数据的方式减小了数据传输量，进而减小了数据传输的时延，但由于在加速计算单元中增加了两个数据格式转换单元，需要额外占用加速计算单元的计算资源和计算时间进行数据格式转换，因此，降低了加速计算的效率。
发明内容
本发明实施例提供一种数据格式转换装置、缓冲芯片及方法，以在减小CPU的主存储器和加速计算单元的设备存储器之间的数据传输量的同时，不额外占用加速计算单元和CPU的计算资源，保证计算精度的同时提升计算效率。
第一方面，本发明实施例提供一种数据格式转换装置，
所述装置用于内存中的缓冲芯片，所述装置包括控制模块和转换模块；
所述控制模块用于根据接收到的所述数据拷贝命令，向所述转换模块发送控制指令，所述数据拷贝命令包含待转换数据、格式转换类型以及待转换数据的地址的信息；所述控制指令用于指示所述转换模块对所述待转换数据进行数据格式转换和存储地址映射；
所述转换模块用于根据接收到的所述控制指令，完成所述待转换数据的数据格式转换和存储地址映射，并将完成所述数据格式转换后的所述待转换数据发送给加速计算单元。
在第一方面的第一种可能的实现方式中，所述完成所述待转换数据格式转换和存储地址映射包括：所述转换模块在写入时将所述待转换的数据存储成所述控制指令指示的格式转换类型，以及存储在所述控制指令指示的存储地址。
结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述控制指令中包含存储在所述模式选择寄存器中控制字；所述控制字包括转换模式开关控制字和格式转换类型控制字；
所述转换模式开关控制字用于指示所述转换模块开启对所述待转换数据的数据格式转换，或者，所述转换模式开关控制字用于指示所述转换模块关闭对所述待转换数据的数据格式转换；
所述格式转换类型控制字用于指示所述待转换数据转换前的数据格式类型，以及所述待转换数据转换后的数据格式类型。
结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第三种可能的实现方式中，所述控制指令中包含存储在所述模式选择寄存器中的控制编码；所述控制编码用于指示所述转换模块开启对所述待转换数据的数据格式转换，或者，关闭所述待转换数据的数据格式转换，或者，所述控制编码用于指示所述待转换数据转换前的格式转换类型和所述待转换数据转换后的数据格式类型。
结合第一方面至第一方面的第三种可能的实现方式，在第一方面的第四种可能的实现方式中，所述转换模块包括数据格式转换单元和地址转换单元；
其中，所述数据格式转换单元用于根据所述控制模块发送的所述控制指令，完成所述待转换数据的数据格式转换；
所述地址转换单元用于根据所述控制指令、所述待转换数据转换前的存储地址、所述待转换数据转换前的数据格式类型、以及所述待转换数据转换后的数据格式类型，获得所述待转换数据转换后的存储地址。
第二方面，本发明实施例提供一种缓冲芯片，包括：总线接口、地址缓存单元、控制缓存单元、数据缓存单元，以及如上第一方面任一所述的装置。
第三方面，本发明实施例提供一种数据格式转换方法，包括：
内存中的缓冲芯片的总线接口接收中央处理器CPU发送的数据拷贝命令，根据所述数据拷贝命令，将拷贝得到的待转换数据缓存至数据缓存单元，将所述待转换数据的存储地址缓存至地址缓存单元，将所述待转换数据的格式转换类型缓存至控制缓存模块；并将所述数据拷贝命令发送给数据格式转换装置的控制模块；
所述控制模块用于根据接收到的所述数据拷贝命令，向数据格式转换装置的转换模块发送控制指令，所述数据拷贝命令包含所述待转换数据、所述格式转换类型以及所述待转换数据的地址的信息；所述控制指令用于指示所述转换模块对所述待转换数据进行数据格式转换和存储地址映射；
所述转换模块根据接收到的所述控制指令，完成所述待转换数据的数据格式转换和存储地址映射，并将完成所述数据格式转换后的所述待转换数据发送给加速计算单元。
在第三方面的第一种可能的实现方式中，所述控制指令中包含控制字；所述控制字包括转换模式开关控制字和格式转换类型控制字；
其中，所述转换模式开关控制字用于指示所述转换模块开启对所述待转换数据的数据格式转换，或者，所述转换模式开关控制字用于指示所述转换模块关闭对所述待转换数据的数据格式转换；
所述格式转换类型控制字用于指示所述待转换数据转换前的数据格式类型，以及所述待转换数据转换后的数据格式类型。
在第三方面的第二种可能的实现方式中，所述控制指令中包含控制编码；
所述控制编码用于指示所述转换模块开启对所述待转换数据的数据格式转换，或者，关闭所述待转换数据的数据格式转换，或者，所述控制编码用于指示所述待转换数据转换前的格式转换类型和所述待转换数据转换后的数据格式类型。
结合第三方面至第三方面的第二种可能的实现方式，在第三方面的第三种可能的实现方式中，所述转换模块根据接收到的所述控制指令，完成所述待转换数据的数据格式转换和存储地址映射，包括：
所述转换模块根据所述控制模块发送的所述控制指令中，所述待转换数据转换前的格式转换类型和所述待转换数据转换后的数据格式类型，完成所述待转换数据的数据格式转换；
所述转换模块根据所述控制指令、所述待转换数据转换前的存储地址、所述待转换数据转换前的数据格式类型、以及所述待转换数据转换后的数据格式类型，获得所述待转换数据转换后的存储地址。
结合第三方面至第三方面的第三种可能的实现方式，在第三方面的第四种可能的实现方式中，所述数据拷贝命令定义为：
MemCopy(destination，source，size，direction，cpytype)
其中，MemCopy是函数名，表示所述CPU的主存储器和所述加速计算单元的设备存储器之间所述待转换数据的拷贝；destination表示所述待转换数据的目的地址；source表示所述待转换数据的原地址；size表示所述待转换数据的大小；direction表示所述待转换数据的拷贝方向：cpytype表示所述格式转换类型。
结合第三方面至第三方面的第四种可能的实现方式，在第三方面的第五种可能的实现方式中，所述完成所述待转换数据格式转换和存储地址映射包括：所述转换模块在写入时将所述待转换的数据存储成所述控制指令指示的格式转换类型，以及存储在所述控制指令指示的存储地址。
本发明实施例提供数据格式转换装置、缓冲芯片及方法。该装置用于内存中的缓冲芯片，该数据格式转换装置的控制模块用于在接收到数据拷贝命令时，向转换模块发送控制指令；转换模块用于根据接收到的控制指令，完成待转换数据的数据格式转换和存储地址映射的，并将完成数据格式转换后的待转换数据发送给加速计算单元。通过将数据格式转换装置设置在缓冲芯片上，避免了现有技术中在加速计算单元中设置两个数据格式转换单元而导致的额外占用加速计算单元的计算资源和计算时间的问题，实现了在减小CPU的主存储器和加速计算单元的设备存储器之间的数据传输量的同时，不额外占用加速计算单元和CPU的计算资源，保证计算精度的同时提升计算效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中具有加速计算单元的计算机结构示意图；
图2为迭代计算的原理框图；
图3为现有技术中加速计算流程的示意图；
图4为包含本发明实施例提供的数据格式转换装置的计算机结构的示意图；
图5为本发明实施例中加速计算流程的示意图；
图6为本发明实施例提供的缓冲芯片的结构示意图；
图7为本发明实施例提供的缓冲芯片上的数据格式转换装置中模式选择寄存器的示意图；
图8为本发明实施例进行数据格式转换过程中存储地址映射示意图一；
图9为本发明实施例进行数据格式转换过程中存储地址映射示意图二；
图10a为本发明实施例提供的另一种缓冲芯片的结构示意图；
图10b为本发明实施例提供的数据格式转换方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如上述背景技术中介绍的，在现有的包含加速计算单元的加速计算***中，存在数据传输效率和计算精度之间的矛盾，特别的，是CPU和加速计算单元之间的数据传输效率和计算精度之间的矛盾。因此，本发明实施例针对数据传输效率和计算精度之间的矛盾提出了解决方案，可以实现在数据传输的过程中直接实现数据格式的转换，既不占用额外的计算资源，特别是不额外占用加速器的计算资源，在保证计算精度的同时提升加速计算***的整体计算效率。
本发明实施例提供的方案可以替代上述背景技术中提到的数据格式转换方案，解决数据传输效率和计算精度之间的矛盾，且可以应用于任何需要进行数据格式转换的场景，比如：带加速器的基站平台基带处理部分、用户终端基带处理部分，并行或分布式计算***的数据交换部分等。
通常加速计算单元的存储器为同步动态随机存取内存(Synchronous DynamicRandom-Access Memory，SDRAM)，该SDRAM内存条是若干个存储芯片排列在一块印制电路板(Printed Circuit Board，PCB)上构成的，而由于SDRAM工作频率较高，信号的传输衰减较大，因此通常在PCB上增加buffer芯片对数据总线、地址总线和控制总线的信号进行缓冲和整形，本发明实施例对该buffer芯片进行了改进，在数据传输的过程中直接实现数据格式的转换。也就是说，为了保证数据传输效率，应该传输低精度的数据；为了保证整体计算效率，数据格式转换不应该占用加速器的计算资源，因此本发明是将数据格式转换过程放在设备内存中实现，使内存在读写数据的同时完成数据格式转换的任务。
结合图4，对包含本发明实施例提供的数据格式转换装置的计算机结构进行说明。在本发明实施例中，将数据格式转换装置设置在加速计算单元的设备存储器的缓冲芯片上，在数据读写的过程中在设备存储器上实现数据格式转换的功能，此时的加速计算流程如图5所示，在接收数据的同时可以实现数据格式从低精度格式类型转换为高精度格式类型，在发送数据的同时可以实现数据格式从高精度格式类型转换为低精度格式类型，无论接收数据还是发送数据，都不占用加速计算单元本身的计算资源，而且可以保证设备存储器和主存储器之间的总线上传输的总是数据量较小的低精度数据。
下面通过具体的实施例对本发明实施例提供的技术方案进行说明。
图6为本发明实施例提供的缓冲芯片的结构示意图。参照图6，本实施例提供的缓冲(buffer)芯片20具体可以包括：总线接口204、地址缓存单元203、控制缓存单元202、数据缓存单元201，以及数据格式转换装置10；
其中，总线接口204用于接收CPU发送的数据拷贝命令，根据该数据拷贝命令，将拷贝得到的待转换数据缓存至该数据缓存单元201，将该待转换数据的存储地址缓存至该地址缓存单元203，将该待转换数据的格式转换类型缓存至该控制缓存单元202；并将该数据拷贝命令发送给该数据格式转换装置10；
该数据格式转换装置10包括控制模块101和转换模块102；
该控制模块101用于在接收到该数据拷贝命令时，获取待转换数据、格式转换类型以及待转换数据的地址，并向转换模块102发送控制指令；该控制指令用于指示转换模块102对待转换数据进行数据格式转换和存储地址映射；
该转换模块102用于根据接收到的控制指令，完成待转换数据的数据格式转换和存储地址映射，并将完成数据格式转换后的待转换数据发送给加速计算单元。
可选地，转换模块102在写入时直接将待转换的数据存储成控制指令指示的格式转换类型，以及存储在控制指令指示的存储地址，这样，在数据转换装置中待转换数据就被存储成格式转换后的数据了，在读出时，就可以直接得到格式转换后的数据了。从而直接在数据读取写入的过程中完成数据格式转换。
在实际应用中，具体的，该控制模块101可以是模式选择寄存器，该模式选择寄存器设置在buffer芯片20中，该模式选择寄存器中预先存储了控制所需的所有控制字或者控制编码。
其中，缓冲芯片20是内存中的缓冲芯片。上述数据格式转换在对内存的读写过程中就可实现，无需占用加速器的额外计算资源，提高了计算效率。
一种可行的实施方式中，控制指令中包含的是存储在模式选择寄存器中控制字；控制字包括转换模式开关控制字和格式转换类型控制字；转换模式开关控制字用于指示转换模块102开启对待转换数据的数据格式转换，或者，转换模式开关控制字用于指示转换模块102关闭对待转换数据的数据格式转换；格式转换类型控制字用于指示待转换数据转换前的数据格式类型，以及待转换数据转换后的数据格式类型。
参照图7，本实施例中，可以将转换模式开关控制字设置为Con，根据不同的Con的值，可以表示开启或关闭对待转换数据的数据格式转换，例如：当Con＝1表示开启对待转换数据的数据格式转换，当Con＝0表示关闭对待转换数据的数据格式转换；由于计算机中的数据格式类型只有不多的几种，因此可以将所有的数据格式类型枚举出来，设置各个格式转换类型控制字，例如，可以将格式转换类型控制字分别设置为S2I、S2F、I2L、F2D等，其中S2I表示short型转int型，S2F表示short型转float型，I2L表示int型转long int型，F2D表示float型转double型等。当格式转换类型控制字其中的一个置为1时表示进行相应的格式类型转换，其他的格式转换类型控制字置为0，例如，格式转换类型控制字S2I置为1时，将待转换数据的数据格式由short型转换为int型，而此时，格式转换类型控制字S2F、I2L、F2D均置为0。
另一种可行的实施方式中，控制指令中包含的是预先存储在模式选择寄存器中的所有控制编码；控制编码用于指示转换模块102开启对待转换数据的数据格式转换，或者，关闭对待转换数据的数据格式转换，或者，控制编码用于指示待转换数据转换前的格式转换类型和待转换数据转换后的数据格式类型。
例如，实际使用时，可以令控制编码0000表示关闭对待转换数据的数据格式转换，令控制编码1111表示开启对待转换数据的数据格式转换，令控制编码0001表示short型转int型，令控制编码0010表示short型转float型，令控制编码0011表示int型转long int型。本实施例对此不进行限制。
在本实施例中，可以通过两种方法将控制指令从应用程序传递到模式选择寄存器中。一是在内存条上增加专用的配置线，将该配置线增加到总线的控制线中，用户可以通过该配置线实现控制指令的写入，在该方法中，需要对内存条的硬件接口进行修改；二是利用内存中已有的控制线或复用内存中已有的控制线，修改控制线的协议，在已有的控制线协议中增加控制指令的传输过程。
进一步地，为了方便用户的编程使用，本实施例提供一种统一的数据拷贝命令，该数据拷贝命令实际上是一个接口函数，将上述数据格式转换装置10的功能进行封装，用户在实际使用时，只需要调用该接口函数，即可以实现数据转换。本实施例中，将该接口函数，即数据拷贝命令定义为：
MemCopy(destination，source，size，direction，cpytype)
其中，MemCopy是函数名，表示main memory和device memory之间待转换数据的拷贝；Destination表示待转换数据的目的地址；source表示待转换数据的原地址；size表示待转换数据的大小；direction表示待转换数据的拷贝方向：从main memory到devicememory、从device memory到main memory、或者从一个device memory到另一个devicememory；Cpytype表示格式转换类型，如S2I、S2F、I2L等，与控制指令相对应。
需要说明的是，本实施例中，转换模块102可以根据接收到的控制指令，将待转换数据从低精度格式类型转换为高精度格式类型；或是将待转换数据从高精度格式类型转换为低精度格式类型；在数据格式转换的同时，由于数据格式类型发生变化，其所需的存储空间会发生变化，因此相应的，转换模块102还要根据控制指令，完成待转换数据的存储地址映射。
具体的，转换模块102可以包括数据格式转换单元和地址转换单元；其中，数据格式转换单元用于根据控制模块101发送的控制指令，完成待转换数据的数据格式转换；地址转换单元用于根据控制指令、待转换数据转换前的存储地址、待转换数据转换前的数据格式类型、以及待转换数据转换后的数据格式类型，获得待转换数据转换后的存储地址。
在实际的数据格式转换过程中，若是将待转换数据从低精度格式类型转换为高精度格式类型，则数据格式转换单元相应的增加数据格式的位宽，高位部分补零，低位部分保持原来的数据；若是将待转换数据从高精度格式类型转换为低精度格式类型，则数据格式转换单元相应的减少数据格式的位宽，将低位部分直接截去即可。
而当数据格式类型发生变化后，其存储空间相应的也发生变化：若待转换数据从低精度格式类型转换为高精度格式类型，所需的存储空间增加；待转换数据从高精度格式类型转换为低精度格式类型，所需的存储空间减小，因此每个数据对应的存储地址会发生变化，地址转换单元在接收到控制指令后，则可以根据待转换数据转换前的存储地址、转换前后的数据格式类型计算获得每个待转换数据转换后对应的存储地址。
例如，假设加速计算单元为GPGPU，在计算过程中CPU将SVD分解过程分配给GPGPU来实现，在SVD计算过程中，总共需要进行两次数据交换：一是计算开始时，将初始值从mainmemory传输到device memory；二是在计算结束后，将计算结果从device memory传输到main memory。假设main memory发射和接收的都是short型数据，而GPGPU计算使用的是double型数据。也就是说，在计算开始时需要将short型的初始值转换为double型数据，而在计算结束时需要经double型的计算结果转换为short型。对于用户来说，这两次数据传输过程只需调用两次本实施例提供的接口函数即可。
在计算开始时，接口函数的调用情况为：MemCopy(destination，source，size，Host2Device，short2double)；假设主存储器中存储的short型数据对应的存储地址分别为0和1，在将short型数据转换为double型数据后，在设备存储器中存储的double型数据的存储地址分别映射为0和4，如图8所示；在计算结束后，接口函数的调用情况为：MemCopy(destination，source，size，Device2Host，double2short)，设备存储器中存储的double型数据的存储地址分别为0和4，在将double型数据转换为short型数据后，在主存储器中存储的short型数据的存储地址分别映射为0和1，如图9所示。
应用本实施例提供的数据格式转换装置10的加速计算单元在进行加速计算的过程中，在接收到数据时，可以由加速计算单元的存储器上的buffer芯片中的数据格式转换装置10实现数据格式从低精度格式类型转换到高精度格式类型，而在发送数据时，可以由加速计算单元的存储器上的buffer芯片中的数据格式转换装置10实现数据格式从高精度格式类型转换到低精度格式类型；可以看出，无论是发送数据还是接收数据，都不占用加速器本身的计算资源，而且可以保证主存储器和设备存储器之间的总线上传输的数据总是数据量较小的低精度数据。
并且，通过对大小为64*14*2048的待转换数据块的计算和转换为例进行时间上的对比，在现有技术中，GPU中short型数据转float型数据需要300us，float型数据转short型数据也需要300us。而利用本实施例的数据格式转换装置10，如果在内存buffer中实现的话，在数据读写过程，只要很少的几个时钟周期既可以实现，假设内存模块的时钟频率为1600MHz，那么short型数据转float型数据、float型数据转short型数据都可以在ns量级的时间内实现。由此可见，本实施例提供的数据格式转换装置10能够大大的缩短数据的整体计算时间。
可选地，内存中缓冲芯片(buffer)进行数据格式转化功能的模块可以包括数据格式转换、地址转换、控制模块三个部分，如图10a所示，其中buffer中还包括总线接口、数据缓存、控制缓存、地址缓存。下面对图10a中灰色部分的三个新增的模块分别加以介绍。
数据格式转换模块：其用于数据格式的转换，在写入时将低精度转换为高精度，在读出时将高精度转换为低精度。
地址转换模块：其用于地址空间的映射，实现CPU内存空间与加速器内存空间之间的映射。
控制模块：其作为控制模块，用于控制数据格式转换过程，主要包括是否进行格式转换、格式转换的方式。
进一步地对这三个模块进行介绍：
1)数据格式转换模块
数据格式转换模块根据控制模块的指令，完成数据格式的转换，其具体的工作模式可以分为三种：
将数据从低精度转到高精度：增加数据格式的位宽，高位部分补零，低位部分保持原来的数据；
将数据从高精度转到低精度：较少数据格式的位宽，将低位部分直接截去；
不进行数据格式转换；
该模块工作模式的选择以及具体的数据格式转换方式、转换后的数据类型，都是根据控制模块指令中的控制字来实现的。
2)地址转换模块
因为数据格式发生变化，导致数据存储所占的存储空间发生变化：数据从低精度转到高精度，所需存储空间增加；数据从高精度转到低精度，所需存储空间减小。因此每个数据对应的存储地址会发生变化。地址转换模块的功能就是根据控制模块的指令，完成数据格式转换前后数据地址空间的映射：即根据转换前数据的地址以及转换前后的数据格式，计算转换后每个数据的地址。
3)控制模块
控制模块的功能是实现对数据格式转换模块和地址转换模块的控制，其具体的实现方式可以是通过在buffer芯片中增加一个模式选择寄存器来完成的，该寄存器包含了所有需要的控制字，可以用图7中类似的模式选择寄存器。其中，Con为转换模式开关控制字，Con＝1表示开启数据格式转换，Con＝0表示关闭数据格式转；S2I、S2F、I2L、F2D等分别表示格式转换类型，如S2I表示short型转int型，S2F表示short型转float型，I2L表示int型转long int型，F2D表示float型转double型等。因为计算机中的数据格式类型只有不多的几种，因此可以通过枚举的方法来进行设置控制字，控制字为1表示进行相应的格式类型转换，其他控制字为零。
上述模式选择寄存器还可以采用其他的方式来实现，比如可以用编码的方式实现，令0000表示不进行格式转换，0001表示short型转int型，0010表示short型转float型，0011表示int型转long int型等等。
可选地，地址转换模块可以整合到数据格式转换模块中，从而直接利用数据格式转换模块对数据的读写来实现内存中完成数据格式转换，从而不用占用加速器计算资源，提升整体计算效率。
在上述新增的三个模块中，控制模块通过模式选择寄存器中的控制字来实现对数据格式转换模块和地址转换模块的控制，关于控制字如何从应用程序传递到模式选择寄存器，本发明提出两种方法：
一是在内存条上增加专用的配置线，将该配置线增加到总线的控制线中，用户通过这条专用配置线实现控制字的写入。这种方法需要修改内存条的硬件接口。
第二种方法是利用内存中已有的控制线，修改控制线的协议，增加控制字传输过程。该方法不需要修改内存条的硬件接口，实现相对容易。
进一步地，本发明实施例还提供与数据格式转换相对应的API接口，其用于提供统一的用户接口，用户通过这个接口来调用本发明提出的转换模块，从而实现数据的格式转换。
本实施例的技术方案，该缓冲芯片包括总线接口、地址缓存单元、控制缓存单元和数据缓存单元以及数据格式转换装置，该总线接口用于接收CPU发送的数据拷贝命令，并转发至数据格式转换装置，根据该数据拷贝命令，将拷贝得到的待转换数据缓存至数据缓存单元，将待转换数据的存储地址和格式转换类型分别缓存至地址缓存单元和控制缓存单元，该数据格式转换装置的控制模块用于在接收到数据拷贝命令时，向转换模块发送控制指令；转换模块用于根据接收到的控制指令，完成待转换数据的数据格式转换和存储地址映射的，并将完成数据格式转换后的待转换数据发送给加速计算单元。通过将数据格式转换装置设置在缓冲芯片上，避免了现有技术中在加速计算单元中设置两个数据格式转换单元而导致的额外占用加速计算单元的计算资源和计算时间的问题，实现了在减小CPU的主存储器和加速计算单元的设备存储器之间的数据传输量的同时，不额外占用加速计算单元和CPU的计算资源，保证计算精度的同时提升计算效率。
图10b为本发明实施例提供的数据格式转换方法的流程图。如图10b所示，本实施例提供的方法具体可以由上述实施例提供的缓冲芯片20执行，本实施例提供的方法具体可以包括：
S1001、缓冲芯片的总线接口接收中央处理器CPU发送的数据拷贝命令，根据所述数据拷贝命令，将拷贝得到的待转换数据缓存至数据缓存单元，将所述待转换数据的存储地址缓存至地址缓存单元，将所述待转换数据的格式转换类型缓存至控制缓存模块；并将所述数据拷贝命令发送给数据格式转换装置的控制模块；
S1002、所述控制模块接收到所述数据拷贝命令时，获取所述待转换数据、所述格式转换类型以及所述待转换数据的地址，并向所述数据格式转换装置的转换模块发送控制指令；所述控制指令用于指示所述转换模块对所述待转换数据进行数据格式转换和存储地址映射；
或者S1002、所述控制模块用于根据接收到的所述数据拷贝命令，向数据格式转换装置的转换模块发送控制指令，所述数据拷贝命令包含所述待转换数据、所述格式转换类型以及所述待转换数据的地址的信息；所述控制指令用于指示所述转换模块对所述待转换数据进行数据格式转换和存储地址映射；
S1003、所述转换模块根据接收到的所述控制指令，完成所述待转换数据的数据格式转换和存储地址映射，并将完成所述数据格式转换后的所述待转换数据发送给加速计算单元。
本步骤中，在进行数据格式转换时，转换模块根据控制模块发送的控制指令中，待转换数据转换前的格式转换类型和待转换数据转换后的数据格式类型，完成待转换数据的数据格式转换；在进行存储地址映射时，转换模块根据控制指令、待转换数据转换前的存储地址、待转换数据转换前的数据格式类型、以及待转换数据转换后的数据格式类型，获得待转换数据转换后的存储地址。
具体的，控制指令中包含控制字；控制字包括转换模式开关控制字和格式转换类型控制字；其中，转换模式开关控制字用于指示转换模块开启对待转换数据的数据格式转换，或者，转换模式开关控制字用于指示转换模块关闭对待转换数据的数据格式转换；格式转换类型控制字用于指示待转换数据转换前的数据格式类型，以及待转换数据转换后的数据格式类型。
具体的，控制指令中包含控制编码；控制编码用于指示转换模块开启对待转换数据的数据格式转换，或者，关闭待转换数据的数据格式转换，或者，控制编码用于指示待转换数据转换前的格式转换类型和待转换数据转换后的数据格式类型。
本实施例中的数据拷贝命令定义为：
MemCopy(destination，source，size，direction，cpytype)
其中，MemCopy是函数名，表示所述CPU的主存储器和所述加速计算单元的设备存储器之间所述待转换数据的拷贝；destination表示所述待转换数据的目的地址；source表示所述待转换数据的原地址；size表示所述待转换数据的大小；direction表示所述待转换数据的拷贝方向：cpytype表示所述格式转换类型。
可选地，完成待转换数据的数据格式转换和存储地址映射可以包括：在写入时直接将待转换的数据存储成控制指令指示的格式转换类型，以及存储在控制指令指示的存储地址，这样，在数据转换装置中待转换数据就被存储成格式转换后的数据了，在读出时，就可以直接得到格式转换后的数据了。从而直接在数据读取写入的过程中完成数据格式转换。
其中，缓冲芯片为内存中的缓冲芯片。上述数据格式转换在对内存的读写过程中就可实现，无需占用加速器的额外计算资源，提高了计算效率。
本实施例提供的数据格式转换方法，可用于实现上述装置实施例的技术方案，其实现原理与技术效果类似，此处不再赘述。
在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
上述以软件功能单元的形式实现的集成的单元，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种数据格式转换装置，其特征在于，
所述装置用于内存中的缓冲芯片，所述装置包括控制模块和转换模块；
所述控制模块用于根据接收到的数据拷贝命令，向所述转换模块发送控制指令，所述数据拷贝命令包含待转换数据、格式转换类型以及待转换数据的地址的信息；所述控制指令用于指示所述转换模块对所述待转换数据进行数据格式转换和存储地址映射；
所述转换模块用于根据接收到的所述控制指令，完成所述待转换数据的数据格式转换和存储地址映射，并将完成所述数据格式转换后的所述待转换数据发送给加速计算单元。
2.根据权利要求1所述的装置，其特征在于，所述完成所述待转换数据格式转换和存储地址映射包括：所述转换模块在写入时将所述待转换的数据存储成所述控制指令指示的格式转换类型，以及存储在所述控制指令指示的存储地址。
3.根据权利要求1或2所述的装置，其特征在于，所述控制指令中包含存储在模式选择寄存器中控制字；所述控制字包括转换模式开关控制字和格式转换类型控制字；
所述转换模式开关控制字用于指示所述转换模块开启对所述待转换数据的数据格式转换，或者，所述转换模式开关控制字用于指示所述转换模块关闭对所述待转换数据的数据格式转换；
所述格式转换类型控制字用于指示所述待转换数据转换前的数据格式类型，以及所述待转换数据转换后的数据格式类型。
4.根据权利要求1或2所述的装置，其特征在于，所述控制指令中包含存储在模式选择寄存器中的控制编码；所述控制编码用于指示所述转换模块开启对所述待转换数据的数据格式转换，或者，关闭所述待转换数据的数据格式转换，或者，所述控制编码用于指示所述待转换数据转换前的格式转换类型和所述待转换数据转换后的数据格式类型。
5.根据权利要求1或2所述的装置，其特征在于，所述转换模块包括数据格式转换单元和地址转换单元；
其中，所述数据格式转换单元用于根据所述控制模块发送的所述控制指令，完成所述待转换数据的数据格式转换；
所述地址转换单元用于根据所述控制指令、所述待转换数据转换前的存储地址、所述待转换数据转换前的数据格式类型、以及所述待转换数据转换后的数据格式类型，获得所述待转换数据转换后的存储地址。
6.根据权利要3所述的装置，其特征在于，所述转换模块包括数据格式转换单元和地址转换单元；
其中，所述数据格式转换单元用于根据所述控制模块发送的所述控制指令，完成所述待转换数据的数据格式转换；
所述地址转换单元用于根据所述控制指令、所述待转换数据转换前的存储地址、所述待转换数据转换前的数据格式类型、以及所述待转换数据转换后的数据格式类型，获得所述待转换数据转换后的存储地址。
7.根据权利要4所述的装置，其特征在于，所述转换模块包括数据格式转换单元和地址转换单元；
其中，所述数据格式转换单元用于根据所述控制模块发送的所述控制指令，完成所述待转换数据的数据格式转换；
所述地址转换单元用于根据所述控制指令、所述待转换数据转换前的存储地址、所述待转换数据转换前的数据格式类型、以及所述待转换数据转换后的数据格式类型，获得所述待转换数据转换后的存储地址。
8.一种缓冲芯片，其特征在于，包括：总线接口、地址缓存单元、控制缓存单元、数据缓存单元，以及如权利要求1-7任一所述的装置。
9.一种数据格式转换方法，其特征在于，包括：
内存中的缓冲芯片的总线接口接收中央处理器CPU发送的数据拷贝命令，根据所述数据拷贝命令，将拷贝得到的待转换数据缓存至数据缓存单元，将所述待转换数据的存储地址缓存至地址缓存单元，将所述待转换数据的格式转换类型缓存至控制缓存模块；并将所述数据拷贝命令发送给数据格式转换装置的控制模块；
所述控制模块用于根据接收到的所述数据拷贝命令，向数据格式转换装置的转换模块发送控制指令，所述数据拷贝命令包含所述待转换数据、所述格式转换类型以及所述待转换数据的地址的信息；所述控制指令用于指示所述转换模块对所述待转换数据进行数据格式转换和存储地址映射；
所述转换模块根据接收到的所述控制指令，完成所述待转换数据的数据格式转换和存储地址映射，并将完成所述数据格式转换后的所述待转换数据发送给加速计算单元。
10.根据权利要求9所述的方法，其特征在于，所述控制指令中包含控制字；所述控制字包括转换模式开关控制字和格式转换类型控制字；
其中，所述转换模式开关控制字用于指示所述转换模块开启对所述待转换数据的数据格式转换，或者，所述转换模式开关控制字用于指示所述转换模块关闭对所述待转换数据的数据格式转换；
所述格式转换类型控制字用于指示所述待转换数据转换前的数据格式类型，以及所述待转换数据转换后的数据格式类型。
11.根据权利要求9所述的方法，其特征在于，所述控制指令中包含控制编码；
所述控制编码用于指示所述转换模块开启对所述待转换数据的数据格式转换，或者，关闭所述待转换数据的数据格式转换，或者，所述控制编码用于指示所述待转换数据转换前的格式转换类型和所述待转换数据转换后的数据格式类型。
12.根据权利要求9-11任一所述的方法，其特征在于，所述转换模块根据接收到的所述控制指令，完成所述待转换数据的数据格式转换和存储地址映射，包括：
所述转换模块根据所述控制模块发送的所述控制指令中，所述待转换数据转换前的格式转换类型和所述待转换数据转换后的数据格式类型，完成所述待转换数据的数据格式转换；
所述转换模块根据所述控制指令、所述待转换数据转换前的存储地址、所述待转换数据转换前的数据格式类型、以及所述待转换数据转换后的数据格式类型，获得所述待转换数据转换后的存储地址。
13.根据权利要求9-11任一所述的方法，其特征在于，所述数据拷贝命令定义为：
MemCopy(destination,source,size,direction,cpytype)
其中，MemCopy是函数名，表示所述CPU的主存储器和所述加速计算单元的设备存储器之间所述待转换数据的拷贝；destination表示所述待转换数据的目的地址；source表示所述待转换数据的原地址；size表示所述待转换数据的大小；direction表示所述待转换数据的拷贝方向：cpytype表示所述格式转换类型。
14.根据权利要求12所述的方法，其特征在于，所述数据拷贝命令定义为：
MemCopy(destination,source,size,direction,cpytype)
其中，MemCopy是函数名，表示所述CPU的主存储器和所述加速计算单元的设备存储器之间所述待转换数据的拷贝；destination表示所述待转换数据的目的地址；source表示所述待转换数据的原地址；size表示所述待转换数据的大小；direction表示所述待转换数据的拷贝方向：cpytype表示所述格式转换类型。
15.根据权利要求9-11任一所述的方法，其特征在于，所述完成所述待转换数据格式转换和存储地址映射包括：所述转换模块在写入时将所述待转换的数据存储成所述控制指令指示的格式转换类型，以及存储在所述控制指令指示的存储地址。
16.根据权利要求12所述的方法，其特征在于，所述完成所述待转换数据格式转换和存储地址映射包括：所述转换模块在写入时将所述待转换的数据存储成所述控制指令指示的格式转换类型，以及存储在所述控制指令指示的存储地址。
17.根据权利要求13所述的方法，其特征在于，所述完成所述待转换数据格式转换和存储地址映射包括：所述转换模块在写入时将所述待转换的数据存储成所述控制指令指示的格式转换类型，以及存储在所述控制指令指示的存储地址。
CN201580076244.0A 2015-04-23 2015-04-23 数据格式转换装置、缓冲芯片及方法 Active CN107209663B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2015/077311 WO2016169032A1 (zh) 2015-04-23 2015-04-23 数据格式转换装置、缓冲芯片及方法

Publications (2)

Publication Number Publication Date
CN107209663A CN107209663A (zh) 2017-09-26
CN107209663B true CN107209663B (zh) 2020-03-10

Family

ID=57143743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580076244.0A Active CN107209663B (zh) 2015-04-23 2015-04-23 数据格式转换装置、缓冲芯片及方法

Country Status (3)

Country Link
US (1) US10402119B2 (zh)
CN (1) CN107209663B (zh)
WO (1) WO2016169032A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10997492B2 (en) * 2017-01-20 2021-05-04 Nvidia Corporation Automated methods for conversions to a lower precision data format
CN112394993A (zh) * 2019-08-13 2021-02-23 上海寒武纪信息科技有限公司 半精度浮点转短整形指令处理装置、方法及相关产品
CN112434781A (zh) * 2019-08-26 2021-03-02 上海寒武纪信息科技有限公司 用于处理数据的方法、装置以及相关产品
KR20220030106A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 저장 장치, 저장 장치의 동작 방법 및 이를 포함한 전자 장치
CN113766270B (zh) * 2021-02-26 2024-06-18 北京沃东天骏信息技术有限公司 视频播放方法、***、服务器、终端设备、以及电子设备
CN112948129A (zh) * 2021-03-30 2021-06-11 深圳致星科技有限公司 基于联邦学习的数据传输优化方法、设备及可读存储介质
CN114327256A (zh) * 2021-11-22 2022-04-12 南京风兴科技有限公司 一种用于神经网络处理器的数据格式在线转换架构及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200173A (ja) * 1999-01-05 2000-07-18 Nec Ibaraki Ltd データ圧縮回路
CN1606353A (zh) * 2004-06-11 2005-04-13 上海大学 基于mcf5272平台的mpeg－4图像传输方法及***
CN101231865A (zh) * 2007-01-23 2008-07-30 联发科技股份有限公司 光储存媒体的写入方法及装置
CN103257847A (zh) * 2007-12-26 2013-08-21 英特尔公司 用于转换向量数据的方法、装置和指令
CN104364755A (zh) * 2012-05-19 2015-02-18 维努·坎达戴 用于通过中间阶层运算的并行计算来加速计算的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661427B1 (en) * 1998-11-09 2003-12-09 Broadcom Corporation Graphics display system with video scaler
US7885969B2 (en) 2007-09-17 2011-02-08 International Business Machines Corporation System and method for executing compute-intensive database user-defined programs on an attached high-performance parallel computer
US8898324B2 (en) * 2010-06-24 2014-11-25 International Business Machines Corporation Data access management in a hybrid memory server
US10069896B2 (en) * 2015-11-01 2018-09-04 International Business Machines Corporation Data transfer via a data storage drive
US20180150256A1 (en) * 2016-11-29 2018-05-31 Intel Corporation Technologies for data deduplication in disaggregated architectures
CN107317584B (zh) * 2017-06-28 2020-11-06 上海兆芯集成电路有限公司 加速压缩方法以及加速压缩装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200173A (ja) * 1999-01-05 2000-07-18 Nec Ibaraki Ltd データ圧縮回路
CN1606353A (zh) * 2004-06-11 2005-04-13 上海大学 基于mcf5272平台的mpeg－4图像传输方法及***
CN101231865A (zh) * 2007-01-23 2008-07-30 联发科技股份有限公司 光储存媒体的写入方法及装置
CN103257847A (zh) * 2007-12-26 2013-08-21 英特尔公司 用于转换向量数据的方法、装置和指令
CN104364755A (zh) * 2012-05-19 2015-02-18 维努·坎达戴 用于通过中间阶层运算的并行计算来加速计算的方法和装置

Also Published As

Publication number Publication date
US20180039446A1 (en) 2018-02-08
US10402119B2 (en) 2019-09-03
WO2016169032A1 (zh) 2016-10-27
CN107209663A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
CN107209663B (zh) 数据格式转换装置、缓冲芯片及方法
CN110647480B (zh) 数据处理方法、远程直接访存网卡和设备
CN112463714B (zh) 远程直接内存访问方法、异构计算***及电子设备
US11010056B2 (en) Data operating method, device, and system
US11132124B2 (en) Memory subsystem operations with unaligned and scatter gather feature to support convolution and dimension shuffle
TW201714090A (zh) 記憶體裝置、記憶體定址方法與包括有形儲存媒體的物品
CN112199040B (zh) 存储访问方法及智能处理装置
KR102617360B1 (ko) 바이트 어드레스 지정 가능한 메모리로서 비-휘발성 메모리에 액세스하는 방법 및 장치
US8943240B1 (en) Direct memory access and relative addressing
CN116601601A (zh) 在多过程***内执行可编程原子单元资源的方法
CN107250995B (zh) 存储器管理设备
US20220300447A1 (en) Deferred communications over a synchronous interface
CN113569508A (zh) 基于id进行数据索引与访问的数据库模型构建方法及设备
KR20230041593A (ko) 프로그래밍가능한 인터리브 입도를 갖는 cxl 타입-2 디바이스들을 위한 확장가능한 주소 디코딩 체계
CN104598404A (zh) 计算设备扩展方法和装置、以及可扩展的计算***
CN110633225B (zh) 实体存储对照表产生装置及方法
JP7017650B2 (ja) メモリ管理の方法、装置、およびシステム
CN103678244A (zh) 一种不使用应用处理器的智能设备
CN116483553A (zh) 计算设备、数据处理方法、***及相关设备
CN101488119B (zh) 地址译码方法、装置及单板
US11409539B2 (en) On-demand programmable atomic kernel loading
CN113806431A (zh) 一种传输仿真数据的方法、电子***及存储介质
US10261700B1 (en) Method and apparatus for streaming buffering to accelerate reads
CN113722110B (zh) 计算机***、内存访问方法及设备
CN113297111B (zh) 人工智能芯片及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant