CN107154450A - 一种用于垂直结构led芯片的多层键合方法 - Google Patents
一种用于垂直结构led芯片的多层键合方法 Download PDFInfo
- Publication number
- CN107154450A CN107154450A CN201610118860.4A CN201610118860A CN107154450A CN 107154450 A CN107154450 A CN 107154450A CN 201610118860 A CN201610118860 A CN 201610118860A CN 107154450 A CN107154450 A CN 107154450A
- Authority
- CN
- China
- Prior art keywords
- layers
- chip
- substrate
- bonding
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 136
- 238000010438 heat treatment Methods 0.000 claims abstract description 56
- 239000000463 material Substances 0.000 claims abstract description 31
- 238000001816 cooling Methods 0.000 claims abstract description 14
- 230000008569 process Effects 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 229910016347 CuSn Inorganic materials 0.000 claims description 13
- 229910052594 sapphire Inorganic materials 0.000 claims description 10
- 239000010980 sapphire Substances 0.000 claims description 10
- 229910002601 GaN Inorganic materials 0.000 claims description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 2
- 238000001704 evaporation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000005496 eutectics Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005494 condensation Effects 0.000 description 2
- 238000009833 condensation Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种用于垂直结构LED芯片的多层键合方法，包括如下步骤：S1：在键合机的下加热基板与上加热基板之间叠放至少两组待键合结构；所述待键合结构包括目标衬底及叠放于所述目标衬底上的晶片；所述目标衬底与所述晶片相对的一对表面中至少有一个表面形成有用于键合的键合材料层；S2：通过所述上加热基板及所述下加热基板对所述待键合结构施加压力，并将所述待键合结构加热到预设温度，使每一组待键合结构中的所述目标衬底及晶片通过所述金属层键合，得到至少两组键合结构。本发明通过多层堆叠方式，不但可获得稳定且良好的键合质量，并且可以通过调整升降温过程中上下基板的温度差来控制晶片的翘曲度，同时，极大地提高了生产效率。
Description
技术领域
本发明属于LED芯片领域，涉及一种用于垂直结构LED芯片的多层键合方法。
背景技术
传统的LED芯片是在蓝宝石衬底上生长外延，然后通过微加工技术得到的。蓝宝石衬底具有质量好，价格便宜，热稳定性好等特点。但蓝宝石的缺点限制了LED性能的进一步提高。主要有以下几个方面：首先，蓝宝石导电性能差，因此传统的LED正装芯片将P、N电极置于同侧，通过将部分外延刻蚀至N型氮化镓面，一方面会损失掉一部分的出光面积，另一方面会导致电流拥挤效应，使得PN结温升高从而导致LED的稳定性下降。其次，蓝宝石的热传导性能差，也会导致LED的节温升高，这在大功率大面积器件中更加严重。
针对蓝宝石衬底的不足，垂直结构LED采用键合工艺将LED芯片转移至导热和导电性能更好的衬底上，然后再通过剥离蓝宝石衬底，得到电极分布在上下两面的垂直结构。垂直结构有利于电流扩展，使得LED发光更均匀，提高载流子的注入效率。其次，垂直结构省去了表面制作N电极的空间，因此单位发光面积比正装结构大，提高了外延的利用效率。最后，键合上热导率高的衬底使得器件散热性能好，提高了可靠性。
在晶片键合过程中，一般采用热压键合等，保证LED器件转移至目标衬底时，需要综合考虑键合温度、压力、时间等因素对键合质量的影响。键合温度高低一方面对晶片的应力分布有直接的影响，同时对后续加工过程中的其他工艺如切割、劈裂等产生重要影响。因此，高效、稳定的键合工艺对垂直结构LED芯片的加工至关重要。
目前，市场上垂直结构芯片的键合工艺主要采用金属共晶键合，晶片摆法一般为单层结构，如图1所示，显示为现有技术中单层键合工艺示意图，其中，一次只将一片晶片101和一片目标衬底102键合在一起，其中，晶片101上方为上加热基板103，目标衬底102下方为下加热基板104。在共晶键合过程中，两种金属熔合为合金并固化。可用于共熔晶键合的金属材料有AuSi、AuSn、AuGe、CuSn、AlGe，以及其它一些不常用的合金材料。共晶键合过程中，基片上的金属层在被称为共熔温度Te的特定温度下相互熔合。金属共晶冷却后发生了数个重要的工艺变化。其中最显著的变化为晶片的翘曲度将极大地升高，而翘曲的升高会提高后续工艺的难度。目前单层键合工艺的缺点就在于：晶片的翘曲度不可控，并且键合效率低。
因此，如何提供一种新的用于垂直结构LED芯片的键合方法，以控制晶片的翘曲度、提高生产效率，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于垂直结构LED芯片的多层键合方法，用于解决现有技术中晶片的翘曲度不可控，并且键合效率低的问题。
为实现上述目的及其他相关目的，本发明提供一种用于垂直结构LED芯片的多层键合方法，所述键合方法包括如下步骤：
S1：在键合机的下加热基板与上加热基板之间叠放至少两组待键合结构；所述待键合结构包括目标衬底及叠放于所述目标衬底上的晶片；所述目标衬底与所述晶片相对的一对表面中至少有一个表面形成有用于键合的键合材料层；
S2：通过所述上加热基板及所述下加热基板对所述待键合结构施加压力，并将所述待键合结构加热到预设温度，使每一组待键合结构中的所述目标衬底及晶片通过所述金属层键合，得到至少两组键合结构。
可选地，于所述步骤S1中，在键合机的下加热基板与上加热基板之间叠放2-10组待键合结构。
可选地，于所述步骤S2中，当所述目标衬底与所述晶片的热膨胀系数不同时，在升降温过程中，上、下加热基板的温度不同，且所述目标衬底与所述晶片中热膨胀系数较大的一个与温度较低的加热基板接触；当所述目标衬底与所述晶片的热膨胀系数相同时，在升降温过程中，上、下加热基板的温度相同。
可选地，所述目标衬底为Si衬底，于所述步骤S1中，所述目标衬底与所述晶片相对的一对表面中仅所述晶片表面形成有所述键合材料层，且所述键合材料层选用Au层或AuSi层。
可选地，于所述步骤S1中，所述目标衬底与所述晶片相对的一对表面均形成有所述键合材料层。
可选地，所述目标衬底选自Si、Mo及CuMoCu衬底中的任意一种。
可选地，所述晶片包括基片及生长于所述基片上的氮化镓外延层；所述基片选自蓝宝石、Si、SiC及氮化镓衬底中的任意一种。
可选地，所述目标衬底与所述晶片相对的一对表面上的键合材料层选自以下任意一种组合：Au层-Si层、Au层-Sn层、Cu层-Sn层、Al层-Ge层、AuSi层-AuSi层、AuSn层-AuSn层、CuSn层-CuSn层、AlGe层-AlGe层、Au层-AuSi层、Au层-AuSn层、Cu层-CuSn层、Al层-AlGe层、AuSi层-Si层、AuSi层-Sn层、CuSn层-Sn层、AlGe层-Ge层。
可选地，通过蒸镀法形成所述键合材料层。
可选地，键合完毕后，位于上层的键合结构的翘曲度小于位于下层的键合结构的翘曲度。
如上所述，本发明的一种用于垂直结构LED芯片的多层键合方法，具有以下有益效果：本发明的用于垂直结构LED芯片的多层键合方法将两对或多对晶片以层叠的方式置入键合机中，通过控制压力以及上下基板的温度，将晶片与导热和导电性能良好的目标衬底键合在一起，该工艺不但可获得稳定且良好的键合质量，并且可以通过调整升降温过程中上下基板的温度差来控制晶片的翘曲度。同时，极大地提高了生产效率，用该工艺制备的垂直结构LED芯片可广泛应用于背光显示和照明等各种领域。
附图说明
图1显示为现有技术中单层键合工艺示意图。
图2显示为本发明的用于垂直结构LED芯片的多层键合方法的工艺流程图。
图3显示为本发明的用于垂直结构LED芯片的多层键合方法的工艺示意图。
元件标号说明
101 晶片
102 目标衬底
103 上加热基板
104 下加热基板
S1～S2 步骤
201 下加热基板
202 上加热基板
203 目标衬底
204 晶片
205 键合材料层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种用于垂直结构LED芯片的多层键合方法，请参阅图2，显示为该方法的工艺流程图，包括如下步骤：
S1：在键合机的下加热基板与上加热基板之间叠放至少两组待键合结构；所述待键合结构包括目标衬底及叠放于所述目标衬底上的晶片；所述目标衬底与所述晶片相对的一对表面中至少有一个表面形成有用于键合的键合材料层；
S2：通过所述上加热基板及所述下加热基板对所述待键合结构施加压力，并将所述待键合结构加热到预设温度，使每一组待键合结构中的所述目标衬底及晶片通过所述金属层键合，得到至少两组键合结构。
如图3所示，首先执行步骤S1，在键合机的下加热基板201与上加热基板202之间叠放至少两组待键合结构，本实施例中，在键合机的下加热基板201与上加热基板202之间叠放N组待键合结构，其中，N的范围是2-10。
需要指出的是，由于热传导距离有限，N的数值不宜太大，本实施例中，N的数值优选为3。
具体的，所述待键合结构包括目标衬底203及叠放于所述目标衬底203上的晶片204，且所述目标衬底203与所述晶片204相对的一对表面中至少有一个表面形成有用于键合的键合材料层5。作为示例，所述键合材料层205可采用蒸镀法形成。
作为示例，所述目标衬底203为导电导热性能良好的半导体或金属，包括但不限于Si、Mo及CuMoCu衬底中的任意一种。所述晶片204包括基片及生长于所述基片上的氮化镓外延层；所述基片选自蓝宝石、Si、SiC及氮化镓衬底中的任意一种，其中，在每一组待键合结构中，所述晶片204具有所述氮化镓外延层的一面朝向所述目标衬底203。
当选用AuSi共晶键合时，若所述目标衬底203选用Si衬底，则所述目标衬底203与所述晶片204相对的一对表面中可仅仅是所述晶片204表面形成有所述键合材料层205，且所述键合材料层选用Au层或AuSi层。此处，AuSi层指的是包含Au层及Si层的复合层。
在其它实施例中，所述目标衬底与所述晶片相对的一对表面也可均形成有所述键合材料层205。作为示例，所述目标衬底203与所述晶片204相对的一对表面上的键合材料层205选自以下任意一种组合：Au层-Si层、Au层-Sn层、Cu层-Sn层、Al层-Ge层、AuSi层-AuSi层、AuSn层-AuSn层、CuSn层-CuSn层、AlGe层-AlGe层、Au层-AuSi层、Au层-AuSn层、Cu层-CuSn层、Al层-AlGe层、AuSi层-Si层、AuSi层-Sn层、CuSn层-Sn层、AlGe层-Ge层，其中，对于每一种组合，两面上的键合材料层205均可互换。例如，对于Au层-Sn层组合，可以是所述目标衬底203的表面具有Au层键合材料层、所述晶片204表面具有Sn层键合材料层，也可以是所述目标衬底203的表面具有Sn层键合材料层、所述晶片204表面具有Au层键合材料层，此处不应过分限制本发明的保护范围。
然后执行步骤S2：通过所述上加热基板202及所述下加热基板201对所述待键合结构施加压力，并将所述待键合结构加热到预设温度，使每一组待键合结构中的所述目标衬底203及晶片204通过所述金属层205键合，得到至少两组键合结构。
此处，所述预设温度高于所述目标衬底与所述晶片相对的一对表面上的键合材料层的共晶温度。本实施例中，所述预设温度的范围优选为高于两表面键合材料层共晶温度20～30℃。例如，对于Au-Sn键合材料层，其共晶温度为278℃，则相应的所述预设温度在298～308℃范围内。
特别的，本发明中同时键合多组待键合结构，多层堆叠的方式使得热传导速率降低，减少了目标衬底与晶片的适配度，从而获得良好的键合质量，有效降低所述键合结构的翘曲率。并且，本发明同时键合得到多组键合结构，可以极大地提高生产效率。
进一步的，本发明还可以根据所述目标衬底203与晶片204的热导率和热膨胀系数的差异性，通过调整升降温过程中上下基板的温度差，来进一步降低键合结构的翘曲率。
具体的，当所述目标衬底与所述晶片的热膨胀系数不同时，在升降温过程中，上、下加热基板的温度不同，且所述目标衬底与所述晶片中热膨胀系数较大的一个与温度较低的加热基板接触；当所述目标衬底与所述晶片的热膨胀系数相同时，在升降温过程中，上、下加热基板的温度相同。
作为示例，以金锡键合为例，当所述目标衬底与所述晶片的热膨胀系数差异大于5×10-6/℃时，将升降温过程中上、下加热基板的温度差控制在50℃-80℃范围内，并保证膨胀系数较大的一方与温度较低的加热基板接触；当所述目标衬底与所述晶片的热膨胀系数差异小于5×10-6/℃时，将升降温过程中上、下加热基板的温度差控制在20℃-50℃范围内，并保证膨胀系数较大的一方与温度较低的加热基板接触；当所述目标衬底与所述晶片膨胀系数相同时(例如所述目标衬底与所述晶片为同一种材料)，则保证上、下加热基板无温差。在以上三种情形中，都需保证每组键合结构中的所述目标衬底与所述晶片的相对位置保持一致。
至此，采用本发明的键合方法一次键合得到了多组键合结构，需要指出的是，由于降温过程中冷却液及气体流通更靠近所述下加热基板201，因此下加热基板201的降温速率要大于上加热基板202的加热速率，使得键合完毕后，位于上层的键合结构的翘曲度小于位于下层的键合结构的翘曲度，虽然具有一定的不均匀性，但均在合格范围内。作为示例，键合完毕后，自下而上的键合结构的翘曲度依次300微米左右、280微米左右、260微米左右。
综上所述，本发明的用于垂直结构LED芯片的多层键合方法将两对或多对晶片以层叠的方式置入键合机中，通过控制压力以及上下基板的温度，将晶片与导热和导电性能良好的目标衬底键合在一起，该工艺不但可获得稳定且良好的键合质量，并且可以通过调整升降温过程中上下基板的温度差来控制晶片的翘曲度。同时，极大地提高了生产效率，用该工艺制备的垂直结构LED芯片可广泛应用于背光显示和照明等各种领域。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种用于垂直结构LED芯片的多层键合方法，其特征在于，所述键合方法包括如下步骤：
S1：在键合机的下加热基板与上加热基板之间叠放至少两组待键合结构；所述待键合结构包括目标衬底及叠放于所述目标衬底上的晶片；所述目标衬底与所述晶片相对的一对表面中至少有一个表面形成有用于键合的键合材料层；
S2：通过所述上加热基板及所述下加热基板对所述待键合结构施加压力，并将所述待键合结构加热到预设温度，使每一组待键合结构中的所述目标衬底及晶片通过所述金属层键合，得到至少两组键合结构。
2.根据权利要求1所述的用于垂直结构LED芯片的多层键合方法，其特征在于：于所述步骤S1中，在键合机的下加热基板与上加热基板之间叠放2-10组待键合结构。
3.根据权利要求1所述的用于垂直结构LED芯片的多层键合方法，其特征在于：于所述步骤S2中，当所述目标衬底与所述晶片的热膨胀系数不同时，在升降温过程中，上、下加热基板的温度不同，且所述目标衬底与所述晶片中热膨胀系数较大的一个与温度较低的加热基板接触；当所述目标衬底与所述晶片的热膨胀系数相同时，在升降温过程中，上、下加热基板的温度相同。
4.根据权利要求1所述的用于垂直结构LED芯片的多层键合方法，其特征在于：所述目标衬底为Si衬底，于所述步骤S1中，所述目标衬底与所述晶片相对的一对表面中仅所述晶片表面形成有所述键合材料层，且所述键合材料层选用Au层或AuSi层。
5.根据权利要求1所述的用于垂直结构LED芯片的多层键合方法，其特征在于：于所述步骤S1中，所述目标衬底与所述晶片相对的一对表面均形成有所述键合材料层。
6.根据权利要求5所述的用于垂直结构LED芯片的多层键合方法，其特征在于：所述目标衬底选自Si、Mo及CuMoCu衬底中的任意一种。
7.根据权利要求5所述的用于垂直结构LED芯片的多层键合方法，其特征在于：所述晶片包括基片及生长于所述基片上的氮化镓外延层；所述基片选自蓝宝石、Si、SiC及氮化镓衬底中的任意一种。
8.根据权利要求5所述的用于垂直结构LED芯片的多层键合方法，其特征在于：所述目标衬底与所述晶片相对的一对表面上的键合材料层选自以下任意一种组合：Au层-Si层、Au层-Sn层、Cu层-Sn层、Al层-Ge层、AuSi层-AuSi层、AuSn层-AuSn层、CuSn层-CuSn层、AlGe层-AlGe层、Au层-AuSi层、Au层-AuSn层、Cu层-CuSn层、Al层-AlGe层、AuSi层-Si层、AuSi层-Sn层、CuSn层-Sn层、AlGe层-Ge层。
9.根据权利要求1所述的用于垂直结构LED芯片的多层键合方法，其特征在于：通过蒸镀法形成所述键合材料层。
10.根据权利要求1所述的用于垂直结构LED芯片的多层键合方法，其特征在于：键合完毕后，位于上层的键合结构的翘曲度小于位于下层的键合结构的翘曲度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610118860.4A CN107154450A (zh) | 2016-03-02 | 2016-03-02 | 一种用于垂直结构led芯片的多层键合方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610118860.4A CN107154450A (zh) | 2016-03-02 | 2016-03-02 | 一种用于垂直结构led芯片的多层键合方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107154450A true CN107154450A (zh) | 2017-09-12 |
Family
ID=59791744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610118860.4A Pending CN107154450A (zh) | 2016-03-02 | 2016-03-02 | 一种用于垂直结构led芯片的多层键合方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107154450A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111118459A (zh) * | 2019-12-30 | 2020-05-08 | 有研亿金新材料有限公司 | 一种高性能铁磁性靶材的制备方法 |
| CN112420882A (zh) * | 2020-11-06 | 2021-02-26 | 河源市天和第三代半导体产业技术研究院 | 一种led半导体晶片的多片键合结构 |
| CN113193109A (zh) * | 2021-04-30 | 2021-07-30 | 济南晶正电子科技有限公司 | 一种复合薄膜的制备方法及复合薄膜 |
| CN113506784A (zh) * | 2021-09-09 | 2021-10-15 | 中国电子科技集团公司第五十五研究所 | 一种具有特殊沟槽的高强度键合结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102485639A (zh) * | 2011-09-28 | 2012-06-06 | 中国科学院上海微***与信息技术研究所 | 基于金诱导非晶硅结晶的低温键合方法 |
| CN202585350U (zh) * | 2012-01-05 | 2012-12-05 | 杨继远 | 一种通过键合实现的新型晶圆片 |
| CN103456652A (zh) * | 2013-09-13 | 2013-12-18 | 华进半导体封装先导技术研发中心有限公司 | 混合键合实现方法 |
| CN105140144A (zh) * | 2015-09-02 | 2015-12-09 | 武汉新芯集成电路制造有限公司 | 一种介质加压热退火混合键合方法 |
-
2016
- 2016-03-02 CN CN201610118860.4A patent/CN107154450A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102485639A (zh) * | 2011-09-28 | 2012-06-06 | 中国科学院上海微***与信息技术研究所 | 基于金诱导非晶硅结晶的低温键合方法 |
| CN202585350U (zh) * | 2012-01-05 | 2012-12-05 | 杨继远 | 一种通过键合实现的新型晶圆片 |
| CN103456652A (zh) * | 2013-09-13 | 2013-12-18 | 华进半导体封装先导技术研发中心有限公司 | 混合键合实现方法 |
| CN105140144A (zh) * | 2015-09-02 | 2015-12-09 | 武汉新芯集成电路制造有限公司 | 一种介质加压热退火混合键合方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111118459A (zh) * | 2019-12-30 | 2020-05-08 | 有研亿金新材料有限公司 | 一种高性能铁磁性靶材的制备方法 |
| CN112420882A (zh) * | 2020-11-06 | 2021-02-26 | 河源市天和第三代半导体产业技术研究院 | 一种led半导体晶片的多片键合结构 |
| CN112420882B (zh) * | 2020-11-06 | 2021-09-10 | 河源市天和第三代半导体产业技术研究院 | 一种led半导体晶片的多片键合结构 |
| CN113193109A (zh) * | 2021-04-30 | 2021-07-30 | 济南晶正电子科技有限公司 | 一种复合薄膜的制备方法及复合薄膜 |
| CN113506784A (zh) * | 2021-09-09 | 2021-10-15 | 中国电子科技集团公司第五十五研究所 | 一种具有特殊沟槽的高强度键合结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067780B2 (en) | Light emitting device and the manufacture method thereof | |
| CN102214649B (zh) | 一种led封装结构及其制备方法 | |
| TW201131828A (en) | LED flip-chip package structure with dummy bumps | |
| CN107154450A (zh) | 一种用于垂直结构led芯片的多层键合方法 | |
| CN102610735B (zh) | 一种具有电热分离结构的发光器件及其制造方法 | |
| CN102376845A (zh) | 发光二极管的封装结构 | |
| CN101359704B (zh) | 发光元件及其制造方法 | |
| CN101442099A (zh) | 一种低热阻发光二极管芯片的结构及其制作方法 | |
| CN101369615B (zh) | 低热阻大功率发光二极管的封装方法 | |
| CN102194972B (zh) | 发光装置封装元件 | |
| CN103915557A (zh) | 一种使用陶瓷散热的高功率led灯具 | |
| CN100414704C (zh) | 平面倒装led集成芯片及制造方法 | |
| CN101409319A (zh) | 一种使用键合技术的发光二极管制造方法 | |
| Cheng | Thermal management of high-power white LED package | |
| CN203312358U (zh) | Led芯片倒装结构 | |
| CN102569573A (zh) | 改善热传导的led芯片 | |
| TW200834958A (en) | Light-emitting diode assembly, method of making the same and substrate thereof | |
| CN103247742B (zh) | 一种led散热基板及其制造方法 | |
| CN102214746A (zh) | 一种氮化镓基功率型led芯片制作方法 | |
| CN102226995B (zh) | 一种led封装结构及其制备方法 | |
| CN102064249B (zh) | 一种新型氮化镓led芯片电极结构的制作方法 | |
| CN102214652B (zh) | 一种led封装结构及其制备方法 | |
| CN100367522C (zh) | 具有热电器件的发光二极管封装结构 | |
| Zhang et al. | Research progress on packaging thermal management techniques of high power led | |
| CN1949489A (zh) | Led芯片散热装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170912 |
|
| RJ01 | Rejection of invention patent application after publication |