CN107154353A - 晶圆热处理的方法 - Google Patents

晶圆热处理的方法 Download PDF

Info

Publication number
CN107154353A
CN107154353A CN201610120562.9A CN201610120562A CN107154353A CN 107154353 A CN107154353 A CN 107154353A CN 201610120562 A CN201610120562 A CN 201610120562A CN 107154353 A CN107154353 A CN 107154353A
Authority
CN
China
Prior art keywords
wafer
oxygen
treating methods
gas
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610120562.9A
Other languages
English (en)
Other versions
CN107154353B (zh
Inventor
肖德元
张汝京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zing Semiconductor Corp
Original Assignee
Zing Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zing Semiconductor Corp filed Critical Zing Semiconductor Corp
Priority to CN201610120562.9A priority Critical patent/CN107154353B/zh
Priority to TW105113336A priority patent/TWI585250B/zh
Priority to US15/268,006 priority patent/US9793138B2/en
Publication of CN107154353A publication Critical patent/CN107154353A/zh
Application granted granted Critical
Publication of CN107154353B publication Critical patent/CN107154353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提出了一种晶圆热处理的方法,将晶圆置于含有一无氧混合气体的环境中,对该晶圆的一表面进行一快速升温处理,接着将该晶圆置于一含有一含氧气体的环境中,对该晶圆的一表面进行一快速降温处理,使得晶圆的表面上形成一无缺陷区,获得在之后工艺中可以释放出以改善半导体器件的界面特性的氘,并控制体微缺陷的位置远离制造半导体器件的有源区。

Description

晶圆热处理的方法
技术领域
本发明是关于晶圆制造领域,尤其关于一种晶圆热处理的方法。
背景技术
作为制造半导体器件原料之一的单晶硅经由被称之为柴氏长晶法(Czochralski process,简称CZ法)、浮融带长晶法(Floating zone method,简称FZ法)等晶体生长技术生长成圆柱形的单晶硅晶锭(ingot)。以CZ法为例,硅石被放置在坩锅炉中加热融化,再以一根直径约10mm的棒状晶种浸入融熔硅中,晶种被微微的旋转向上提升,此时融熔硅中的硅原子会在接续晶种的单晶体的晶格排列方向继续结晶,并延续其规则的晶格结构。若整个结晶环境稳定,就可以周而复始的形成结晶,最后形成一根圆柱形的原子排列整齐的硅单晶晶体,即硅单晶硅晶锭。硅单晶硅晶锭接着通过诸如切片、研磨、蚀刻、清洗、抛光等一系列晶圆加工工艺而被加工成晶圆。
然而,在硅单晶成长的过程中、晶圆制造及后续形成半导体器件的各种工艺中,或多或少会因结晶不完美、工艺或结构产生的应力、剪力、或受到外界的杂质渗入而产生各种形式的缺陷。举例来说,硅单晶成长过程中产生的空位(vacancy)、自间隙(self interstitialcy)等点缺陷、在拉晶时不可避免地渗入来自石英坩锅的氧杂质、在制作半导体器件的结构的过程中受到应力或剪力影响而产生的位错(dislocation)、工艺中引入的金属杂质等。由于这些缺陷附近的硅原子及自间隙硅本身具有未键结的电子,导致容易在半导体器件中的界面或表面上形成悬挂键,且随着偏压的不同,使得载流子在此复合(recombination)而减少或产生(generation)额外的载流子,进一步导致电子迁移率(electron mobility)下降,以致降低半导体器件的效能。类似地,金属杂质对制作出来的半导体器件的电子特性也会造成不利的影响,如:使栅极氧化层崩溃电压降低、漏电流增加等。
另一问题是热载流子效应(Hot carrier effect),其是由于半导体器件尺度愈趋微小,载流子在高电场中获得足够能量产生撞击,而使少部分载流子注入栅极氧化层。如此会造成半导体器件性能退化及其可靠度不良的问题。
目前常见的改善方法之一是使用氢气钝化处理(Hydrogen passivationtreatment)技术,将制作好半导体器件的晶圆置放在氢气环境中进行退火,使悬挂键与氢结合,从而降低悬挂键的数量及其对半导体器件操作带来的不利影响。又如,专利号5872387的美国专利揭露在半导体器件制作完成时,将之以氘气调理,使得氘与三、四或五族元素以共价键结合,形成较为稳定的结构,从而减缓去钝化(depassivation)现象的发生,避免热载流子的穿透,降低漏电流,提高器件的性能与可靠性。然而,半导体器件中掺杂许多种类的掺杂物,这些掺杂物与高反应的氢气或氘气在高温环境可能会发生不同的反应而影响半导体器件的特性,因此提高钝化处理工艺参数优化的难度。
目前常见的另一改善方法是使用在由晶圆中残留的间隙氧(Interstitialoxygen)在后续热工艺过程中生长成的氧沉淀(Oxygen precipitation)提供内质吸除(Intrinsic gettering)金属杂质的功能,还可以一并防止位错(dislocation)滑移,带来提高机械强度及半导体器件良率的效果。然而,若这些氧沉淀是出现在器件有源区中,会导致栅极氧化物的完整性降低,以及不必要的基板漏电流等问题,不符日趋精密的半导体器件的需求,因此氧沉淀须要是形成于器件有源区之外,如块体区,才不致影响半导体器件的操作。因此,如何使氧沉淀以适宜的深度、密度与大小分布于晶圆中,一直是业界持续精进的目标之一。
发明内容
本发明的一目的在于提供一种晶圆热处理的方法,将晶圆置于含有一无氧混合气体的环境中,对该晶圆的一表面进行一快速升温处理,再将该晶圆置于含有一含氧气体的环境中,对该晶圆的一表面进行一快速降温处理,藉此减少结晶原生缺陷,阻碍内质点缺陷的聚集,在该晶圆的该表面上形成一无缺陷区(Denuded zone,简称DZ)。
本发明的另一目的在于提供一种晶圆热处理的方法,将晶圆置于含有一无氧混合气体的环境中,对该晶圆的一表面进行一快速升温处理,再将该晶圆置于含有一含氧气体的环境中,对该晶圆的一表面进行一快速降温处理,促使体微缺陷在接近预定制造半导体器件处形成,以避免在器件有源区形成体微缺陷(Bulk micro defect,简称MBD),压制位错滑移,并提升内质吸除金属杂质的效果。
本发明的另一目的在于提供一种晶圆热处理的方法,将晶圆置于含有一无氧混合气体的环境中,对该晶圆的一表面进行一快速升温处理,再将该晶圆置于含有一含氧气体的环境中,对该晶圆的一表面进行一快速降温处理,使部分的氘以间隙杂质的形式存在晶圆中,提供在形成半导体器件过程中透过这些氘与界面上的悬挂键结合,形成较为稳定的结构的潜力,从而提升半导体器件的效能。
本发明的又一目的在于提供一种晶圆热处理的方法,将晶圆置于含有一无氧混合气体的环境中,对该晶圆的一表面进行一快速升温处理,再将该晶圆置于含有一含氧气体的环境中,对该晶圆的一表面进行一快速降温处理,藉此减缓去钝化现象,确保半导体器件的性能,且提高半导体器件对热载流子穿透的抵抗力,降低漏电流的潜在风险,提升半导体器件的可靠性。
为了实现上述任一目的、解决任一问题或达成任一对晶圆或半导体器件有益的效果,本发明提出了一种晶圆热处理的方法,包括下列步骤:将至少一晶圆置于一含有一无氧混合气体的环境中,对该晶圆的一表面进行一快速升温处理,使该晶圆升温至一预定高温,该无氧混合气体包含氘气及至少一低活性气体;在该晶圆升温至该预定高温之后,将该晶圆置于一含有一含氧气体的环境中,对该晶圆的一表面进行一快速降温处理。
该将至少一晶圆置于一含有一无氧混合气体的环境中,对该至少一晶圆的一表面进行一快速升温处理,使该至少一晶圆升温至一预定高温的步骤较佳是在该晶圆经切片形成之后至在该晶圆上制作多个半导体器件的一结构之间执行,以避免在执行本发明的前述步骤时,同时对半导体器件的多种不同成分或结构产生不同的影响,甚至是不利的影响,并简化将前述步骤优化的过程。
进一步地,在该晶圆热处理的方法中,该低活性气体可选择性地包括氩气及/或氮气,该含氧气体包含氧气或可选择性地额外包括含氮气体。该无氧混合气体、低活性气体及含氧气体中的各种气体的组成与比例可以依据所适用的晶圆及/或需求的半导体器件的特性调整,举例来说,该无氧混合气体中氩气的气体分压可介于1%至99%之间,氮气的气体分压可介于1%至99%之间,氘气的气体分压可介于1%至99%之间,该含氧气体中氧气的气体分压可介于10%至100%、或1%至99%之间,含氮气体的气体分压可介于1%至99%之间。
其次,该晶圆热处理的方法中的快速升/降温处理可藉由各种设备执行快速升/降温处理之至少一者,在此无须限定。快速升/降温处理中快速升温及快速降温的次数、轮流转换次数、处理期间的起始温度、到达的预定温度及温度升降变化的温度梯度在此无须限制,举例来说,在前述快速降温处理之后可再次进行另一快速升温处理及/或另一快速降温处理。较佳地,前述预定高温是介于1200℃至1400℃之间,前述快速降温处理是以介于50℃/sec至150℃/sec之间的一温度梯度从该预定高温降温,然本发明并不限于此。
经施以本发明的该晶圆热处理的方法,该晶圆中的一氮固溶体浓度较佳但不限于是介于1×1012原子/cm3至8×1018原子/cm3之间,该晶圆中的一氘固溶体浓度较佳但不限于是介于1×1012原子/cm3至8×1018原子/cm3之间,该晶圆的一表面较佳但不限于形成深度介于3μm至30μm之间的一无缺陷区,该无缺陷区下的一块体区较佳形成多个体微缺陷。
因此,经本发明所提供的晶圆热处理的方法处置过的晶圆,较佳可减少其中点缺陷,在其表面上形成一无缺陷区,获得在之后工艺中可以释放出以改善半导体器件的界面特性的氘,并控制体微缺陷的位置远离半导体器件,亦可帮助半导体器件避免热载流子的穿透,降低漏电流,减缓去钝化现象,提高半导体器件的性能与可靠性。
附图说明
图1为本发明一实施例中晶圆热处理的方法的流程图。
具体实施方式
为进一步说明各实施例,本发明乃提供有图式。这些图式乃为本发明揭露内容之一部分,其主要系用以说明实施例,并可配合说明书之相关描述来解释实施例的运作原理。配合参考这些内容,本领域具有通常知识者应能理解其他可能的实施方式以及本发明之优点。因此,下列描述应当被解释为对于本领域技术人员的广泛理解,而并不作为对本发明的限制。
为了清楚说明,在此不描述实际实施例的全部特征,也不详细描述公知的功能和结构,因为如此会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关***或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和申请专利范围,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、清晰地辅助说明本发明实施例的目的。
请参考图1,其为本发明一实施例中晶圆热处理的方法的流程图。在步骤S110中,经切片形成至少一晶圆。在此晶圆可选择性地预先从CZ、FZ法或其他晶体生长技术之一者制作成的单晶硅晶锭通过诸如切片、研磨、蚀刻、清洗、抛光等一系列晶圆加工工艺而被加工制成。之后,在步骤S120中,该晶圆被置于含有一无氧混合气体的环境中,对该晶圆的一表面进行一快速升温处理,使晶圆升温至一预定高温,该无氧混合气体包含氘气及至少一低活性气体。在该至少一晶圆升温至该预定高温之后,在步骤S130中,将该晶圆置于一含有一含氧气体的环境中,对该晶圆的一表面进行一快速降温处理。其后,在步骤S140中,在该晶圆上制作多个半导体器件的一结构,如半导体器件的栅极氧化层、介电质膜层等结构。因此,可知在执行步骤S120、S130时,晶圆上可选择性地尚未完整地制作出半导体器件,甚至是尚未制作出半导体器件的任何结构,如此可避免执行步骤S120、S130时直接对半导体器件中许多种类的元素与结构的特性作或多或少的影响,而增加控制工艺参数的复杂度。
被执行步骤S120、S130的该表面可选择性地包括该晶圆的单一表面或上下两表面,若以前者为例,可在晶圆主动表面与晶圆背表面选择,此处皆为晶圆主动表面。在此的晶圆是以单晶硅晶圆为例,本发明并不限于此。由于单晶硅晶圆的晶体具有晶格方向性,被执行步骤S120、S130的表面可能为特定晶格方向上的表面,比如说[100]方向的表面、[110]方向的表面或其他方向的表面,在此无须限制。
在实际执行步骤S120、S130时,举例来说,该含有无氧混合气体或含氧气体的环境可为一装设有许多加热及降温设施并使该无氧混合气体及含氧气体先后通入并充盈其中的单一一个腔室、炉管或其类或分别通入不同的腔室、炉管或其类,比如说包括卤素灯管(Halogen lamp)及水循环***的单芯片快速升降温处理(Rapid thermal processing)工艺设备,然本发明并不限于此。
该低活性气体可选择性地额外包括氩气及/或氮气,即无氧混合气体可选择性地含有氘气、氩气及/或氮气,该含氧气体包含氧气或可选择性地额外包括一含氮气体,如:氮气、一氧化氮及/或二氧化氮。由于快速升/降温处理的处理时间较短、热效率高,在无氧混合气体中添加惰性的氩气及/或活性相对较低的氮气可以折冲无氧混合气体及/或含氧气体的活性。该无氧混合气体及含氧气体中的各种气体的组成与比例可以依据所适用的晶圆及/或需求的半导体器件的特性调整,举例来说,该无氧混合气体中氩气的气体分压可介于1%至99%之间,较佳是介于5%至15%之间,氮气的气体分压可介于1%至99%之间,氘气的气体分压可介于1%至99%之间,较佳是介于85%至95%之间,该含氧气体中氧气的气体分压可介于10%至100%、或1%至99%之间,较佳是介于5%至15%之间,含氮气体的气体分压可介于1%至99%之间,较佳是介于5%至15%之间。在快速升/降温处理过程中,该无氧混合气体及含氧气体中的各种气体的气体分压较佳为一固定值,然而亦可依需求随时、随温度或温度梯度变动。
在步骤S120、步骤S130中的处理时间、起始温度、到达的预定温度及温度升降变化的温度梯度并无特定,详细的工艺参数在此示例性地是在步骤S120中,使该晶圆从介于1000℃至1200℃之间的一起始温度开始,经快速升温以介于600℃/see至800℃/see的一温度梯度升温至介于1200℃至1400℃之间的一预定高温后,紧接着在步骤S130中,经快速降温以介于50℃/see至150℃/see的一温度梯度降温至介于400℃至600℃之间的一预定低温。在其他实施例中,亦可视需求选择性地在快速升温或快速降温中维持一预定温度一段时间,如:将晶圆经快速升温加热至一预定高温之后,维持该预定高温一段时间,再经快速降温至一预定低温,或者在另一实施例中,可以在步骤S120、S130之后亦可视需求选择性重复执行任意次数的额外的快速升温及/或快速降温或任意次数轮流转换,在此无须限制。
快速升温处理提供能量促使晶圆表面排列无序的原子移动至位能最低的晶格位置上,消除空位、自间隙等点缺陷而形成近似完美的单晶层,因此减少结晶原生缺陷,阻碍内质点缺陷的聚集。此晶圆表面形成的近似完美的单晶层在此称为一无缺陷区,其深度较佳为介于3μm至30μm之间。此无缺陷区较佳供之后形成多个半导体器件之用,由于其中甚少缺陷,此种晶圆具有潜力制造出具有优良特性的半导体器件。在此可藉由调整无氧混合气体中各种气体的比例,并控制此比例,来获得高质量的无缺陷区。
快速升温处理促使该无氧混合气体中的部分氘气及/或氮气固溶于晶圆中,较佳使晶圆中的氮固溶体浓度是介于1×1012原子/cm3至8×1018原子/cm3之间,氘固溶体浓度是介于1×1012原子/cm3至8×1018原子/cm3之间。该无氧混合气体中部份的氘气以间隙式杂质型态存在于硅原子间隙。晶圆中包括以间隙式杂质型态存在的氘可以带来优异的潜力,然而其作用是需要在后续的工艺或半导体器件的操作中才得以发挥。举例来说,在晶圆供作制造基板于其上制作半导体器件时,氘会扩散出来与界面上的悬挂键结合,形成较为稳定的共价键结构,从而提升半导体器件的效能。比如在形成栅极氧化层、介电质膜层等结构时,氘会扩散出来与栅极氧化层和硅之间的界面或介电层的界面上的悬挂键结合。因此,可减缓在半导体器件使用过程中逐渐显著的去钝化现象,确保半导体器件的性能,并提高半导体器件对热载流子穿透的抵抗力,降低漏电流的潜在风险,提升半导体器件的可靠性。
由于在高温时晶圆中的固溶氧含量较低温时来得大,晶圆背表面的残留空位浓度高,且协同含氧气体中的氧气,经快速降温处理会促使氧气在晶圆中沉淀,造成无缺陷区下的一块体区形成多个体微缺陷,较佳是使体微缺陷形成在晶圆表面3μm至30μm深度以下的块体区,并且避免形成在器件有源区。若含氧气体含有氮气、一氧化氮或二氧化氮,也可以促进形成氧沉淀,提升氧沉淀的密度,还可以提高晶圆的机械强度,抑制空洞型缺陷。这些体微缺陷也带来优异的效果:由于体微缺陷与半导体器件位置相近,在之后制造半导体器件时,可有效发挥内质吸除金属杂质的效果,减少金属杂质对半导体器件的不利影响。配合控制快速升/降温处理的温度梯度,可提升体微缺陷的密度、控制体微缺陷的尺寸,如此得以有效压制在快速升/降温处理或半导体器件工艺中因剪应力造成的位错的滑移,使半导体器件的机械特性不致劣化。
除此之外,在快速升温处理之后,藉由在含氧气体中进行快速降温处理,还可更为消除结晶原生缺陷,以获得更为优良质量的无缺陷区。
因此,从上述中可以得知,经本发明所提供的晶圆热处理的方法处置过的晶圆,较佳可减少其中点缺陷,在其表面上形成一无缺陷区,获得在之后工艺中可以释放出以改善半导体器件的界面特性的氘,并控制体微缺陷的位置远离半导体器件,亦可帮助半导体器件避免热载流子的穿透,降低漏电流,减缓去钝化现象,提高半导体器件的性能与可靠性。
以上叙述依据本发明多个不同实施例,其中各项特征可以单一或不同结合方式实施。因此,本发明实施方式之揭露为阐明本发明原则之具体实施例,应不拘限本发明于所揭示的实施例。进一步言之,先前叙述及其附图仅为本发明示范之用,并不受其限囿。其他器件之变化或组合皆可能,且不悖于本发明之精神与范围。

Claims (13)

1.一种晶圆热处理的方法,其特征在于,包括;
将至少一晶圆置于一含有一无氧混合气体的环境中,对该至少一晶圆的一表面进行一快速升温处理,使该至少一晶圆升温至一预定高温,该无氧混合气体包含氘气及至少一低活性气体;及
在该至少一晶圆升温至该预定高温之后,将该至少一晶圆置于一含有一含氧气体的环境中,对该至少一晶圆的一表面进行一快速降温处理。
2.如权利要求1所述的晶圆热处理的方法,其特征在于,该至少一低活性气体包括氩气和氮气。
3.如权利要求2所述的晶圆热处理的方法,其特征在于,该无氧混合气体中氩气的气体分压介于1%至99%之间。
4.如权利要求2所述的该晶圆热处理的方法,其特征在于,该无氧混合气体中氮气的气体分压介于1%至99%之间。
5.如权利要求1所述的晶圆热处理的方法,其特征在于,该无氧混合气体中氘气的气体分压介于1%至99%之间。
6.如权利要求1所述的晶圆热处理的方法,其特征在于,该预定高温是介于1200℃至1400℃之间。
7.如权利要求1所述的晶圆热处理的方法,其特征在于,该快速降温处理是以介于50℃/sec至150℃/sec之间的一温度梯度从该预定高温降温。
8.如权利要求1所述的晶圆热处理的方法,其特征在于,该含氧气体包含氧气,该氧气的气体分压介于10%至100%之间。
9.如权利要求1所述的晶圆热处理的方法,其特征在于,该含氧气体中包含氧气及含氮气体,该氧气的气体分压介于1%至99%之间,且该含氮气体的气体分压介于1%至99%之间。
10.如权利要求1所述的晶圆热处理的方法,其特征在于,该晶圆中的一氮固溶体浓度是介于1×1012原子/cm3至8×1018原子/cm3之间。
11.如权利要求1所述的晶圆热处理的方法,其特征在于,该晶圆中的一氘固溶体浓度是介于1×1012原子/cm3至8×1018原子/cm3之间。
12.如权利要求1所述的晶圆热处理的方法,其特征在于,该晶圆的一表面形成深度介于3μm至30μm之间的一无缺陷区,该无缺陷区下的一块体区形成多个体微缺陷。
13.如权利要求1所述的晶圆热处理的方法,其特征在于,该将将至少一晶圆置于一含有一无氧混合气体的环境中,对该至少一晶圆的一表面进行一快速升温处理,使该至少一晶圆升温至一预定高温的步骤是在该晶圆经切片形成之后至在该晶圆上制作多个半导体器件的一结构之间执行。
CN201610120562.9A 2016-03-03 2016-03-03 晶圆热处理的方法 Active CN107154353B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610120562.9A CN107154353B (zh) 2016-03-03 2016-03-03 晶圆热处理的方法
TW105113336A TWI585250B (zh) 2016-03-03 2016-04-28 晶圓熱處理的方法(二)
US15/268,006 US9793138B2 (en) 2016-03-03 2016-09-16 Thermal processing method for wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610120562.9A CN107154353B (zh) 2016-03-03 2016-03-03 晶圆热处理的方法

Publications (2)

Publication Number Publication Date
CN107154353A true CN107154353A (zh) 2017-09-12
CN107154353B CN107154353B (zh) 2020-01-24

Family

ID=59687836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610120562.9A Active CN107154353B (zh) 2016-03-03 2016-03-03 晶圆热处理的方法

Country Status (3)

Country Link
US (1) US9793138B2 (zh)
CN (1) CN107154353B (zh)
TW (1) TWI585250B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321334A (zh) * 1998-09-02 2001-11-07 Memc电子材料有限公司 具有改进的内部收气的热退火晶片
TW200400642A (en) * 2002-04-26 2004-01-01 Sumitomo Mitsubishi Silicon High resistance silicon wafer and manufacturing method for the same
TW200736423A (en) * 2006-01-31 2007-10-01 Sumco Corp Silicon wafer and method for producing same
US20090242843A1 (en) * 2006-06-20 2009-10-01 Shin-Etsu Handotai Co., Ltd Method for Manufacturing Silicon Wafer and Silicon Wafer Manufactured by this Method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071751A (en) * 1997-04-28 2000-06-06 Texas Instruments Incorporated Deuterium sintering with rapid quenching
US6576522B2 (en) * 2000-12-08 2003-06-10 Agere Systems Inc. Methods for deuterium sintering
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Sumco シリコン半導体基板の熱処理方法
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5572569B2 (ja) * 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1321334A (zh) * 1998-09-02 2001-11-07 Memc电子材料有限公司 具有改进的内部收气的热退火晶片
TW200400642A (en) * 2002-04-26 2004-01-01 Sumitomo Mitsubishi Silicon High resistance silicon wafer and manufacturing method for the same
TW200736423A (en) * 2006-01-31 2007-10-01 Sumco Corp Silicon wafer and method for producing same
US20090000537A1 (en) * 2006-01-31 2009-01-01 Sumco Corporation Silicon wafer and method for producing same
US20090242843A1 (en) * 2006-06-20 2009-10-01 Shin-Etsu Handotai Co., Ltd Method for Manufacturing Silicon Wafer and Silicon Wafer Manufactured by this Method

Also Published As

Publication number Publication date
TW201732099A (zh) 2017-09-16
US9793138B2 (en) 2017-10-17
US20170256420A1 (en) 2017-09-07
CN107154353B (zh) 2020-01-24
TWI585250B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
US7704318B2 (en) Silicon wafer, SOI substrate, method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing SOI substrate
CN101155950B (zh) 硅单晶的培育方法、以及硅晶片和使用该硅晶片的soi衬底
US8211228B2 (en) Method for producing single crystal and a method for producing annealed wafer
CN101160420A (zh) 硅单晶的制造方法和硅晶片
CN107533959A (zh) 外延硅晶片的制造方法
CN103003927A (zh) 硅基板的制造方法及硅基板
JP2007045662A (ja) 半導体シリコンウェーハおよびその製造方法
CN107532325B (zh) 硅外延晶圆及其制造方法
JP2011029429A (ja) シリコンウェーハの熱処理方法
TWI628317B (zh) 柴氏拉晶法生長單晶矽的方法
JP2019206451A (ja) シリコン単結晶の製造方法、エピタキシャルシリコンウェーハ及びシリコン単結晶基板
JP2011054821A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2006093645A (ja) シリコンウェーハの製造方法
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
CN107154353A (zh) 晶圆热处理的方法
JP6432879B2 (ja) エピタキシャルウェーハの製造方法
JP6172013B2 (ja) Gsgg単結晶の製造方法と酸化物ガーネット単結晶膜の製造方法
JP5668786B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの製造方法
CN107154354A (zh) 晶圆热处理的方法
US20190006190A1 (en) Fz silicon and method to prepare fz silicon
JP2017075084A (ja) 単結晶シリコンインゴット及びウエハ形成方法
JP2003160395A (ja) 耐反りシリコンウエハ
JP2015008314A (ja) エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant