CN107153308B - 阵列基板及制作方法 - Google Patents
阵列基板及制作方法 Download PDFInfo
- Publication number
- CN107153308B CN107153308B CN201710464019.5A CN201710464019A CN107153308B CN 107153308 B CN107153308 B CN 107153308B CN 201710464019 A CN201710464019 A CN 201710464019A CN 107153308 B CN107153308 B CN 107153308B
- Authority
- CN
- China
- Prior art keywords
- line
- scanning
- scanning line
- active layer
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000002161 passivation Methods 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供了一种阵列基板,包括基板、多条扫描线、设于扫描线上的有源层、与扫描线交错设置的多条数据线、与有源层接触的漏电极、形成于漏电极上的钝化层及形成于钝化层上的像素电极,所述扫描线上位于数据线交错的位置处分别开有扫描线孔,所述数据线上与扫描线交错的这部分线体中,线体的一部分线体与扫描线孔重叠,线体的另一部分线体与有源层重叠并相互搭接。本发明还提供了一种阵列基板的制作方法。与现有技术相比,通过在扫描线上与数据线交错的位置处开设扫描线孔,使扫描线与数据线重叠的面积减小,从而减小了寄生电容进而减小真空电压对面板显示的影响,这样还可以在提高像素电极开口率的同时,保持扫描线的电阻阻值不变。
Description
技术领域
本发明涉及一种液晶显示面板技术,特别是一种阵列基板及制作方法。
背景技术
液晶显示器(Liquid Crystal Display,LCD)具有机身薄、省电、无辐射等众多优点,得到了广泛的应用,如:液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等,在平板显示领域中占主导地位。
薄膜晶体管(Thin Film Transistor,TFT)液晶显示器是目前主流市场最常见的液晶显示器,而TFT像素设计中一般采用遮光型结构设计以降低背光源光照导致的漏电流偏大影响的问题;遮光型结构的一大缺点会有大的寄生电容,造成大的Feedthrough(真空)电压,导致信号误写入。目前,大尺寸面板要求扫描线的线宽尽量做大,以正常驱动面板,但是这样会使数据线和扫描线的寄生电容变大,造成RC延迟(RC Delay,即电容和电阻增大导致延迟时间),这样会导致闪屏(Flicker)异常问题。
发明内容
为克服现有技术的不足,本发明提供一种阵列基板及制作方法,使数据线与扫描线重叠的面积减小,这样减小寄生电容进而减小真空电压对面板显示的影响。
本发明提供了一种阵列基板,包括基板、多条扫描线、设于扫描线上的有源层、与扫描线交错设置的多条数据线、与有源层接触的漏电极、形成于漏电极上的钝化层及形成于钝化层上的像素电极,所述像素电极经位于钝化层上的过孔与漏电极连接;所述扫描线上位于数据线交错的位置处分别开有扫描线孔,所述数据线上与扫描线交错的这部分线体中,线体的一部分线体与扫描线孔重叠,线体的另一部分线体与有源层重叠并相互搭接。
进一步地,至少占线体线宽一半的部分线体与扫描线孔部分重叠,线体其余的部分线体与有源层部分重叠并搭接。
进一步地,所述有源层中至少有一侧边缘与扫描线孔位于线体处的一侧边缘对齐。
进一步地,所述扫描线孔为矩形孔。
进一步地,所述扫描线孔中与数据线延伸方向相同的过孔第一边缘的长度和有源层中与数据线延伸方向相同的有源层第一边缘的长度相等;所述数据线中与过孔第一边缘垂直的过孔第二边缘的长度至少为数据线线宽的两倍。
进一步地,所述线体中占线体线宽三分之二的部分线体与扫描线孔部分重叠。
进一步地,所述扫描线上位于相邻数据线之间设有增宽部。
本发明还提供了一种阵列基板的制作方法,包括如下步骤:
步骤S01、提供一基板,在基板的表面上制作栅电极层并图形化形成扫描线;
步骤S02、在扫描线上沿扫描线的长度方向制作扫描线孔;
步骤S03、在扫描线上制作栅极绝缘层;
步骤S04、在栅极绝缘层上位于每个扫描线孔旁分别制作有源层;
步骤S05、在栅极绝缘层上分别制作与扫描线交错设置的数据线、漏电极,所述漏电极与有源层接触,所述数据线上与扫描线交错的这部分线体中,线体的一部分线体与扫描线孔重叠,线体的另一部分线体与有源层重叠并相互搭接;
步骤S06、在数据线以及漏电极上制作钝化层,并在钝化层上位于漏电极处制作过孔;
步骤S07、在钝化层上制作像素电极,所述像素电极经钝化层上的过孔与漏电极接触。
进一步地,所述步骤S05中至少占线体线宽一半的部分线体与扫描线孔部分重叠,线体其余的部分线体与有源层部分重叠并搭接。
进一步地,所述步骤S05中有源层中至少有一侧边缘与扫描线孔位于线体处的一侧边缘对齐。
本发明与现有技术相比,通过在扫描线上与数据线交错的位置处开设扫描线孔,使扫描线与数据线重叠的面积减小,从而减小了寄生电容进而减小真空电压对面板显示的影响,这样还可以在提高像素电极开口率的同时,保持扫描线的电阻阻值不变。
附图说明
图1-1是本发明阵列基板的俯视图;
图1-2是图1沿A-A方向的剖视图;
图2-1是本发明制作扫描线的俯视图;
图2-2是图2-1沿B-B方向的剖视图;
图3-1是本发明制作有源层的俯视图;
图3-2是图3-1沿C-C方向的剖视图;
图4-1是本发明制作数据线以及漏电极的俯视图;
图4-2是图4-1沿D-D方向的剖视图;
图5-1是本发明制作钝化层的俯视图;
图5-2是图5-1沿E-E方向的剖视图;
图6是本发明制作方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。
在图1-1、2-1、3-1、4-1、5-1中仅示出了与本发明相关的器件位置关系。
如图1-1和图1-2所示,本发明的一种阵列基板,包括一基板1、多条扫描线(栅极线)2、设于扫描线2上的有源层3、与扫描线2交错设置的多条数据线4、与有源层3接触的漏电极5、形成于漏电极5上的钝化层6及形成于钝化层6上的像素电极7;在扫描线2与有源层3之间设置有一层栅极绝缘层12,所述像素电极7经位于钝化层6上的过孔与漏电极5连接;在扫描线2上与数据线4交错的位置处分别开有扫描线孔8,数据线4上与扫描线2交错的这部分线体9中(图1-1中虚线部分为与扫描线孔8重叠部分),线体9的一部分线体与扫描线孔8重叠,线体9的另一部分线体与有源层3重叠并相互搭接,这样相当于是将扫描线2的线宽进行了更改,减小与数据线重叠的面积,从而减小寄生电容,进而减小真空电压对显示面板的影响。
在本发明中,至少占线体9线宽一半的部分线体与扫描线孔8部分重叠,线体9其余的部分线体与有源层3部分重叠并搭接,进一步地减小扫描线与数据线重叠的面积,具体地,线体9中占线体9线宽三分之二的部分线体与扫描线孔8部分重叠,这样可以在确保薄膜晶体管可以正常工作。
作为本发明的一种实施方式,有源层3中至少有一侧边缘与扫描线孔8位于线体9处的一侧边缘对齐,确保数据线与有源层能够重叠并且搭接,而且与扫描线2的重叠面积变得很小,这样也能够确保扫描线起到遮光的作用。
本发明中,扫描线孔8为矩形孔(图2-1所示),具体地,扫描线孔8具有与数据线4延伸方向相同并且相对设置的两条过孔第一边缘10、以及与过孔第一边缘10垂直并且相对设置的两条过孔第二边缘13;其中,位于数据线4下方的过孔第一边缘10的长度和有源层3中与数据线4延伸方向相同的有源层第一边缘11(图3-1所示)的长度相等;所述过孔第二边缘13的长度至少为数据线4线宽的两倍。
如图1-1和图2-1所示,为了使扫描线的电阻阻值不变,在扫描线2上位于相邻数据线4之间设有增宽部14,使扫描线2的两侧边缘形成矩形齿状结构;有源层3与增宽部14位置相对应。
如图6所示,本发明阵列基板的制作方法,包括如下步骤:
步骤S01、提供一基板1,在基板1的表面上制作栅电极层并图形化形成扫描线(栅极线)2(图2-1和图2-2所示),具体地,采用磁控溅射等方法沉积栅电极层,通过光刻和刻蚀工艺对栅电极层进行图形化形成扫描线2;
所述栅电极层的材料为钼铝合金、铬金属、钼金属,也可以采用具有遮光功能以及导电性材料,在此不做具体限定;
步骤S02、在扫描线2上沿扫描线2的长度方向制作扫描线孔8,所述扫描线孔8可采用现有技术的光刻和刻蚀工艺形成;
步骤S03、在扫描线2上制作栅极绝缘层12(图3-2所示),采用现有的沉积工艺形成栅极绝缘层12;
步骤S04、在栅极绝缘层12上位于每个扫描线孔8旁分别制作有源层3(图3-1和3-2所示),具体地,有源层3的材料为非晶硅、金属氧化物、多晶硅等;通过现有技术的光刻和刻蚀工艺将处位于扫描线控8旁的有源层3以外的其余有源层3刻蚀掉;
步骤S05、在栅极绝缘层12上分别制作与扫描线2交错设置的数据线4、漏电极5(图4-1和图4-2所示),具体地,所述漏电极5与有源层3接触,数据线4上与扫描线2交错的这部分线体9中,线体9的一部分线体与扫描线孔8重叠,线体9的另一部分线体与有源层3重叠并相互搭接;
所述数据线4和漏电极5的材料为钼铝合金、铬金属、钼金属,也可以采用具有遮光功能以及导电性能的材料,在此不做具体限定;
步骤S06、在数据线4以及漏电极5上制作钝化层6,并在钝化层6上位于漏电极5处制作过孔(图5-1和图5-2所),所述过孔采用现有的光刻和刻蚀工艺形成;
步骤S07、在钝化层6上制作像素电极7(图1-1和图1-2所示),所述像素电极7经钝化层6上的过孔与漏电极5接触。
步骤S05中至少占线体9线宽一半的部分线体与扫描线孔8部分重叠,线体9其余的部分线体与有源层3部分重叠并搭接,进一步地减小扫描线与数据线重叠的面积,具体地,线体9中占线体9线宽三分之二的部分线体与扫描线孔8部分重叠,这样可以在确保薄膜晶体管可以正常工作。
步骤S05中有源层3中至少有一侧边缘与扫描线孔8位于线体9处的一侧边缘对齐(如图3-1所示),确保数据线与有源层能够重叠并且搭接,而且与扫描线2的重叠面积变得很小,这样也能够确保扫描线起到遮光的作用。
本发明中,扫描线孔8为矩形孔(图2-1所示),具体地,扫描线孔8具有与数据线4延伸方向相同并且相对设置的两条过孔第一边缘10、以及与过孔第一边缘10垂直并且相对设置的两条过孔第二边缘13;其中,位于数据线4下方的过孔第一边缘10的长度和有源层3中与数据线4延伸方向相同的有源层第一边缘11(图3-1所示)的长度相等;所述过孔第二边缘13的长度至少为数据线4线宽的两倍。
如图1-1和图2-1所示,为了使扫描线的电阻阻值不变,在扫描线2上位于相邻数据线4之间设有增宽部14,使扫描线2的两侧边缘形成矩形齿状结构;有源层3与增宽部14位置相对应。
本发明的制作方法中,除上述步骤外,还应理解为还包括其余制备阵列基板的常规制作步骤,上述仅针对本发明的改进进行描述。
本发明通过更改扫描线的部分线宽,减小数据线、有源层和扫描线的重叠的面积,从而减小像素的寄生电容,在提高像素开口率的同时,保持扫描线的电阻值不变。
虽然已经参照特定实施例示出并描述了本发明,但是本领域的技术人员将理解:在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下,可在此进行形式和细节上的各种变化。
Claims (8)
1.一种阵列基板,其特征在于:包括基板(1)、多条扫描线(2)、设于扫描线(2)上的有源层(3)、与扫描线(2)交错设置的多条数据线(4)、与有源层(3)接触的漏电极(5)、形成于漏电极(5)上的钝化层(6)及形成于钝化层(6)上的像素电极(7),所述像素电极(7)经位于钝化层(6)上的过孔与漏电极(5)连接,所述漏电极(5)在所述基板(1)上的投影位于所述扫描线(2)在所述基板(1)上的投影内;所述扫描线(2)上位于数据线(4)交错的位置处分别开有扫描线孔(8),所述数据线(4)上与扫描线(2)交错的这部分线体(9)中,线体(9)的一部分线体与扫描线孔(8)重叠,线体(9)的另一部分线体与有源层(3)重叠并相互搭接,所述有源层(3)与数据线(4)平行的边缘与扫描线孔(8)与数据线(4)平行的边缘对齐。
2.根据权利要求1所述的阵列基板,其特征在于:至少占线体(9)线宽一半的部分线体与扫描线孔(8)部分重叠,线体(9)其余的部分线体与有源层(3)部分重叠并搭接。
3.根据权利要求1或2所述的阵列基板,其特征在于:所述扫描线孔(8)为矩形孔。
4.根据权利要求3所述的阵列基板,其特征在于:所述扫描线孔(8)中与数据线(4)延伸方向相同的过孔第一边缘(10)的长度和有源层(3)中与数据线(4)延伸方向相同的有源层第一边缘(11)的长度相等;所述数据线(4)中与过孔第一边缘(10)垂直的过孔第二边缘(13)的长度至少为数据线(4)线宽的两倍。
5.根据权利要求2所述的阵列基板,其特征在于:所述线体(9)中占线体(9)线宽三分之二的部分线体与扫描线孔(8)部分重叠。
6.根据权利要求1所述的阵列基板,其特征在于:所述扫描线(2)上位于相邻数据线(4)之间设有增宽部(14)。
7.一种阵列基板的制作方法,其特征在于:包括如下步骤:
步骤S01、提供一基板(1),在基板(1)的表面上制作栅电极层并图形化形成扫描线(2);
步骤S02、在扫描线(2)上沿扫描线(2)的长度方向制作扫描线孔(8);
步骤S03、在扫描线(2)上制作栅极绝缘层(12);
步骤S04、在栅极绝缘层(12)上位于每个扫描线孔(8)旁分别制作有源层(3);
步骤S05、在栅极绝缘层(12)上分别制作与扫描线(2)交错设置的数据线(4)、漏电极(5),所述漏电极(5)与有源层(3)接触,所述漏电极(5)在所述基板(1)上的投影位于所述扫描线(2)在所述基板(1)上的投影内,所述数据线(4)上与扫描线(2)交错的这部分线体(9)中,线体(9)的一部分线体与扫描线孔(8)重叠,线体(9)的另一部分线体与有源层(3)重叠并相互搭接,所述有源层(3)与数据线(4)平行的边缘与扫描线孔(8)与数据线(4)平行的边缘对齐;
步骤S06、在数据线(4)以及漏电极(5)上制作钝化层(6),并在钝化层(6)上位于漏电极(5)处制作过孔;
步骤S07、在钝化层(6)上制作像素电极(7),所述像素电极(7)经钝化层(6)上的过孔与漏电极(5)接触。
8.根据权利要求7所述的制作方法,其特征在于:所述步骤S05中至少占线体(9)线宽一半的部分线体与扫描线孔(8)部分重叠,线体(9)其余的部分线体与有源层(3)部分重叠并搭接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710464019.5A CN107153308B (zh) | 2017-06-19 | 2017-06-19 | 阵列基板及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710464019.5A CN107153308B (zh) | 2017-06-19 | 2017-06-19 | 阵列基板及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107153308A CN107153308A (zh) | 2017-09-12 |
CN107153308B true CN107153308B (zh) | 2020-08-28 |
Family
ID=59795753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710464019.5A Active CN107153308B (zh) | 2017-06-19 | 2017-06-19 | 阵列基板及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107153308B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN207183274U (zh) | 2017-10-13 | 2018-04-03 | 京东方科技集团股份有限公司 | 阵列基板、显示面板和显示装置 |
CN209590485U (zh) * | 2018-09-17 | 2019-11-05 | 重庆惠科金渝光电科技有限公司 | 阵列基板、显示面板及显示设备 |
CN109240017B (zh) * | 2018-11-22 | 2021-09-28 | 上海天马微电子有限公司 | 显示面板和显示装置 |
CN109828419B (zh) * | 2019-04-08 | 2022-02-22 | 惠科股份有限公司 | 阵列基板及其制作方法 |
CN112379552A (zh) * | 2020-12-03 | 2021-02-19 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
CN113936564B (zh) * | 2021-10-09 | 2023-12-19 | 惠州华星光电显示有限公司 | 显示面板及显示终端 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101621063A (zh) * | 2009-07-28 | 2010-01-06 | 上海广电光电子有限公司 | 阵列基板及其扫描线修复方法 |
CN102081271A (zh) * | 2007-12-07 | 2011-06-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板 |
CN102629043A (zh) * | 2011-05-27 | 2012-08-08 | 京东方科技集团股份有限公司 | 薄膜晶体管像素结构及其修复方法 |
CN202383395U (zh) * | 2011-11-01 | 2012-08-15 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI236556B (en) * | 1996-10-16 | 2005-07-21 | Seiko Epson Corp | Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment |
KR100620847B1 (ko) * | 2001-06-05 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 어레이기판 및 그의 제조방법 |
CN103137555B (zh) * | 2011-11-30 | 2016-03-09 | 上海中航光电子有限公司 | 薄膜晶体管液晶显示器件及其制造方法 |
CN106405963B (zh) * | 2016-10-31 | 2020-03-06 | 厦门天马微电子有限公司 | 阵列基板及包括该阵列基板的显示面板 |
-
2017
- 2017-06-19 CN CN201710464019.5A patent/CN107153308B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102081271A (zh) * | 2007-12-07 | 2011-06-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板 |
CN101621063A (zh) * | 2009-07-28 | 2010-01-06 | 上海广电光电子有限公司 | 阵列基板及其扫描线修复方法 |
CN102629043A (zh) * | 2011-05-27 | 2012-08-08 | 京东方科技集团股份有限公司 | 薄膜晶体管像素结构及其修复方法 |
CN202383395U (zh) * | 2011-11-01 | 2012-08-15 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板 |
Also Published As
Publication number | Publication date |
---|---|
CN107153308A (zh) | 2017-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107153308B (zh) | 阵列基板及制作方法 | |
US7286204B2 (en) | Spacers for display devices | |
US11199750B2 (en) | Display panel having black matrix comprising extension portions | |
US9780177B2 (en) | Thin film transistor array panel including angled drain regions | |
US10139685B2 (en) | Array substrate, manufacturing method thereof and display device | |
US20230273491A1 (en) | Electronic device | |
US8420413B2 (en) | Method for manufacturing pixel structure | |
US10050061B2 (en) | Array substrate and manufacturing method thereof, display device | |
CN108983518B (zh) | 阵列基板及其制备方法 | |
TW201738637A (zh) | 畫素結構、顯示面板及曲面顯示裝置 | |
CN111610677A (zh) | 阵列基板和显示装置 | |
US10381384B2 (en) | Array substrate, method for manufacturing array substrate, display panel and display device | |
US11442318B2 (en) | Dual-gate array substrate and display device | |
US20230178560A1 (en) | Thin-film transistor and method for manufacturing same, and array substrate and display panel | |
JP2016126353A (ja) | 表示パネル | |
US20210265287A1 (en) | Display device | |
WO2019015308A1 (zh) | 阵列基板和显示装置 | |
US20240162247A1 (en) | Displaying base plate and manufacturing method thereof, and displaying device | |
JP2004341185A (ja) | アクティブマトリックス型液晶表示装置 | |
CN111357107A (zh) | Tft基板、esd保护电路及tft基板的制作方法 | |
US20200371390A1 (en) | Active device substrate and driving method thereof | |
TWI772113B (zh) | 電路基板 | |
US8841677B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
US11906864B2 (en) | Dual-gate array substrate and display device | |
JP2001125139A (ja) | アクティブマトリクス型表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
CP01 | Change in the name or title of a patent holder |