CN107146785A - 具有3d堆叠天线的扇出型封装结构及其制备方法 - Google Patents

具有3d堆叠天线的扇出型封装结构及其制备方法 Download PDF

Info

Publication number
CN107146785A
CN107146785A CN201710476280.7A CN201710476280A CN107146785A CN 107146785 A CN107146785 A CN 107146785A CN 201710476280 A CN201710476280 A CN 201710476280A CN 107146785 A CN107146785 A CN 107146785A
Authority
CN
China
Prior art keywords
antenna
layer
wiring layer
chip
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710476280.7A
Other languages
English (en)
Inventor
陈彦亨
林正忠
何志宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201710476280.7A priority Critical patent/CN107146785A/zh
Publication of CN107146785A publication Critical patent/CN107146785A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种具有3D堆叠天线的扇出型封装结构及其制备方法，所述封装结构包括芯片结构，芯片结构包括裸芯片及位于裸芯片上、并与裸芯片电连接的接触焊盘，接触焊盘所在表面为芯片结构的上表面；包围芯片结构，同时暴露出芯片结构上表面的塑封层；位于塑封层上表面及芯片结构上表面的重新布线层，重新布线层与接触焊盘电连接；位于重新布线层外侧的塑封层上的3D堆叠天线，3D堆叠天线通过重新布线层与芯片结构电连接；及位于重新布线层上的焊球凸块，焊球凸块与重新布线层电连接。通过本发明所述具有3D堆叠天线的扇出型封装结构及其制备方法，解决了现有射频芯片在使用时为保证天线增益，导致PCB板面积变大的问题。

Description

具有3D堆叠天线的扇出型封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种具有3D堆叠天线的扇出型封装结构及其制备方法。
背景技术
更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(FlipChip)，叠层封装(Package on Package，POP)等等。
扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。
目前，射频芯片的扇出型晶圆级封装方法一般为：提供载体，在载体表面形成粘合层；在粘合层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；采用芯片键合工艺将射频芯片安装到重新布线层上；采用注塑工艺将芯片塑封于塑封材料层中；去除载体和粘合层；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊球凸块；然后进行晶圆黏片、切割划片。出于通信效果的考虑，射频芯片在使用时都会设置天线，而现有射频天线都是开发者在对射频功能模块进行layout设计时，直接在PCB板上layout天线或留出外接天线的接口；但由于外接天线的诸多不便，现射频天线大多直接在PCB板上layout天线，而此种方法要保证天线增益，就必须以牺牲PCB面积为代价。
鉴于此，有必要设计一种新的具有3D堆叠天线的扇出型封装结构及其制备方法用以解决上述技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有3D堆叠天线的扇出型封装结构及其制备方法，用于解决现有射频芯片在使用时为保证天线增益，导致PCB板面积变大的问题。
为实现上述目的及其他相关目的，本发明提供一种具有3D堆叠天线的扇出型封装结构，所述封装结构包括：
芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片电连接的接触焊盘，其中，所述接触焊盘所在表面为所述芯片结构的上表面；
包围所述芯片结构，同时暴露出所述芯片结构上表面的塑封层；
位于所述塑封层上表面及芯片结构上表面的重新布线层，其中，所述重新布线层与所述接触焊盘电连接；
位于所述重新布线层外侧的塑封层上的3D堆叠天线，其中，所述3D堆叠天线通过所述重新布线层与所述芯片结构电连接；以及
位于所述重新布线层上的焊球凸块，其中，所述焊球凸块与所述重新布线层电连接。
优选地，所述重新布线层包括位于所述塑封层及芯片结构上表面、由交替的绝缘层和金属层构成的第一叠层结构，所述第一叠层结构的顶层为金属层，且所述第一叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
优选地，所述3D堆叠天线包括位于所述重新布线层外侧的塑封层上表面、由交替的绝缘层和金属层构成的第二叠层结构，所述第二叠层结构的顶层为金属层，且相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
优选地，所述封装结构还包括位于所述塑封层下表面的第二天线，其中，所述第二天线通过金属连接结构与所述3D堆叠天线电连接。
优选地，所述3D堆叠天线为矩形绕线型结构，包围所述重新布线层。
优选地，所述焊球凸块包括位于所述重新布线层上表面的金属柱，及位于所述金属柱上表面的焊球。
本发明还提供一种具有3D堆叠天线的扇出型封装结构的制备方法，所述制备方法包括：
1)提供一载体，在所述载体的一表面形成粘合层；
2)在所述粘合层的一表面形成芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片电连接的接触焊盘，其中，所述接触焊盘所在表面为所述芯片结构的上表面，且所述芯片结构的上表面与所述粘合层的一表面接触；
3)在所述粘合层一表面形成塑封层，所述塑封层包覆所述芯片结构；
4)去除所述载体和所述粘合层，以暴露出所述芯片结构的上表面；
5)在所述塑封层上表面及芯片结构上表面形成重新布线层，同时在所述重新布线层外侧的塑封层上形成3D堆叠天线，其中，所述重新布线层与所述接触焊盘电连接，所述3D堆叠天线通过所述重新布线层与所述芯片结构电连接；
6)在所述重新布线层上形成焊球凸块，所述焊球凸块与所述重新布线层电连接。
优选地，5)中形成所述重新布线层的方法包括：在所述塑封层上表面及芯片结构上表面交替形成绝缘层和金属层的第一叠层结构，所述第一叠层结构的顶层为金属层，且所述第一叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
优选地，5)中形成所述3D堆叠天线的方法包括：形成所述重新布线层的同时，在所述重新布线层外侧的塑封层上表面交替形成绝缘层和金属层的第二叠层结构，所述第二叠层结构的顶层为金属层，且相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
优选地，5)中还包括制备第二天线的步骤，所述步骤包括：
a)对所述塑封层的下表面进行光刻，以形成暴露出所述3D堆叠天线的第一开口；
b)在所述第一开口内形成与所述3D堆叠天线电连接的金属连接结构；
c)在所述塑封层下表面形成与所述金属连接结构电连接的第二天线。
优选地，3)中采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺形成所述塑封层。
优选地，6)中形成焊球凸块的步骤包括先在所述重新布线层上表面形成金属柱，然后在所述金属柱上表面形成焊球。
如上所述，本发明的3D堆叠天线的扇出型封装结构及其制备方法，具有以下有益效果：
1、本发明在形成所述重新布线层的同时在其外侧形成3D堆叠天线，在不增加额外工艺步骤及制作成本的情况下，实现了3D堆叠天线的制备。
2、本发明通过采用3D堆叠方式形成天线，可在较小的区域面积内形成较大面积长度的天线，大大提高了天线的增益，既保证了射频芯片的稳定性，同时也提高了通信距离。
3、本发明通过在射频芯片的封装结构中形成天线，使得其在后续应用时无需进行天线layout，解决了现有射频芯片在使用时为了保证天线增益，导致PCB板面积增大的问题，既保证了射频芯片的天线增益足够大，同时也保证了PCB板的面积足够小。
附图说明
图1～图8显示为本发明所述封装结构的各制作步骤示意图，其中，图8为图7所述封装结构的俯视图。
元件标号说明
1 载体
2 粘合层
3 芯片结构
31 裸芯片
32 接触焊盘
4 塑封层
5 重新布线层
6 3D堆叠天线
51、61 绝缘层
52、62 金属层
7 金属连接结构
8 第二天线
9 焊球凸块
91 金属柱
92 焊球
1)～6) 步骤
a)～c) 步骤
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1至图8。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合载体1说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
实施例一
如图1至图8所示，本实施例提供一种具有3D堆叠天线的扇出型封装结构的制备方法，所述制备方法包括：
1)提供一载体1，在所述载体1的一表面形成粘合层2；
2)在所述粘合层2的一表面形成芯片结构3，所述芯片结构3包括裸芯片31及位于所述裸芯片31上、并与所述裸芯片31电连接的接触焊盘32，其中，所述接触焊盘32所在表面为所述芯片结构3的上表面，且所述芯片结构3的上表面与所述粘合层2的一表面接触；
3)在所述粘合层2一表面形成塑封层4，所述塑封层4包覆所述芯片结构3；
4)去除所述载体1和所述粘合层2，以暴露出所述芯片结构3的上表面；
5)在所述塑封层4上表面及芯片结构3上表面形成重新布线层5，同时在所述重新布线层5外侧的塑封层4上形成3D堆叠天线6，其中，所述重新布线层5与所述接触焊盘32电连接，所述3D堆叠天线6通过所述重新布线层5与所述芯片结构3电连接；
6)在所述重新布线层5上形成焊球凸块9，所述焊球凸块9与所述重新布线层5电连接。
下面请参阅图1至图8对本实施例所述具有3D堆叠天线的扇出型封装结构的制备方法进行详细说明。
如图1所示，提供一载体1，在所述载体1的一表面形成粘合层2。
作为示例，所述载体1的材料包括但不限于硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种或两种以上的复合材料，其形状可以为晶圆形、方形或其它任意所需形状；本实施例通过所述载体1来防止后续制备过程中芯片结构3发生破裂、翘曲、断裂等问题。
作为示例，所述粘合层2的材料包括但不限于胶带、粘合胶、环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、或苯并环丁烯(BCB)中的一种；通过UV(紫外)固化或热固化制作，用于作为载体1和后续形成的芯片封装结构的分离层。
如图2所示，在所述粘合层2的一表面形成芯片结构3，所述芯片结构3包括裸芯片31及位于所述裸芯片31上、并与所述裸芯片31电连接的接触焊盘32，其中，所述接触焊盘32所在表面为所述芯片结构3的上表面，且所述芯片结构3的上表面与所述粘合层2的一表面接触。
需要说明的是，本实施例中所述芯片结构3为现有任一种射频通信芯片，用于发送和接收通信信息。
作为示例，所述接触焊盘32的材料包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
如图3所示，在所述粘合层2一表面形成塑封层4，所述塑封层4包覆所述芯片结构3。
作为示例，所述塑封层4的材料包括但不限于聚酰亚胺、硅胶或环氧树脂中的一种；采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺制备得到。
需要说明的是，通过上述工艺形成的塑封层，其紧紧包围在所述芯片结构的侧壁表面，避免了芯片结构的侧壁表面出现间隙，有效避免界面分层的出现，大大提高了所述封装结构的稳定性。
如图4所示，去除所述载体1和所述粘合层2，以暴露出所述芯片结构3的上表面。
作为示例，采用研磨工艺、或减薄工艺等去除所述载体1及所述粘合层2。
如图5所示，在所述塑封层4上表面及芯片结构3上表面形成重新布线层5，同时在所述重新布线层5外侧的塑封层4上形成3D堆叠天线6，其中，所述重新布线层5与所述接触焊盘32电连接，所述3D堆叠天线6通过所述重新布线层5与所述芯片结构3电连接。
作为示例，形成所述重新布线层5的方法包括：在所述塑封层4上表面及芯片结构3上表面交替形成绝缘层51和金属层52的第一叠层结构，所述第一叠层结构的顶层为金属层，且所述第一叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
作为示例，形成所述3D堆叠天线6的方法包括：形成所述重新布线层5的同时，在所述重新布线层5外侧的塑封层4上表面交替形成绝缘层61和金属层62的第二叠层结构，所述第二叠层结构的顶层为金属层，且相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
优选地，在本实施例中，所述重新布线层5和所述3D堆叠天线6中绝缘层和金属层的交替次数为3次。
需要说明的是，在制作所述重新布线层的同时，在其外侧制作所述3D堆叠天线，在不增加额外工艺步骤及制作成本的情况下，实现了3D堆叠天线的制备；而且采用3D堆叠方式形成天线，可在较小的区域面积内形成较大面积长度的天线，大大提高了天线的增益，既保证了射频芯片的稳定性，同时也提高了通信距离。
作为示例，如图6所示，本实施例还包括制备第二天线的步骤，所述步骤包括：
a)对所述塑封层4的下表面进行光刻，以形成暴露出所述3D堆叠天线的第一开口；
b)在所述第一开口内形成与所述3D堆叠天线电连接的金属连接结构7；
c)在所述塑封层4下表面形成与所述金属连接结构7电连接的第二天线8。
需要说明的是，通过在所述塑封层4的下表面制备第二天线8，形成双面天线结构，不仅得到了较好的天线增益，而且更大大提高了所述封装结构的通信性能。
作为示例，所述绝缘层的材料包括但不限于二氧化硅或PET(聚对苯二甲酸乙二醇酯)，通过诸如旋涂、化学气相沉积工艺(CVD)、等离子增强CVD等工艺制备得到。
作为示例，所述金属层、金属插栓、金属连接结构及第二天线的材料均包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上，均通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀制备得到。
如图7所示，在所述重新布线层5上形成焊球凸块9，所述焊球凸块9与所述重新布线层5电连接。
作为示例，形成焊球凸块9的步骤包括先在所述重新布线层5上表面形成金属柱91，然后在所述金属柱91上表面形成焊球92。
作为示例，所述金属柱91和焊球92的材料均包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上；其中，所述金属柱91通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、溅射、电镀或化学镀中的一种制备得到，所述焊球92通过植球回流工艺制备得到。
作为示例，通过本实施例所述制备方法制备的所述封装结构的俯视图如图8所示，其中，所述3D堆叠天线包围所述重新布线层，即本实施例中所述3D堆叠天线为矩形绕线型；当然，在其它实施例中，所述3D堆叠天线还可以为其它形状，如圆形绕线型、弓形等。
实施例二
如图7所示，本实施例提供一种具有3D堆叠天线的扇出型封装结构，所述封装结构包括：
芯片结构3，所述芯片结构3包括裸芯片31及位于所述裸芯片31上、并与所述裸芯片31电连接的接触焊盘32，其中，所述接触焊盘32所在表面为所述芯片结构3的上表面；
包围所述芯片结构3，同时暴露出所述芯片结构3上表面的塑封层4；
位于所述塑封层4上表面及芯片结构3上表面的重新布线层5，其中，所述重新布线层5与所述接触焊盘32电连接；
位于所述重新布线层5外侧的塑封层4上的3D堆叠天线6，其中，所述3D堆叠天线6通过所述重新布线层5与所述芯片结构3电连接；以及
位于所述重新布线层5上的焊球凸块9，其中，所述焊球凸块8与所述重新布线层5电连接。
作为示例，所述接触焊盘32的材料包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
作为示例，所述塑封层4的材料包括但不限于聚酰亚胺、硅胶或环氧树脂中的一种；通过将所述塑封层4紧紧包围在所述芯片结构3的侧壁表面，避免了芯片结构3的侧壁表面出现间隙，有效避免界面分层的出现，大大提高了所述封装结构的稳定性。
作为示例，所述重新布线层5包括位于所述塑封层4及芯片结构3上表面、由交替的绝缘层51和金属层52构成的第一叠层结构，所述第一叠层结构的顶层为金属层，且所述第一叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
作为示例，所述3D堆叠天线6包括位于所述重新布线层5外侧的塑封层4上表面、由交替的绝缘层61和金属层62构成的第二叠层结构，所述第二叠层结构的顶层为金属层，且相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
优选地，在本实施例中，所述重新布线层5和所述3D堆叠天线6中绝缘层和金属层的交替次数为3次。
需要说明的是，在制作所述重新布线层的同时，在其外侧制作所述3D堆叠天线，在不增加额外工艺步骤及制作成本的情况下，实现了3D堆叠天线的制备；而且采用3D堆叠方式形成天线，可在较小的区域面积内形成较大面积长度的天线，大大提高了天线的增益，既保证了射频芯片的稳定性，同时也提高了通信距离。
作为示例，所述封装结构还包括位于所述塑封层4下表面的第二天线8，其中，所述第二天线8通过金属连接结构7与所述3D堆叠天线6电连接。
需要说明的是，通过在所述塑封层4的下表面制备第二天线8，形成双面天线结构，不仅得到了较好的天线增益，而且更大大提高了所述封装结构的通信性能。
作为示例，所述绝缘层的材料包括但不限于二氧化硅或PET(聚对苯二甲酸乙二醇酯)；所述金属层、金属插栓、金属连接结构、第二天线的材料均包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
作为示例，所述焊球凸块9包括位于所述重新布线层5上表面的金属柱91，及位于所述金属柱91上表面的焊球92。
作为示例，所述金属柱91和焊球92的材料均包括但不限于铜、铝、镍、金、银、锡、钛中的一种或两种以上。
作为示例，本实施例所述封装结构的俯视图如图8所示，其中，所述3D堆叠天线包围所述重新布线层，即本实施例中所述3D堆叠天线为矩形绕线型；当然，在其它实施例中，所述3D堆叠天线还可以为其它形状，如圆形绕线型、弓形等。
综上所述，本发明的3D堆叠天线的扇出型封装结构及其制备方法，具有以下有益效果：
1、本发明在形成所述重新布线层的同时在其外侧形成3D堆叠天线，在不增加额外工艺步骤及制作成本的情况下，实现了3D堆叠天线的制备。
2、本发明通过采用3D堆叠方式形成天线，可在较小的区域面积内形成较大面积长度的天线，大大提高了天线的增益，既保证了射频芯片的稳定性，同时也提高了通信距离。
3、本发明通过在射频芯片的封装结构中形成天线，使得其在后续应用时无需进行天线layout，解决了现有射频芯片在使用时为了保证天线增益，导致PCB板面积增大的问题，既保证了射频芯片的天线增益足够大，同时也保证了PCB板的面积足够小。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种具有3D堆叠天线的扇出型封装结构，其特征在于，所述封装结构包括：
芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片电连接的接触焊盘，其中，所述接触焊盘所在表面为所述芯片结构的上表面；
包围所述芯片结构，同时暴露出所述芯片结构上表面的塑封层；
位于所述塑封层上表面及芯片结构上表面的重新布线层，其中，所述重新布线层与所述接触焊盘电连接；
位于所述重新布线层外侧的塑封层上的3D堆叠天线，其中，所述3D堆叠天线通过所述重新布线层与所述芯片结构电连接；以及
位于所述重新布线层上的焊球凸块，其中，所述焊球凸块与所述重新布线层电连接。
2.根据权利要求1所述的具有3D堆叠天线的扇出型封装结构，其特征在于，所述重新布线层包括位于所述塑封层及芯片结构上表面、由交替的绝缘层和金属层构成的第一叠层结构，所述第一叠层结构的顶层为金属层，且所述第一叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
3.根据权利要求1所述的具有3D堆叠天线的扇出型封装结构，其特征在于，所述3D堆叠天线包括位于所述重新布线层外侧的塑封层上表面、由交替的绝缘层和金属层构成的第二叠层结构，所述第二叠层结构的顶层为金属层，且相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
4.根据权利要求1所述的具有3D堆叠天线的扇出型封装结构，其特征在于，所述封装结构还包括位于所述塑封层下表面的第二天线，其中，所述第二天线通过金属连接结构与所述3D堆叠天线电连接。
5.根据权利要求1所述的具有3D堆叠天线的扇出型封装结构，其特征在于，所述3D堆叠天线为矩形绕线型结构，包围所述重新布线层。
6.根据权利要求1所述的具有3D堆叠天线的扇出型封装结构，其特征在于，所述焊球凸块包括位于所述重新布线层上表面的金属柱，及位于所述金属柱上表面的焊球。
7.一种具有3D堆叠天线的扇出型封装结构的制备方法，其特征在于，所述制备方法包括：
1)提供一载体，在所述载体的一表面形成粘合层；
2)在所述粘合层的一表面形成芯片结构，所述芯片结构包括裸芯片及位于所述裸芯片上、并与所述裸芯片电连接的接触焊盘，其中，所述接触焊盘所在表面为所述芯片结构的上表面，且所述芯片结构的上表面与所述粘合层的一表面接触；
3)在所述粘合层一表面形成塑封层，所述塑封层包覆所述芯片结构；
4)去除所述载体和所述粘合层，以暴露出所述芯片结构的上表面；
5)在所述塑封层上表面及芯片结构上表面形成重新布线层，同时在所述重新布线层外侧的塑封层上形成3D堆叠天线，其中，所述重新布线层与所述接触焊盘电连接，所述3D堆叠天线通过所述重新布线层与所述芯片结构电连接；
6)在所述重新布线层上形成焊球凸块，所述焊球凸块与所述重新布线层电连接。
8.根据权利要求7所述的具有3D堆叠天线的扇出型封装结构的制备方法，其特征在于，5)中形成所述重新布线层的方法包括：在所述塑封层上表面及芯片结构上表面交替形成绝缘层和金属层的第一叠层结构，所述第一叠层结构的顶层为金属层，且所述第一叠层结构的第一层金属层与所述接触焊盘进行电连接，相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
9.根据权利要求7所述的具有3D堆叠天线的扇出型封装结构的制备方法，其特征在于，5)中形成所述3D堆叠天线的方法包括：形成所述重新布线层的同时，在所述重新布线层外侧的塑封层上表面交替形成绝缘层和金属层的第二叠层结构，所述第二叠层结构的顶层为金属层，且相邻两层金属层通过贯穿相应绝缘层的金属插栓进行电连接，其中，所述交替的次数为不小于2次。
10.根据权利要求7所述的具有3D堆叠天线的扇出型封装结构的制备方法，其特征在于，5)中还包括制备第二天线的步骤，所述步骤包括：
a)对所述塑封层的下表面进行光刻，以形成暴露出所述3D堆叠天线的第一开口；
b)在所述第一开口内形成与所述3D堆叠天线电连接的金属连接结构；
c)在所述塑封层下表面形成与所述金属连接结构电连接的第二天线。
11.根据权利要求7所述的具有3D堆叠天线的扇出型封装结构的制备方法，其特征在于，3)中采用压缩成型工艺、转移成型工艺、液体密封成型工艺、真空层压工艺、或旋涂工艺形成所述塑封层。
12.根据权利要求7所述的具有3D堆叠天线的扇出型封装结构的制备方法，其特征在于，6)中形成焊球凸块的步骤包括先在所述重新布线层上表面形成金属柱，然后在所述金属柱上表面形成焊球。
CN201710476280.7A 2017-06-21 2017-06-21 具有3d堆叠天线的扇出型封装结构及其制备方法 Pending CN107146785A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710476280.7A CN107146785A (zh) 2017-06-21 2017-06-21 具有3d堆叠天线的扇出型封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710476280.7A CN107146785A (zh) 2017-06-21 2017-06-21 具有3d堆叠天线的扇出型封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107146785A true CN107146785A (zh) 2017-09-08

Family

ID=59781975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710476280.7A Pending CN107146785A (zh) 2017-06-21 2017-06-21 具有3d堆叠天线的扇出型封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107146785A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706520A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN107706521A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN107958896A (zh) * 2017-12-07 2018-04-24 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构及其制备方法
CN108242439A (zh) * 2018-01-05 2018-07-03 中芯长电半导体（江阴）有限公司 具有电磁防护的扇出型天线封装结构及其制备方法
CN108305856A (zh) * 2018-03-16 2018-07-20 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN108336494A (zh) * 2018-03-16 2018-07-27 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN108538794A (zh) * 2018-03-26 2018-09-14 江苏长电科技股份有限公司 表面贴装型封装结构及其制作方法
CN109285828A (zh) * 2018-12-06 2019-01-29 中芯长电半导体（江阴）有限公司 具有空气腔的扇出型天线封装结构及其制备方法
TWI668831B (zh) * 2018-04-17 2019-08-11 矽品精密工業股份有限公司 電子裝置與電子封裝件
CN110148588A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种扇出型天线封装结构及其封装方法
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法
CN110689105A (zh) * 2018-09-26 2020-01-14 湖北用芯物联科技有限公司 超薄rfid智能卡封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187394A (zh) * 2011-12-29 2013-07-03 台湾积体电路制造股份有限公司 具有无源器件的封装件及其形成方法
US20140110841A1 (en) * 2012-10-19 2014-04-24 Infineon Technologies Ag Semiconductor Packages with Integrated Antenna and Methods of Forming Thereof
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
TWM512263U (zh) * 2015-06-23 2015-11-11 Mag Layers Scient Technics Co 具可調性之晶片型ｎｆｃ天線
CN105938934A (zh) * 2015-03-03 2016-09-14 松下电器产业株式会社 天线一体型模块及雷达装置
CN206931599U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187394A (zh) * 2011-12-29 2013-07-03 台湾积体电路制造股份有限公司 具有无源器件的封装件及其形成方法
US20140110841A1 (en) * 2012-10-19 2014-04-24 Infineon Technologies Ag Semiconductor Packages with Integrated Antenna and Methods of Forming Thereof
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN105938934A (zh) * 2015-03-03 2016-09-14 松下电器产业株式会社 天线一体型模块及雷达装置
TWM512263U (zh) * 2015-06-23 2015-11-11 Mag Layers Scient Technics Co 具可調性之晶片型ｎｆｃ天線
CN206931599U (zh) * 2017-06-21 2018-01-26 中芯长电半导体（江阴）有限公司 具有3d堆叠天线的扇出型封装结构

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706520A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN107706521A (zh) * 2017-10-25 2018-02-16 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN107742778A (zh) * 2017-10-25 2018-02-27 中芯长电半导体（江阴）有限公司 扇出型天线封装结构及其制备方法
CN107706521B (zh) * 2017-10-25 2023-11-17 盛合晶微半导体(江阴)有限公司 扇出型天线封装结构及其制备方法
CN107958896A (zh) * 2017-12-07 2018-04-24 中芯长电半导体（江阴）有限公司 具有天线结构的双面塑封扇出型封装结构及其制备方法
CN108242439A (zh) * 2018-01-05 2018-07-03 中芯长电半导体（江阴）有限公司 具有电磁防护的扇出型天线封装结构及其制备方法
CN108305856A (zh) * 2018-03-16 2018-07-20 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN108336494A (zh) * 2018-03-16 2018-07-27 中芯长电半导体（江阴）有限公司 天线的封装结构及封装方法
CN108305856B (zh) * 2018-03-16 2023-08-18 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
CN108336494B (zh) * 2018-03-16 2022-03-01 盛合晶微半导体(江阴)有限公司 天线的封装结构及封装方法
CN108538794A (zh) * 2018-03-26 2018-09-14 江苏长电科技股份有限公司 表面贴装型封装结构及其制作方法
TWI668831B (zh) * 2018-04-17 2019-08-11 矽品精密工業股份有限公司 電子裝置與電子封裝件
CN110689105A (zh) * 2018-09-26 2020-01-14 湖北用芯物联科技有限公司 超薄rfid智能卡封装方法
CN110689105B (zh) * 2018-09-26 2024-04-09 深圳市融智兴科技有限公司 超薄rfid智能卡封装方法
CN109285828B (zh) * 2018-12-06 2023-09-08 盛合晶微半导体(江阴)有限公司 具有空气腔的扇出型天线封装结构及其制备方法
CN109285828A (zh) * 2018-12-06 2019-01-29 中芯长电半导体（江阴）有限公司 具有空气腔的扇出型天线封装结构及其制备方法
CN110148588A (zh) * 2019-06-06 2019-08-20 中芯长电半导体（江阴）有限公司 一种扇出型天线封装结构及其封装方法
CN110148588B (zh) * 2019-06-06 2024-03-01 盛合晶微半导体(江阴)有限公司 一种扇出型天线封装结构及其封装方法
CN110323197A (zh) * 2019-07-09 2019-10-11 王新 用于超高密度芯片FOSiP封装的结构及其制备方法

Similar Documents

Publication Publication Date Title
CN107146785A (zh) 具有3d堆叠天线的扇出型封装结构及其制备方法
CN206931599U (zh) 具有3d堆叠天线的扇出型封装结构
CN105225965B (zh) 一种扇出型封装结构及其制作方法
CN107134440A (zh) 扇出型晶圆级封装结构及其制备方法
CN105140213B (zh) 一种芯片封装结构及封装方法
US11257772B2 (en) Fan-out antenna packaging structure and preparation method thereof
US10872868B2 (en) Fan-out antenna packaging structure and preparation method thereof
CN107706521A (zh) 扇出型天线封装结构及其制备方法
CN107104058A (zh) 扇出型单裸片封装结构及其制备方法
CN107887366A (zh) 扇出型天线封装结构及其制备方法
CN107958896A (zh) 具有天线结构的双面塑封扇出型封装结构及其制备方法
CN107301983A (zh) 扇出型封装结构及其制备方法
WO2014120484A1 (en) Top package of a package-on-package for memory dies
CN107910311A (zh) 一种扇出型天线封装结构及其制备方法
CN206931562U (zh) 扇出型单裸片封装结构
CN107742778A (zh) 扇出型天线封装结构及其制备方法
CN215069985U (zh) 三维堆叠的扇出型封装结构
CN215069984U (zh) 双层堆叠的3d扇出型封装结构
CN107706520A (zh) 扇出型天线封装结构及其制备方法
CN206931590U (zh) 扇出型晶圆级封装结构
CN107195551A (zh) 扇出型叠层封装结构及其制备方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN107195625A (zh) 双面塑封扇出型***级叠层封装结构及其制备方法
CN207503965U (zh) 一种扇出型天线封装结构
CN107611101A (zh) 一种水冷型扇出封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20170908

RJ01 Rejection of invention patent application after publication