CN107133185B - 通过bios实现pcie设备热插拔功能的方法及主板 - Google Patents
通过bios实现pcie设备热插拔功能的方法及主板 Download PDFInfo
- Publication number
- CN107133185B CN107133185B CN201710258176.0A CN201710258176A CN107133185B CN 107133185 B CN107133185 B CN 107133185B CN 201710258176 A CN201710258176 A CN 201710258176A CN 107133185 B CN107133185 B CN 107133185B
- Authority
- CN
- China
- Prior art keywords
- pcie
- equipment
- bios
- gpio6
- resources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4081—Live connection to bus, e.g. hot-plugging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Abstract
本发明提供了一种通过BIOS实现PCIE设备热插拔功能的方法及主板,其中的方法通过简单的硬件电路和BIOS程序设计,实现了在Non‑ACPI环境中PCIE设备热插拔的功能,弥补这种环境下功能的缺失,而硬件成本基本没有增加。单个GPIO和发光二极管连接,完成与操作人员的交流,避免误操作。在内存资源方面,无需要预先预留资源,***设备后,再获取资源分配给设备,增加了内存资源的利用率。资源分配过程中,不会对其他设备进行资源重新分配,中断其他设备的使用,最大限度降低插拔设备对***的影响,侦测设备热***时,采用双在位pin角侦测,无需按钮提示。
Description
技术领域
本发明属于计算机技术领域,尤其涉及一种通过BIOS实现PCIE设备热插拔功能的方法及主板。
背景技术
在主板领域,目前主流的***设备包括USB接口设备、SATA接口设备、PCIE接口设备等,无论在主板启动过程还是在各种不同类型***下面,USB和SATA接口设备都能随意进行热***和热拔出,实现即插即用的功能,用户操作非常方便。但是市面上主流的主板,都没有设计PCIE设备热插拔的功能,要插拔更换PCIE设备,必须在主板关机状态下进行。现在的技术,通过硬件设计、BIOS程序设计和操作***支持,已经能实现PCIE设备的热插拔功能。硬件上,需要增加热插拔控制器、电源指示灯、提示按钮等,要设计卡槽电源切换逻辑电路、板卡重置逻辑电路;固件BIOS要提供软件支持;操作***要提供支持PCIE设备热插拔所需要的功能组件,包括用户操作界面软件、热插拔服务程序、标准热插拔***驱动、设备驱动,整个功能实现的过程硬件成本增加,并且实现起来也很复杂,所以主流主板都没有去实现PCIE设备热插拔功能。
目前主流主板没有去实现PCIE设备热插拔功能,可以通过硬件、BIOS、操作***的配合,是能实现这个功能的,但是即使实现这个功能,热插拔的操作也只能在ACPI操作***下来完成,开机过程BIOS运行阶段不能进行热插拔操作, Non-ACPI***(例如DOS***)不能进行热插拔操作,一方面,这些Non-ACPI环境下,PCIE设备热插拔功能是缺失的,不能满足操作需求,另外一方面,操作人员可能会误以为所有环境都支持PCIE设备热插拔功能,在进入了ACPI操作***前进行热插拔操作,导致误操作。
发明内容
针对以上技术问题,本发明公开了一种通过BIOS实现PCIE设备热插拔功能的方法及主板,能在Non-ACPI环境下有效地支持PCIE设备热插拔功能,弥补了Non-ACPI环境下功能的缺失,满足操作人员的需求;而且硬件线路设计简单,不会增加主板的成本,也不会增加开发调试时间.
对此,本发明采用的技术方案为:
一种通过BIOS实现PCIE设备热插拔功能的方法,主板包括PCH和与其连接的BIOS基本输入输出模块; PCH包括GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6和GPIO7,所述GPIO1、GPIO2和GPIO3分别与PCIE插槽电连接;所述GPIO1通过电阻R1与3.3V辅助电源连接,所述GPIO1同时通过电阻R2接地;所述GPIO2通过电阻R5与3.3V电源连接,所述GPIO2同时通过电阻R6接地;所述GPIO3通过电阻R7与12V电源连接,所述GPIO3同时通过电阻R8接地;GPIO4与PCIE插槽的热插拔检测信号PRSNT1#电连接;GPIO5与热插拔检测信号PRSNT2#电连接,GPIO6连接发光二极管后通过电阻R3接地,GPIO7通过电阻R4连接3.3V电源,并通过按键接地。
作为本发明的进一步改进,所述BIOS基本输入输出模块设定GPIO1、GPIO2、GPIO3、GPIO6、GPIO7为GPIO输出功能;所述BIOS基本输入输出模块设定GPIO4和GPIO5为GPIO输入功能。
作为本发明的进一步改进,在PCIE设备热***阶段,所述BIOS基本输入输出模块采用以下步骤进行控制:
步骤S101,运行BIOS程序,进行GPIO初始化,将GPIO1、GPIO2、GPIO3和GPIO6设置为GPIO输出功能,输出低电平,PCIE插槽电源关闭,发光二极管熄灭;
步骤S102,将GPIO4、GPIO5、GPIO7设置为输入功能,打开GPIO4、GPIO7触发SMI中断功能,然后BIOS程序进入Non-ACPI环境;
包括GPIO初始化之后BIOS运行过程、DOS***等。
步骤S103,在Non-ACPI环境下,若有PCIE设备***PCIE插槽,则将GPIO5拉低,不触发中断程序,将GPIO4拉低,触发SMI中断程序;
步骤S104,中断程序首先检查GPIO5是否是低电平,如果不是,则不处理,说明设备接触不良或者其他原因导致的GPIO拉低;如果GPIO5是低电平,说明GPIO4、GPIO5都被拉低,有设备***插槽且接触良好;SMI中断程序将GPIO6设置为方波输出,发光二极管闪烁,提醒操作人员不能拔出设备;
步骤S105,然后将GPIO1、GPIO2、GPIO3设置为高电平输出,打开PCIE插槽的3.3V辅助电源、3.3V电源和12V电源,然后读取插槽设备的父级桥,为设备分配Bus号资源,等待PCIE设备和父级桥link training结束;link training结束后,为PCIE设备分配内存资源、IO资源,为设备分配中断。
作为本发明的进一步改进,步骤S105中,link training结束后,检查MMIO资源当中是否有足够资源分配给PCIE设备,如果有资源,根据基地址计算,为PCIE设备分配内存资源、IO资源,为设备分配中断;如果没有资源,首先修改TOLM低内存顶端寄存器,将值减小,增加MMIO的大小,然后设置MMIO rule寄存器来说明MMIO的大小,修改MTRR(内存类型范围寄存器)寄存器,设置新增的MMIO为不可缓冲类型,然后更新E820表,说明当前所有内存的类型使用情况,然后再分配内存、IO和中断资源,分配完资源后,打开内存、IO资源的开关,让资源处于可使用状态。
作为本发明的进一步改进,还包括步骤S106,将GPIO6设置为高电平输出,让发光二极管常亮,表明设备可以正常工作了。
作为本发明的进一步改进,在PCIE设备热拔出阶段,所述BIOS基本输入输出模块采用以下步骤进行控制:
步骤S201,初始化GPIO1、GPIO2、GPIO3和GPIO6设置为输出低电平,发光二极管熄灭;然后设置GPIO4、GPIO5和GPIO7为输入功能,打开GPIO4、GPIO7触发SMI中断功能,然后BIOS程序进入Non-ACPI环境;包括GPIO初始化之后BIOS运行过程、DOS***等。
步骤S202,GPIO7一直输入高电平,如果操作人员有拔出PCIE设备的需求,首先按下按键,使GPIO7产生一个低电平,触发SMI中断程序;
步骤S204,BIOS程序通过设备的命令寄存器禁止内存和IO空间,再在父级桥里面禁止与PCIE设备的链接,将GPIO1、GPIO2、GPIO3设置为输出低电平,关闭PCIE插槽的电源,释放掉PCIE设备所需要的内存、IO和中断资源。
这里释放掉的内存资源并没有给***使用,仍然保留MMIO属性,方便再次***设备时候优先分配这部分资源。
作为本发明的进一步改进,还包括步骤S203,SMI中断程序启动中,先将GPIO6设置为输出方波,使发光二极管闪烁,提醒操作人员不能拔出设备。
作为本发明的进一步改进,还包括步骤S205,将GPIO6设置为低电平,让发光二极管熄灭,表明此时可以将设备安全移除了。
作为本发明的进一步改进,所述GPIO4、GPIO5、GPIO 6与3.3V电源连接。
本发明还公开了一种BIOS阶段实现PCIE设备热插拔的主板,其采用如上任意一项通过BIOS实现PCIE设备热插拔功能的方法。
与现有技术相比,本发明的有益效果为:
采用本发明的技术方案,实现了在Non-ACPI环境中PCIE设备热插拔的功能,弥补这种环境下功能的缺失,而硬件成本基本没有增加。通过单个GPIO和发光二极管连接,完成与操作人员的交流,避免误操作。在内存资源方面,无需要预先预留资源,***设备后,再获取资源分配给设备,增加了内存资源的利用率。资源分配过程中,不会对其他设备进行资源重新分配,中断其他设备的使用,最大限度降低插拔设备对***的影响,侦测设备热***时,采用双在位pin角侦测,无需按钮提示。
附图说明
图1是本发明一种实施例的硬件连接结构示意图。
图2是本发明一种实施例的PCIE设备热***时的方法的流程图。
图3是本发明一种实施例的PCIE设备热拔出时的方法的流程图。
具体实施方式
下面对本发明的较优的实施例作进一步的详细说明。
一种通过BIOS实现PCIE设备热插拔功能的方法,其包括硬件电路设计部分和BIOS程序设计部分。
硬件电路设计部分如下:
如图1所示,硬件上,主要是PCH的GPIO和PCIE插槽之间的线路设计。 PCH的GPIO1、GPIO2和GPIO3都设置为GPIO输出功能,GPIO1通过R1和R2电阻将3.3V辅助电源(3.3VAux)连接到PCIE插槽上,GPIO2通过电阻R5和R6将3.3V电源连接到PCIE插槽上,GPIO3通过电阻R7和R8将12V电源连接到PCIE插槽上,GPIO4和GPIO5设置为GPIO输入功能,GPIO4连接到热插拔检测信号PRSNT1#上面,GPIO5连接到热插拔检测信号PRSNT2#上面,GPIO6设置为GPIO输出功能,连接发光二极管,通过电阻R3接地,GPIO7设置为GPIO输入功能,3.3V电源连接电阻R4,电阻R4既连接GPIO7,也通过按键接地。
以下为PCIE设备热***操作。
操作人员将PCIE设备热***PCIE插槽内,PRSNT1#和PRSNT2#信号会被同时拉低,低电平信号通过GPIO4和GPIO5输入到PCH,产生SMI中断,运行BIOS中断程序,BIOS程序将光电二极管设置为闪烁状态,提醒操作人员,此时不要拔出PCIE设备,然后BIOS将GPIO1、GPIO2和GPIO3设置为高电平输出,12V电源、3.3V电源和3.3V辅助电源给PCIE插槽供电,等待BIOS对设备进行初始化完成,初始化完成后,BIOS将发光二极管设置为常亮状态,提醒操作人员,PCIE设备已经初始化完成,可以进行正常工作了。这里我们采用PRSNT1#和PRSNT2#两个信号同时被拉低来判断设备的***状态,防止PCIE设备接触不良或者其他误操作,导致单个信号被拉低,误报设备接入状态。
以下为PCIE设备热移除操作。
操作人员按下按键,会产生一个低电平信号,通过GPIO7输入到PCH,产生一个SMI中断,运行BIOS中断程序,BIOS程序将光电二极管设置为闪烁状态,提醒操作人员,此时不要拔出PCIE设备,直到BIOS程序完成相关设置,并将GPIO1\2\3设置为输出低电平,关闭插槽的电源,释放掉设备所需要的内存、IO和中断资源,最后将GPIO6设置为低电平,让发光二极管熄灭,表明此时可以将设备安全移除了。
BIOS程序设计部分如下:
PCIE设备热***程序设计:
如图2所示,BIOS程序开始运行,首先进行GPIO初始化,将GPIO1\2\3\6设置为GPIO输出功能,输出低电平,PCIE插槽电源关闭,发光二极管熄灭,将GPIO4\5\7设置为输入功能,打开GPIO4\7触发SMI中断功能,然后BIOS程序进入Non-ACPI环境,包括GPIO初始化之后BIOS运行过程、DOS***等。在Non-ACPI环境下,若有PCIE设备***插槽,会将GPIO5拉低,但不会触发中断程序,会将GPIO4拉低,触发SMI中断程序。中断程序首先检查GPIO5是否是低电平,如果不是,则不处理,说明设备接触不良或者其他原因导致的GPIO拉低,如果是低电平,说明GPIO4\5都被拉低,有设备***插槽且接触良好。中断程序将GPIO6设置为方波输出,让发光二极管闪烁,提醒操作人员不能拔出设备,然后将GPIO1\2\3设置为高电平输出,打开PCIE插槽的3.3V辅助电源、3.3V电源和12V电源,然后读取插槽设备的父级桥,为设备分配Bus号资源,等待PCIE设备和父级桥link training结束,training结束后,检查MMIO资源当中是否有足够资源分配给PCIE设备,如果有资源,根据基地址计算,为设备分配内存资源、IO资源,为设备分配中断,如果没有资源,首先修改TOLM(低内存顶端寄存器),将值减小,增加MMIO的大小,然后设置MMIO rule寄存器来说明MMIO的大小,修改MTRR(内存类型范围寄存器)寄存器,设置新增的MMIO为不可缓冲类型,然后更新E820表,说明当前所有内存的类型使用情况,然后再分配内存、IO和中断资源,分配完资源后,打开内存、IO资源的开关,让资源处于可使用状态。最后,将GPIO6设置为高电平输出,让发光二极管常亮,表明设备可以正常工作了。
PCIE设备热拔出程序设计:
同热***程序一样,如图3所示,首先要初始化GPIO1\2\3\6设置为输出低点平,发光二极管熄灭,然后设置GPIO4\5\7为输入功能,打开GPIO4\7触发SMI中断功能,然后BIOS程序进入Non-ACPI环境,包括GPIO初始化之后BIOS运行过程、DOS***等。GPIO7一直输入高电平,如果操作人员有拔出PCIE设备的需求,首先按下提示按钮,会使GPIO7产生一个低电平,将触发SMI中断程序。中断程序中,首先将GPIO6设置为输出方波,使发光二极管闪烁,提醒操作人员不能拔出设备,然后程序通过设备的命令寄存器禁止内存和IO空间,再在父级桥里面禁止与设备的链接,将GPIO1\2\3设置为输出低电平,关闭插槽的电源,释放掉设备所需要的内存、IO和中断资源,最后将GPIO6设置为低电平,让发光二极管熄灭,表明此时可以将设备安全移除了。这里释放掉的内存资源并没有给***使用,仍然保留MMIO属性,方便再次***设备时候优先分配这部分资源。
上述方法通过简单的硬件线路设计和BIOS程序设计,能在Non-ACPI环境下有效地支持PCIE设备热插拔功能,弥补了Non-ACPI环境下功能的缺失,满足操作人员的需求。而且硬件线路设计简单,不会增加主板的成本,也不会增加开发调试时间。
本发明所涉及的英文缩写的技术术语的解释:
BIOS (Basic Input Output System):基本输入输出***,主要用于计算机开机过程中各种硬件设备的初始化和检测。
PCH (Platform Controller Hub) :Intel公司的集成南桥。
PCIE(PCI-Express):一种高速串行总线接口技术标准。
GPIO(General Purpose Input Output):通用输入/输出。
ACPI(Advanced Configuration and Power Management Interface):高级配置与电源管理接口,操作***应用程序管理所有电源管理接口,Non-ACPI环境,即不支持ACPI标准的环境。
USB(Universal Serial Bus):通用串行总线。
SATA(Serial Advanced Technology Attachment):串行ATA接口规。
DOS(Disk Operating System):磁盘操作***。
SMI(System Management Interrupt):***管理中断。
MMIO(Memory mapping I/O):内存映射I/O。
TOLM(Top of Low Memory):低内存顶端。
MTRR(Memory Type Range Registers):内存类型范围寄存器。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (7)
1.通过BIOS实现PCIE设备热插拔功能的方法,其特征在于:主板包括PCH和与其连接的BIOS基本输入输出模块;PCH包括GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6和GPIO7,所述GPIO1、GPIO2和GPIO3分别与PCIE插槽电连接;所述GPIO1通过电阻R1与3.3V辅助电源连接,所述GPIO1同时通过电阻R2接地;所述GPIO2通过电阻R5与3.3V电源连接,所述GPIO2同时通过电阻R6接地;所述GPIO3通过电阻R7与12V电源连接,所述GPIO3同时通过电阻R8接地;GPIO4与PCIE插槽的热插拔检测信号PRSNT1#电连接;GPIO5与热插拔检测信号PRSNT2#电连接,GPIO6连接发光二极管后通过电阻R3接地,GPIO7通过电阻R4连接3.3V电源,并通过按键接地;
所述BIOS基本输入输出模块设定GPIO1、GPIO2、GPIO3、GPIO6、GPIO7为GPIO输出功能;所述BIOS基本输入输出模块设定GPIO4和GPIO5为GPIO输入功能;
在PCIE设备热***阶段,所述BIOS基本输入输出模块采用以下步骤进行控制:
步骤S101,运行BIOS程序,进行GPIO初始化,将GPIO1、GPIO2、GPIO3和GPIO6设置为GPIO输出功能,输出低电平,PCIE插槽电源关闭,发光二极管熄灭;
步骤S102,将GPIO4、GPIO5、GPIO7设置为输入功能,打开GPIO4、GPIO7触发SMI中断功能,然后BIOS程序进入Non-ACPI环境;
步骤S103,在Non-ACPI环境下,若有PCIE设备***PCIE插槽,则将GPIO5拉低,不触发中断程序,将GPIO4拉低,触发SMI中断程序;
步骤S104,中断程序首先检查GPIO5是否是低电平,如果不是,则不处理;如果GPIO5是低电平,说明有设备***插槽且接触良好;SMI中断程序将GPIO6设置为方波输出,发光二极管闪烁,提醒操作人员不能拔出设备;
步骤S105,然后将GPIO1、GPIO2、GPIO3设置为高电平输出,打开PCIE插槽的3.3V辅助电源、3.3V电源和12V电源,然后读取插槽设备的父级桥,为设备分配Bus号资源,等待PCIE设备和父级桥link training结束;link training结束后,为PCIE设备分配内存资源、IO资源,为设备分配中断;
在PCIE设备热拔出阶段,所述BIOS基本输入输出模块采用以下步骤进行控制:
步骤S201,初始化GPIO1、GPIO2、GPIO3和GPIO6设置为输出低电平,发光二极管熄灭;然后设置GPIO4、GPIO5和GPIO7为输入功能,打开GPIO4、GPIO7触发SMI中断功能,然后BIOS程序进入Non-ACPI环境;
步骤S202,GPIO7一直输入高电平,如果操作人员有拔出PCIE设备的需求,首先按下按键,使GPIO7产生一个低电平,触发SMI中断程序;
步骤S204,BIOS程序通过设备的命令寄存器禁止内存和IO空间,再在父级桥里面禁止与PCIE设备的链接,将GPIO1、GPIO2、GPIO3设置为输出低电平,关闭PCIE插槽的电源,释放掉PCIE设备所需要的内存、IO和中断资源。
2.根据权利要求1所述的通过BIOS实现PCIE设备热插拔功能的方法,其特征在于:步骤S105中,link training结束后,检查MMIO资源当中是否有足够资源分配给PCIE设备,如果有资源,根据基地址计算,为PCIE设备分配内存资源、IO资源,为设备分配中断;如果没有资源,首先修改TOLM低内存顶端寄存器,将值减小,增加MMIO的大小,然后设置MMIO rule寄存器来说明MMIO的大小,修改MTRR寄存器,设置新增的MMIO为不可缓冲类型,然后更新E820表,说明当前所有内存的类型使用情况,然后再分配内存、IO和中断资源,分配完资源后,打开内存、IO资源的开关,让资源处于可使用状态。
3.根据权利要求2所述的通过BIOS实现PCIE设备热插拔功能的方法,其特征在于:还包括步骤S106,将GPIO6设置为高电平输出,让发光二极管常亮,表明设备可以正常工作了。
4.根据权利要求1所述的通过BIOS实现PCIE设备热插拔功能的方法,其特征在于:还包括步骤S203,SMI中断程序启动中,先将GPIO6设置为输出方波,使发光二极管闪烁,提醒操作人员不能拔出设备。
5.根据权利要求4所述的通过BIOS实现PCIE设备热插拔功能的方法,其特征在于:
还包括步骤S205,将GPIO6设置为低电平,让发光二极管熄灭,表明此时可以将设备安全移除了。
6.根据权利要求1所述的通过BIOS实现PCIE设备热插拔功能的方法,其特征在于:所述GPIO4、GPIO5、GPIO 6与3.3V电源连接。
7.一种BIOS阶段实现PCIE设备热插拔的主板,其特征在于:其采用如权利要求1~6任意一项通过BIOS实现PCIE设备热插拔功能的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710258176.0A CN107133185B (zh) | 2017-04-19 | 2017-04-19 | 通过bios实现pcie设备热插拔功能的方法及主板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710258176.0A CN107133185B (zh) | 2017-04-19 | 2017-04-19 | 通过bios实现pcie设备热插拔功能的方法及主板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107133185A CN107133185A (zh) | 2017-09-05 |
CN107133185B true CN107133185B (zh) | 2020-04-17 |
Family
ID=59716003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710258176.0A Active CN107133185B (zh) | 2017-04-19 | 2017-04-19 | 通过bios实现pcie设备热插拔功能的方法及主板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107133185B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107678997B (zh) * | 2017-09-27 | 2021-06-29 | 郑州云海信息技术有限公司 | Pcie插卡的热插拔方法、***、装置和可读存储介质 |
CN107957968A (zh) * | 2018-01-19 | 2018-04-24 | 郑州云海信息技术有限公司 | 一种热插拔处理方法和装置 |
CN108170621A (zh) * | 2018-01-19 | 2018-06-15 | 郑州云海信息技术有限公司 | 一种热插拔处理方法和装置 |
CN110581869B (zh) * | 2018-06-07 | 2022-04-08 | 中兴通讯股份有限公司 | 资源分配方法、tlp报文处理方法、设备和存储介质 |
CN109324991B (zh) * | 2018-09-21 | 2021-12-03 | 郑州云海信息技术有限公司 | 一种pcie设备的热插拔装置、方法、介质及*** |
CN109358906A (zh) * | 2018-09-26 | 2019-02-19 | 郑州云海信息技术有限公司 | 一种通过设定bmc oem命令使能bios串口重定向的方法与*** |
CN109669905B (zh) * | 2018-12-17 | 2023-05-12 | 广东浪潮大数据研究有限公司 | 一种pcie设备的热移除方法、***及相关装置 |
CN110399217B (zh) * | 2019-06-27 | 2022-02-18 | 苏州浪潮智能科技有限公司 | 一种内存资源分配方法、装置及设备 |
CN113032148B (zh) * | 2021-03-24 | 2023-07-18 | 山东英信计算机技术有限公司 | 一种mmio资源的设置方法及相关装置 |
CN114050714B (zh) * | 2022-01-13 | 2022-04-22 | 苏州浪潮智能科技有限公司 | 一种保护pcie卡电源的方法、电路、装置及介质 |
CN117971504B (zh) * | 2024-03-29 | 2024-07-02 | 井芯微电子技术(天津)有限公司 | 一种故障倒换Bus资源分配方法、***及装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102446149A (zh) * | 2010-10-14 | 2012-05-09 | 上海研祥智能科技有限公司 | 一种能够实现紧凑型pci产品热插拔的处理方法以及*** |
CN102455989A (zh) * | 2010-10-27 | 2012-05-16 | 英业达股份有限公司 | 热插拔控制*** |
CN104731741A (zh) * | 2013-12-23 | 2015-06-24 | 研祥智能科技股份有限公司 | 热插拔的实现方法和*** |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7447934B2 (en) * | 2005-06-27 | 2008-11-04 | International Business Machines Corporation | System and method for using hot plug configuration for PCI error recovery |
-
2017
- 2017-04-19 CN CN201710258176.0A patent/CN107133185B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102446149A (zh) * | 2010-10-14 | 2012-05-09 | 上海研祥智能科技有限公司 | 一种能够实现紧凑型pci产品热插拔的处理方法以及*** |
CN102455989A (zh) * | 2010-10-27 | 2012-05-16 | 英业达股份有限公司 | 热插拔控制*** |
CN104731741A (zh) * | 2013-12-23 | 2015-06-24 | 研祥智能科技股份有限公司 | 热插拔的实现方法和*** |
Also Published As
Publication number | Publication date |
---|---|
CN107133185A (zh) | 2017-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107133185B (zh) | 通过bios实现pcie设备热插拔功能的方法及主板 | |
US9460042B2 (en) | Backplane controller to arbitrate multiplexing of communication | |
CN107423169B (zh) | 用于测试高速***设备互连设备的方法和*** | |
US9778844B2 (en) | Installation of operating system on host computer using virtual storage of BMC | |
US9262363B2 (en) | PCI and PCI express virtual hot plug systems and methods | |
US9703744B2 (en) | Storage device employing PCI-express connection solid-state drive | |
US20050268082A1 (en) | Method and apparatus to boot system from the USB port | |
US9529750B2 (en) | Service processor (SP) initiated data transaction with bios utilizing interrupt | |
US9529410B2 (en) | Service processor (SP) initiated data transaction with BIOS utilizing power off commands | |
CN109324991B (zh) | 一种pcie设备的热插拔装置、方法、介质及*** | |
US7200694B2 (en) | Servicing multiple hot-plug events utilizing a common event signal in providing hot-plug attention button support | |
CN112463689B (zh) | 一种ocp卡热插拔装置、方法及计算机可读存储介质 | |
US9779047B2 (en) | Universal intelligent platform management interface (IPMI) host to baseboard management controller (BMC) communication for non-x86 and legacy free systems | |
CN206892858U (zh) | 一种bios阶段具有pcie设备热插拔功能的主板 | |
CN103593319B (zh) | 一种支持热拔插和自动识别外部配件的串口应用方法 | |
US7080164B2 (en) | Peripheral device having a programmable identification configuration register | |
WO2008030727A2 (en) | Access control of memory space in microprocessor systems | |
US7644222B2 (en) | Low latency event communication system and method | |
US9946552B2 (en) | System and method for detecting redundant array of independent disks (RAID) controller state from baseboard management controller (BMC) | |
US20090240844A1 (en) | Method for adding hardware | |
CN117370118A (zh) | 一种硬盘槽位号检测方法、装置、设备及可读存储介质 | |
US10437768B2 (en) | Method and host node for configuring a remote node and a host node | |
CN108958837B (zh) | 一种动态配置me固件的方法、***及介质 | |
CN108733479B (zh) | 卸载固态硬盘卡的方法以及使用该方法的装置 | |
US20100225953A1 (en) | Method and assembly for releasing and configuring specific system operations of a printer or photocopier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |