CN107124240A - 一种信道时延模拟装置及方法 - Google Patents

Abstract

本发明适用于信号处理技术领域，提供了一种信道时延模拟装置及方法，所述信道时延模拟装置包括：数据输入模块、延时量输入模块、控制调度模块、缓存模块、缓存接口模块、分数时延滤波器和输出模块；所述控制调度模块根据采样时钟的周期将信道时延量分为第一时延量和第二时延量，所述第一时延量和第二时延量分别为所述信道时延量相对于所述采样时钟的周期的整数部分和分数部分，控制所述缓存接口模块根据所述第一时延量将所述输入数据写入所述缓存模块中进行缓存，得到第一时延数据，控制所述分数时延滤波器根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据，在保持现有存储资源的前提下，即可实现较高的信道时延精度。

Description

一种信道时延模拟装置及方法

技术领域

本发明属于信号处理技术领域，尤其涉及一种信道时延模拟装置及方法。

背景技术

在通信模拟***中，通常需要对信道时延进行模拟，例如在卫星导航信号模拟***中，需要模拟出卫星到用户之间信道时延的效果，信道时延设备是通过对原始信号进行相应的缓存从而实现时延效果的，通过调整缓存深度可以调整时延量的大小。

现有技术中为了提高信道时延的精度，往往需要提高缓存的采样时钟的频率，所需精度越高，则需要越高的采样频率，缓存的数据量也随之不断增大，导致大量存储资源的消耗。

发明内容

有鉴于此，本发明实施例提供了了一种信道时延模拟装置及方法，以解决现有技术中通过提高缓存的采样频率来提高信道时延精度时而导致的存储资源大量消耗的问题。

本发明实施例的第一方面提供了一种信道时延模拟装置，可以包括：数据输入模块、延时量输入模块、控制调度模块、缓存接口模块、缓存模块、分数时延滤波器和输出模块；

所述数据输入模块用于接收待进行信道时延处理的输入数据；

所述延时量输入模块用于接收所述输入数据所需的信道时延量；

所述控制调度模块分别连接所述延时量输入模块、缓存接口模块和所述分数时延滤波器，用于对所述信道时延模拟装置进行整体控制与调度，获取所述时延量输入模块接收到的所述信道时延量，根据采样时钟的周期将所述信道时延量分为第一时延量和第二时延量，所述第一时延量为所述信道时延量相对于所述采样时钟的周期的整数部分，所述第二时延量为所述信道时延量相对于所述采样时钟的周期的分数部分，控制所述缓存接口模块根据所述第一时延量将所述输入数据写入所述缓存模块中进行缓存，得到第一时延数据，控制所述分数时延滤波器根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据；

所述缓存接口模块分别连接所述数据输入模块、所述缓存模块和所述分数时延滤波器，用于在所述控制调度模块的控制下从所述数据输入模块接收所述输入数据写入所述缓存模块中进行缓存，得到所述第一时延数据，并将所述第一时延数据发送至所述分数时延滤波器；

所述缓存模块用于对所述输入数据进行缓存；

所述分数时延滤波器与所述输出模块连接，用于在所述控制调度模块的控制下对所述第一时延数据进行处理，得到所述第二时延数据；

所述输出模块用于将所述第二时延数据作为所述信道时延模拟装置的最终输出数据进行输出。

进一步地，所述信道时延模拟装置还可以包括：第一数据缓冲模块；

所述第一数据缓冲模块分别连接所述数据输入模块、控制调度模块和所述缓存接口模块，用于在所述控制调度模块的控制下从所述数据输入模块读取并缓冲所述输入数据，并通过所述缓存接口模块将缓冲后的所述输入数据写入所述缓存模块。

进一步地，所述信道时延模拟装置还可以包括：第二数据缓冲模块；

所述第二数据缓冲模块分别连接所述控制调度模块、所述缓存接口模块和所述分数时延滤波器，用于在所述控制调度模块的控制下通过所述缓存接口模块从所述缓存模块中读取并缓冲所述第一时延数据，并将缓冲后的所述第一时延数据发送至所述分数时延滤波器。

进一步地，所述控制调度模块在所述信道时延模拟装置启动或复位时，执行初始化流程；

所述初始化流程可以包括：

所述控制调度模块清空所述信道时延模拟装置中的寄存器和计数器的数据；

所述控制调度模块清空所述第一数据缓冲模块和所述第二数据缓冲模块中的数据；

所述控制调度模块通过所述缓存接口模块清空所述缓存模块中的数据，接收所述缓存模块在初始化完成后发送的初始化完成标志。

进一步地，所述信道时延模拟装置的工作流程可以包括：

所述数据输入模块接收所述输入数据；

所述延时量输入模块接收所述信道时延量；

所述控制调度模块获取所述信道时延量，并将所述信道时延量分为所述第一时延量和所述第二时延量；

所述控制调度模块控制所述第一数据缓冲模块从所述数据输入模块读取所述输入数据，直至收到复位信号则停止；

当所述第一数据缓冲模块的存储量超过了预设的阈值时，所述第一数据缓冲模块将所述输入数据打包为数据包，并向所述控制调度模块发送第一通知信息；

所述控制调度模块在接收到所述第一通知信息后，通过所述缓存接口模块从所述第一数据缓冲模块读取所述数据包并写入所述缓存模块进行缓存；

所述控制调度模块对所述数据包在所述缓存模块中已缓存的时间进行累计，当计满所述第一时延量时，控制所述第二数据缓冲模块通过所述缓存接口模块从所述缓存模块中读取并缓冲所述第一时延数据；

当所述第二数据缓冲模块被填满后，所述第二数据缓冲模块向所述控制调度模块发送第二通知信息；

所述控制调度模块在接收到所述第二通知信息后，控制所述第二数据缓冲模块将缓冲后的所述第一时延数据发送至所述分数时延滤波器；

所述控制调度模块控制所述分数时延滤波器根据所述第二时延量对缓冲后的所述第一时延数据进行处理，得到所述第二时延数据；

所述输出模块将所述第二时延数据作为所述信道时延模拟装置的最终输出数据进行输出。

本发明实施例的第二方面提供了一种信道时延模拟方法，可以包括：

接收待进行信道时延处理的输入数据；

根据采样时钟的周期将所述输入数据所需的信道时延量分为第一时延量和第二时延量，所述第一时延量为所述信道时延量相对于所述采样时钟的周期的整数部分，所述第二时延量为所述信道时延量相对于所述采样时钟的周期的分数部分；

根据所述第一时延量对所述输入数据进行缓存，得到第一时延数据；

使用分数时延滤波器根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据；

将所述第二时延数据作为信道时延处理的最终结果进行输出。

进一步地，在所述将所述信道时延量分为第一时延量和第二时延量之前，还可以包括：

获取固定时延量，所述固定时延量为在所述信道时延量为零的情况下，输入数据从输入到输出所消耗的时间。

根据所述固定时延量对所述信道时延量进行修正，得到修正后的信道时延量。

进一步地，所述根据所述第一时延量对所述输入数据进行缓存可以包括：

计算所述第一时延量对应的所述采样时钟的周期个数；

对所述采样时钟的周期进行计数；

当计满所述周期个数时，输出所述第一时延数据。

进一步地，在所述根据所述第一时延量对所述输入数据进行缓存之前，还可以包括：

将所述输入数据存储到预设的第一数据缓冲区；

当所述第一数据缓冲区的存储量超过了预设的阈值时，将所述第一数据缓冲区中的数据打包输出。

进一步地，在所述根据所述第一时延量对所述输入数据进行缓存之后，还可以包括：

将所述第一时延数据存储到预设的第二数据缓冲区；

当所述第二数据缓冲区被填满后，将缓冲后的所述第一时延数据发送至所述分数时延滤波器。

本发明实施例与现有技术相比存在的有益效果是：本发明实施例提供的一种信道时延模拟装置可以包括：数据输入模块、延时量输入模块、控制调度模块、缓存模块、缓存接口模块、分数时延滤波器和输出模块；所述控制调度模块根据采样时钟的周期将信道时延量分为第一时延量和第二时延量，所述第一时延量和第二时延量分别为所述信道时延量相对于所述采样时钟的周期的整数部分和分数部分，控制所述缓存接口模块根据所述第一时延量将所述输入数据写入所述缓存模块中进行缓存，得到第一时延数据，控制所述分数时延滤波器根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据；所述输出模块用于将所述第二时延数据作为所述信道时延模拟装置的最终输出数据进行输出。通过本发明实施例，将信道时延量分为整数部分和小数部分，整数部分通过缓存模块的缓存来实现，小数部分通过分数时延滤波器来实现，而分数时延滤波器对小数部分的实现在较低采样频率的前提下也可完成，从而避开了现有技术中对高采样频率的依赖，由于可以保持较低采样频率，所需缓存的采样数据量也会较少，减少了缓存数据对存储资源的消耗，在保持现有采样频率和现有存储资源的前提下，即可实现较高的信道时延精度。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种信道时延模拟装置的示意框图；

图2是本发明实施例提供的优选方案的示意框图；

图3是本发明实施例提供的一种信道时延模拟方法的示意流程图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的***、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

实施例一：

参见图1，是本发明实施例提供的一种信道时延模拟装置的示意框图，图中的实线箭头表示数据的流动方向，虚线线段表示控制调度的过程。所述信道时延模拟装置可以包括：数据输入模块101、延时量输入模块102、控制调度模块103、缓存接口模块104、缓存模块105、分数时延滤波器106和输出模块107。

优选地，所述信道时延模拟装置可以在FPGA上实现，主要用于导航卫星的信道时延模拟。

所述数据输入模块101用于接收待进行信道时延处理的输入数据。

所述延时量输入模块102用于接收所述输入数据所需的信道时延量。

所述控制调度模块103分别连接所述延时量输入模块102、缓存接口模块104和所述分数时延滤波器106，用于对所述信道时延模拟装置进行整体控制与调度，获取所述时延量输入模块102接收到的所述信道时延量，根据采样时钟的周期将所述信道时延量分为第一时延量和第二时延量，所述第一时延量为所述信道时延量相对于所述采样时钟的周期的整数部分，所述第二时延量为所述信道时延量相对于所述采样时钟的周期的分数部分，控制所述缓存接口模块104根据所述第一时延量将所述输入数据写入所述缓存模块105中进行缓存，得到第一时延数据，控制所述分数时延滤波器106根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据。

所述缓存接口模块104分别连接所述数据输入模块101、所述缓存模块105和所述分数时延滤波器106，用于在所述控制调度模块103的控制下从所述数据输入模块101接收所述输入数据写入所述缓存模块105中进行缓存，得到所述第一时延数据，并将所述第一时延数据发送至所述分数时延滤波器106。

所述缓存模块105用于对所述输入数据进行缓存。

优选地，所述缓存模块105的大小与性能可以根据实际应用场景来定，以模拟导航卫星信道时延的场景为例，导航卫星的信道时延一般不会超过250ms，因此所述缓存模块105需要能够存储250ms的采样数据，在100MHz采样时钟且采样数据位宽为16bits的情况下，所述缓存模块105至少需要具有400Mbits的存储空间，在本实施例中，优选容量不低于512Mbits，速率不低于400MHz的片外DDR2SDRAM芯片。

所述分数时延滤波器106与所述输出模块107连接，用于在所述控制调度模块103的控制下对所述第一时延数据进行处理，得到所述第二时延数据。

所述输出模块107用于将所述第二时延数据作为所述信道时延模拟装置的最终输出数据进行输出。

优选地，如图2所示，所述信道时延模拟装置还可以包括：第一数据缓冲模块108和第二数据缓冲模块109；

所述缓存接口模块104连接所述数据输入模块101可以包括：所述缓存接口模块104通过所述第一数据缓冲模块108与所述数据输入模块101间接连接；

所述缓存接口模块104连接所述分数时延滤波器106可以包括：所述缓存接口模块104通过所述第二数据缓冲模块109与所述分数时延滤波器106间接连接。

所述第一数据缓冲模块108分别连接所述数据输入模块101、控制调度模块103和所述缓存接口模块104，用于在所述控制调度模块103的控制下从所述数据输入模块101读取并缓冲所述输入数据，并通过所述缓存接口模块104将缓冲后的所述输入数据写入所述缓存模块105。

所述第二数据缓冲模块109分别连接所述控制调度模块103、所述缓存接口模块104和所述分数时延滤波器106，用于在所述控制调度模块103的控制下通过所述缓存接口模块104从所述缓存模块中105读取并缓冲所述第一时延数据，并将缓冲后的所述第一时延数据发送至所述分数时延滤波器106。

优选地，所述第一数据缓冲模块108通过FPGA的片内FIFO存储器来实现。

优选地，在FPGA片内开辟一段存储空间作为数据缓冲区来实现第二数据缓冲模块109，缓冲区的大小由于FPGA资源的关系应尽量小，而由于缓冲区数据来自DDR2SDRAM，DDR2SDRAM每次读取数据都会产生一部分控制开销，那么缓冲区越大则DDR2SDRAM的读取效率越高，那么为了这个原因缓冲区应尽量大。为平衡两方面来考虑，应当将缓冲区设置为一个合理的范围。

优选地，所述控制调度模块103在所述信道时延模拟装置启动或复位时，执行初始化流程；

所述初始化流程可以包括：

所述控制调度模块103清空所述信道时延模拟装置中的寄存器和计数器的数据；

所述控制调度模块103清空所述第一数据缓冲模块和所述第二数据缓冲模块中的数据，若此时正在进行写入所述第一数据缓冲模块的操作，则应在对其清空前首先停止写入操作；

所述控制调度模块103通过所述缓存接口模块104清空所述缓存模块105中的数据，接收所述缓存模块105在初始化完成后发送的初始化完成标志。

优选地，所述信道时延模拟装置的工作流程可以包括：

所述数据输入模块101接收所述输入数据；

所述延时量输入模块102接收所述信道时延量；

所述控制调度模块103获取所述信道时延量，并将所述信道时延量分为所述第一时延量和所述第二时延量；

所述控制调度模块103控制所述第一数据缓冲模块108从所述数据输入模块101连续不停地读取所述输入数据，直至收到复位信号则停止；

当所述第一数据缓冲模块108的存储量超过了预设的阈值时，所述第一数据缓冲模块108将所述输入数据打包为数据包，并向所述控制调度模块103发送第一通知信息；

通过这种调度机制，可保证所述第一数据缓冲模块108不会写满或溢出。

优选地，所述阈值可以设置为所述第一数据缓冲模块108的总存储量的一半；

所述控制调度模块103在接收到所述第一通知信息后，通过所述缓存接口模块104从所述第一数据缓冲模块108读取所述数据包并写入所述缓存模块105进行缓存；

所述控制调度模块103对所述数据包在所述缓存模块105中已缓存的时间进行累计，当计满所述第一时延量时，控制所述第二数据缓冲模块109通过所述缓存接口模块104从所述缓存模块105中读取并缓冲所述第一时延数据；

在这个过程中，控制调度模块103决定着何时从所述第一数据缓冲模块108读取数据写入所述缓存模块105，何时从所述缓存模块105中读取数据，也就是说控制调度模块103控制着所述缓存模块105的读写时序，保持着数据流的通畅；

当所述第二数据缓冲模块109被填满后，所述第二数据缓冲模块109向所述控制调度模块103发送第二通知信息；

所述控制调度模块103在接收到所述第二通知信息后，控制所述第二数据缓冲模块109将缓冲后的所述第一时延数据连续不停地发送至所述分数时延滤波器106；

所述控制调度模块103控制所述分数时延滤波器106根据所述第二时延量对缓冲后的所述第一时延数据进行处理，得到所述第二时延数据；

所述输出模块107将所述第二时延数据作为所述信道时延模拟装置的最终输出数据进行输出。

在没有输入时延量的情况下，或者说输入时延量为0的情况下，所述信道时延模拟装置本身会有一个固定时延量，如果不进行处理，会影响到时延的精度，因此，优选地，在所述控制调度模块103获取所述信道时延量之后，首先应根据所述固定时延量对所述信道时延量进行修正，得到修正后的信道时延量，例如，可以通过用所述信道时延量减去所述固定时延量得到修正后的信道时延量，然后再将所述修正后的信道时延量分为所述第一时延量和所述第二时延量。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。

综上所述，本发明实施例提供的一种信道时延模拟装置可以包括：数据输入模块、延时量输入模块、控制调度模块、缓存模块、缓存接口模块、分数时延滤波器和输出模块；所述控制调度模块根据采样时钟的周期将信道时延量分为第一时延量和第二时延量，所述第一时延量和第二时延量分别为所述信道时延量相对于所述采样时钟的周期的整数部分和分数部分，控制所述缓存接口模块根据所述第一时延量将所述输入数据写入所述缓存模块中进行缓存，得到第一时延数据，控制所述分数时延滤波器根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据；所述输出模块用于将所述第二时延数据作为所述信道时延模拟装置的最终输出数据进行输出。通过本发明实施例，将信道时延量分为整数部分和小数部分，整数部分通过缓存模块的缓存来实现，小数部分通过分数时延滤波器来实现，而分数时延滤波器对小数部分的实现在较低采样频率的前提下也可完成，从而避开了现有技术中对高采样频率的依赖，由于可以保持较低采样频率，所需缓存的采样数据量也会较少，减少了缓存数据对存储资源的消耗，在保持现有采样频率和现有存储资源的前提下，即可实现较高的信道时延精度。

实施例二：

参见图3，是本发明实施例提供的一种信道时延模拟方法的示意流程图，所述方法可以包括：

步骤S301，接收待进行信道时延处理的输入数据；

步骤S302，根据采样时钟的周期将所述输入数据所需的信道时延量分为第一时延量和第二时延量，所述第一时延量为所述信道时延量相对于所述采样时钟的周期的整数部分，所述第二时延量为所述信道时延量相对于所述采样时钟的周期的分数部分；

步骤S303，根据所述第一时延量对所述输入数据进行缓存，得到第一时延数据；

步骤S304，使用分数时延滤波器根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据；

步骤S305，将所述第二时延数据作为信道时延处理的最终结果进行输出。

优选地，在所述步骤S302之前，还可以包括：

获取固定时延量，所述固定时延量为在所述信道时延量为零的情况下，输入数据从输入到输出所消耗的时间。

根据所述固定时延量对所述信道时延量进行修正，得到修正后的信道时延量。

优选地，所述步骤S303可以包括：

计算所述第一时延量对应的所述采样时钟的周期个数；

对所述采样时钟的周期进行计数；

当计满所述周期个数时，输出所述第一时延数据。

优选地，在所述步骤S303之前，还可以包括：

将所述输入数据存储到预设的第一数据缓冲区；

当所述第一数据缓冲区的存储量超过了预设的阈值时，将所述第一数据缓冲区中的数据打包输出。

优选地，在所述步骤S303之后，还可以包括：

将所述第一时延数据存储到预设的第二数据缓冲区；

当所述第二数据缓冲区被填满后，将缓冲后的所述第一时延数据发送至所述分数时延滤波器。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

在本发明所提供的实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的***实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口，装置或单元的间接耦合或通讯连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明实施例各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (10)

1.一种信道时延模拟装置，其特征在于，包括：数据输入模块、延时量输入模块、控制调度模块、缓存接口模块、缓存模块、分数时延滤波器和输出模块；

所述数据输入模块用于接收待进行信道时延处理的输入数据；

所述延时量输入模块用于接收所述输入数据所需的信道时延量；

所述控制调度模块分别连接所述延时量输入模块、缓存接口模块和所述分数时延滤波器，用于对所述信道时延模拟装置进行整体控制与调度，获取所述时延量输入模块接收到的所述信道时延量，根据采样时钟的周期将所述信道时延量分为第一时延量和第二时延量，所述第一时延量为所述信道时延量相对于所述采样时钟的周期的整数部分，所述第二时延量为所述信道时延量相对于所述采样时钟的周期的分数部分，控制所述缓存接口模块根据所述第一时延量将所述输入数据写入所述缓存模块中进行缓存，得到第一时延数据，控制所述分数时延滤波器根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据；

所述缓存接口模块分别连接所述数据输入模块、所述缓存模块和所述分数时延滤波器，用于在所述控制调度模块的控制下从所述数据输入模块接收所述输入数据写入所述缓存模块中进行缓存，得到所述第一时延数据，并将所述第一时延数据发送至所述分数时延滤波器；

所述缓存模块用于对所述输入数据进行缓存；

所述分数时延滤波器与所述输出模块连接，用于在所述控制调度模块的控制下对所述第一时延数据进行处理，得到所述第二时延数据；

所述输出模块用于将所述第二时延数据作为所述信道时延模拟装置的最终输出数据进行输出。

2.根据权利要求1所述的信道时延模拟装置，其特征在于，还包括：第一数据缓冲模块；

所述第一数据缓冲模块分别连接所述数据输入模块、控制调度模块和所述缓存接口模块，用于在所述控制调度模块的控制下从所述数据输入模块读取并缓冲所述输入数据，并通过所述缓存接口模块将缓冲后的所述输入数据写入所述缓存模块。

3.根据权利要求2所述的信道时延模拟装置，其特征在于，还包括：第二数据缓冲模块；

所述第二数据缓冲模块分别连接所述控制调度模块、所述缓存接口模块和所述分数时延滤波器，用于在所述控制调度模块的控制下通过所述缓存接口模块从所述缓存模块中读取并缓冲所述第一时延数据，并将缓冲后的所述第一时延数据发送至所述分数时延滤波器。

4.根据权利要求3所述的信道时延模拟装置，其特征在于，所述控制调度模块在所述信道时延模拟装置启动或复位时，执行初始化流程；

所述初始化流程包括：

所述控制调度模块清空所述信道时延模拟装置中的寄存器和计数器的数据；

所述控制调度模块清空所述第一数据缓冲模块和所述第二数据缓冲模块中的数据；

所述控制调度模块通过所述缓存接口模块清空所述缓存模块中的数据，接收所述缓存模块在初始化完成后发送的初始化完成标志。

5.根据权利要求4所述的信道时延模拟装置，其特征在于，所述信道时延模拟装置的工作流程包括：

所述数据输入模块接收所述输入数据；

所述延时量输入模块接收所述信道时延量；

所述控制调度模块获取所述信道时延量，并将所述信道时延量分为所述第一时延量和所述第二时延量；

所述控制调度模块控制所述第一数据缓冲模块从所述数据输入模块读取所述输入数据，直至收到复位信号则停止；

当所述第一数据缓冲模块的存储量超过了预设的阈值时，所述第一数据缓冲模块将所述输入数据打包为数据包，并向所述控制调度模块发送第一通知信息；

所述控制调度模块在接收到所述第一通知信息后，通过所述缓存接口模块从所述第一数据缓冲模块读取所述数据包并写入所述缓存模块进行缓存；

所述控制调度模块对所述数据包在所述缓存模块中已缓存的时间进行累计，当计满所述第一时延量时，控制所述第二数据缓冲模块通过所述缓存接口模块从所述缓存模块中读取并缓冲所述第一时延数据；

当所述第二数据缓冲模块被填满后，所述第二数据缓冲模块向所述控制调度模块发送第二通知信息；

所述控制调度模块在接收到所述第二通知信息后，控制所述第二数据缓冲模块将缓冲后的所述第一时延数据发送至所述分数时延滤波器；

所述控制调度模块控制所述分数时延滤波器根据所述第二时延量对缓冲后的所述第一时延数据进行处理，得到所述第二时延数据；

所述输出模块将所述第二时延数据作为所述信道时延模拟装置的最终输出数据进行输出。

6.一种信道时延模拟方法，其特征在于，包括：

接收待进行信道时延处理的输入数据；

根据采样时钟的周期将所述输入数据所需的信道时延量分为第一时延量和第二时延量，所述第一时延量为所述信道时延量相对于所述采样时钟的周期的整数部分，所述第二时延量为所述信道时延量相对于所述采样时钟的周期的分数部分；

根据所述第一时延量对所述输入数据进行缓存，得到第一时延数据；

使用分数时延滤波器根据所述第二时延量对所述第一时延数据进行处理，得到第二时延数据；

将所述第二时延数据作为信道时延处理的最终结果进行输出。

7.根据权利要求6所述的信道时延模拟方法，其特征在于，在所述将所述信道时延量分为第一时延量和第二时延量之前，还包括：

获取固定时延量，所述固定时延量为在所述信道时延量为零的情况下，输入数据从输入到输出所消耗的时间。

根据所述固定时延量对所述信道时延量进行修正，得到修正后的信道时延量。

8.根据权利要求6所述的信道时延模拟方法，其特征在于，所述根据所述第一时延量对所述输入数据进行缓存包括：

计算所述第一时延量对应的所述采样时钟的周期个数；

对所述采样时钟的周期进行计数；

当计满所述周期个数时，输出所述第一时延数据。

9.根据权利要求6所述的信道时延模拟方法，其特征在于，在所述根据所述第一时延量对所述输入数据进行缓存之前，还包括：

将所述输入数据存储到预设的第一数据缓冲区；

当所述第一数据缓冲区的存储量超过了预设的阈值时，将所述第一数据缓冲区中的数据打包输出。

10.根据权利要求6至9中任一项所述的信道时延模拟方法，其特征在于，在所述根据所述第一时延量对所述输入数据进行缓存之后，还包括：

将所述第一时延数据存储到预设的第二数据缓冲区；

当所述第二数据缓冲区被填满后，将缓冲后的所述第一时延数据发送至所述分数时延滤波器。