CN106959936A - 一种fft的硬件加速实现装置及方法 - Google Patents

一种fft的硬件加速实现装置及方法 Download PDF

Info

Publication number
CN106959936A
CN106959936A CN201610012722.8A CN201610012722A CN106959936A CN 106959936 A CN106959936 A CN 106959936A CN 201610012722 A CN201610012722 A CN 201610012722A CN 106959936 A CN106959936 A CN 106959936A
Authority
CN
China
Prior art keywords
fft
hardware
accelerated
data
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610012722.8A
Other languages
English (en)
Inventor
王良全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuzhou Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201610012722.8A priority Critical patent/CN106959936A/zh
Publication of CN106959936A publication Critical patent/CN106959936A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明提供一种FFT的硬件加速实现装置及方法，所述FFT的硬件加速实现装置包括：静态随机存储器，缓存第一数据；FFT控制模块，与所述存储器相连，对所述第一数据进行FFT计算，在FFT计算完成后将所述第一数据的FFT计算结果存储至缓存，并发出中断信号；所述缓存与所述FFT控制模块相连；只读存储器，与所述FFT控制模块相连，存储FFT计算的相关参数。本发明通过硬件加速设计利用硬件高效的计算速度快速完成了FFT算法的运算功能，而且各硬件组成模块可以通过IP核复用，不但可以有效提高音频信息处理速度，还降低了软件消耗，在电子类产品特别是日益发展的语音识别业务处理上具有重要的使用价值。

Description

一种FFT的硬件加速实现装置及方法
技术领域
本发明属于计算机技术领域，涉及一种FFT实现方法，特别是涉及一种FFT的硬件加速实现装置及方法。
背景技术
FFT(Fast Fourier Transformation，快速傅氏变换)算法在语音领域的回声消除(Adaptive Echo Control，AEC)、噪声抑制(Noise Suppresser，NS)、语音识别等方面具有很大的运算价值。一般的做法是通过软件实现音频数字信号的信号处理，但是软件操作需要消耗CPU运算功能，处理速度较慢，无法满足日益增长的语音以及音频信息高速处理的需求。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种FFT的硬件加速实现装置及方法，用于解决现有FFT软件算法处理音频数字信号效率较低的问题。
为实现上述目的及其他相关目的，本发明提供一种FFT的硬件加速实现装置，所述FFT的硬件加速实现装置包括：静态随机存储器，缓存第一数据；FFT控制模块，与所述存储器相连，对所述第一数据进行FFT计算，在FFT计算完成后将所述第一数据的FFT计算结果存储至缓存，并发出中断信号；所述缓存与所述FFT控制模块相连；只读存储器，与所述FFT控制模块相连，存储FFT计算的相关参数。
可选地，所述FFT的硬件加速实现装置还包括：所述静态随机存储器通过软件从所述缓存中读取存储所述第一数据的FFT计算结果。
可选地，所述FFT的硬件加速实现装置还包括：所述静态随机存储器通过内置的DMA操作指令读取缓存所述第一数据；所述第一数据包括音频数据。
可选地，所述FFT的硬件加速实现装置还包括：AHB接口模块，与所述静态随机存储器相连，用于通过AHB总线与外部通信。
可选地，所述FFT的硬件加速实现装置还包括：MUX模块，与所述静态随机存储器、FFT控制模块、缓存和AHB接口模块分别相连，用于实现所述静态随机存储器分别与FFT控制模块、缓存和AHB接口模块之间的数据传输。
本发明还提供一种FFT的硬件加速实现方法，所述FFT的硬件加速实现方法包括：利用一静态随机存储器缓存第一数据；利用一与所述存储器相连的FFT控制模块对所述第一数据进行FFT计算，在FFT计算完成后将所述第一数据的FFT计算结果存储至缓存，并发出中断信号；所述缓存与所述FFT控制模块相连；利用一与所述FFT控制模块相连的只读存储器存储FFT计算的相关参数。
可选地，所述FFT的硬件加速实现方法还包括：利用所述静态随机存储器通过软件从所述缓存中读取存储所述第一数据的FFT计算结果；利用一与所述静态随机存储器相连的AHB接口模块通过AHB总线与外部通信；或/和利用一与所述静态随机存储器、FFT控制模块、缓存和AHB接口模块分别相连的MUX模块实现所述静态随机存储器分别与FFT控制模块、缓存和AHB接口模块之间的数据传输。
可选地，所述利用一静态随机存储器缓存第一数据的一种实现过程包括：通过内置的DMA操作指令读取所述第一数据，并将所述第一数据缓存至所述静态随机存储器；所述第一数据包括音频数据。
可选地，所述FFT的硬件加速实现方法还包括：开始所述FFT的硬件加速实现方法时，首先选择FFT的实现模式，并发出对应实现模式的FFT使能信号；所述FFT的实现模式包括纯软件模式和软硬件结合模式；然后检测选择的FFT的实现模式是否繁忙，若是则继续检测选择的FFT的实现模式是否繁忙；若否则开始执行所述利用一静态随机存储器缓存第一数据的步骤。
可选地，所述FFT的硬件加速实现方法还包括：检测所述第一数据的FFT计算是否完成，若是则发出所述中断信号，若否则继续检测FFT计算是否完成。
如上所述，本发明所述的FFT的硬件加速实现装置及方法，具有以下有益效果：
本发明通过硬件加速设计利用硬件高效的计算速度快速完成了FFT算法的运算功能，而且各硬件组成模块可以通过IP核复用，不但可以有效提高音频信息处理速度，还降低了软件消耗，在电子类产品特别是日益发展的语音识别业务处理上具有重要的使用价值。
附图说明
图1显示为本发明实施例所述的FFT的硬件加速实现装置的一种实现结构示意图。
图2显示为本发明实施例所述的FFT的硬件加速实现方法的一种实现流程示意图。
元件标号说明
100 FFT的硬件加速实现装置
110 静态随机存储器
120 FFT控制模块
130 只读存储器
140 缓存
150 MUX模块
160 AHB接口模块
S201～S207 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，本发明提供一种FFT的硬件加速实现装置100，所述FFT的硬件加速实现装置100包括：静态随机存储器(SRAM)110，FFT控制模块120，只读存储器(ROM)130，缓存(Register)140，MUX模块150，AHB接口模块160。
所述静态随机存储器(SRAM)110缓存第一数据。其中，SRAM是英文Static RAM的缩写，即静态随机存储器。它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
进一步，所述静态随机存储器110通过内置的DMA操作指令读取缓存所述第一数据；所述第一数据包括音频数据。其中，DMA是让硬盘不用通过CPU来控制读写，而是直接由存储器存取，是一种快速传送数据的机制。DMA技术的重要性在于，利用DMA进行数据存取时不需要CPU进行干预，有利于减轻CPU负担，加快读取速度，提高***执行应用程序的效率。利用DMA传送数据的另一个好处是，数据直接在源地址和目的地址之间传送，不需要是中间媒介。
所述FFT控制模块120与所述存储器110相连，对所述第一数据进行FFT计算，在FFT计算完成后将所述第一数据的FFT计算结果存储至缓存140，并发出中断信号；所述缓存140与所述FFT控制模块120相连。所述静态随机存储器110通过软件从所述缓存140中读取存储所述第一数据的FFT计算结果。其中，所述软件是指促发CPU进行硬件操作的上层应用。
所述只读存储器(ROM)130与所述FFT控制模块120相连，存储FFT计算的相关参数。所述FFT计算的相关参数即指快速傅里叶变换(FFT)公式中的参数变量。ROM是只读存储器(Read-Only Memory)的简称，是一种只能读出事先所存数据的固态半导体存储器，其特性是一旦储存资料就无法再将之改变或删除，通常用在不需经常变更资料的电子或电脑***中，并且资料不会因为电源关闭而消失。
所述MUX模块150与所述静态随机存储器110、FFT控制模块120、缓存140和AHB接口模块160分别相连，用于实现所述静态随机存储器分别与FFT控制模块、缓存和AHB接口模块之间的数据传输。
所述AHB(Advanced High-performance Bus)接口模块160与所述静态随机存储器110相连，用于通过AHB总线与外部通信。AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接。AHB总线上最多可以有16个主模块和任意多个从模块，整个AHB总线上的传输都由主模块发出，由从模块负责回应。
本发明的创新点在于实现软硬件协同的快速傅里叶硬件加速功能，通过内置DMA操作指令读取音频数据缓存在内部SRAM后，再对音频数据进行FFT计算，完成FFT计算后由硬件实现数据(即计算结果)存储在缓存，并发出FFT完成中断标志(或信号)，由软件将缓存中的数据读取进SRAM，完成整个硬件加速过程。
本发明所述的FFT的硬件加速实现装置的保护范围不限于本实施例列举的各个组成模块，凡是根据本发明的原理所做的现有技术的模块增减、模块替换所实现的装置都包括在本发明的保护范围内。
本发明还提供一种FFT的硬件加速实现方法，所述FFT的硬件加速实现装置可以实现本发明所述的FFT的硬件加速实现方法，但本发明所述的FFT的硬件加速实现方法的实现装置包括但不限于本实施例列举的FFT的硬件加速实现装置的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。
参见图2所示，所述FFT的硬件加速实现方法包括：
S201，开始所述FFT的硬件加速实现方法时，首先选择FFT的实现模式，并发出对应实现模式的FFT使能信号。例如：所述FFT的实现模式包括纯软件模式和软硬件结合模式。
S202，检测选择的FFT的实现模式是否繁忙，若是则继续检测选择的FFT的实现模式是否繁忙；若否则开始执行步骤S203。
S203，利用一静态随机存储器缓存第一数据。其中，SRAM是英文Static RAM的缩写，即静态随机存储器。它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。
进一步，所述步骤S203利用一静态随机存储器缓存第一数据的一种实现过程包括：通过内置的DMA操作指令读取所述第一数据，并将所述第一数据缓存至所述静态随机存储器；所述第一数据包括音频数据。其中，DMA是让硬盘不用通过CPU来控制读写，而是直接由存储器存取，是一种快速传送数据的机制。DMA技术的重要性在于，利用DMA进行数据存取时不需要CPU进行干预，有利于减轻CPU负担，加快读取速度，提高***执行应用程序的效率。利用DMA传送数据的另一个好处是，数据直接在源地址和目的地址之间传送，不需要是中间媒介。
S205，利用一与所述存储器相连的FFT控制模块对所述第一数据进行FFT计算。其中，利用一与所述FFT控制模块相连的只读存储器存储FFT计算的相关参数。所述FFT计算的相关参数即指快速傅里叶变换(FFT)公式中的参数变量。
S206，检测所述第一数据的FFT计算是否完成，若是则发出所述中断信号，若否则继续检测FFT计算是否完成。
S207，在FFT计算完成后将所述第一数据的FFT计算结果存储至缓存，并发出中断信号。所述缓存与所述FFT控制模块相连。利用所述静态随机存储器通过软件从所述缓存中读取存储所述第一数据的FFT计算结果。其中，所述软件是指促发CPU进行硬件操作的上层应用。
进一步，利用一与所述静态随机存储器相连的AHB(Advanced High-performanceBus)接口模块通过AHB总线与外部通信。AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接。AHB总线上最多可以有16个主模块和任意多个从模块，整个AHB总线上的传输都由主模块发出，由从模块负责回应。
更进一步，利用一与所述静态随机存储器、FFT控制模块、缓存和AHB接口模块分别相连的MUX模块实现所述静态随机存储器分别与FFT控制模块、缓存和AHB接口模块之间的数据传输。
本发明所述的FFT的硬件加速实现方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。
本发明通过硬件加速设计利用硬件高效的计算速度快速完成了FFT算法的运算功能，而且各硬件组成模块可以通过IP核复用，不但可以有效提高音频信息处理速度，还降低了软件消耗，在电子类产品特别是日益发展的语音识别业务处理上具有重要的使用价值。
综上所述，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种FFT的硬件加速实现装置，其特征在于，所述FFT的硬件加速实现装置包括：
静态随机存储器，缓存第一数据；
FFT控制模块，与所述存储器相连，对所述第一数据进行FFT计算，在FFT计算完成后将所述第一数据的FFT计算结果存储至缓存，并发出中断信号；所述缓存与所述FFT控制模块相连；
只读存储器，与所述FFT控制模块相连，存储FFT计算的相关参数。
2.根据权利要求1所述的FFT的硬件加速实现装置，其特征在于，所述FFT的硬件加速实现装置还包括：
所述静态随机存储器通过软件从所述缓存中读取存储所述第一数据的FFT计算结果。
3.根据权利要求1所述的FFT的硬件加速实现装置，其特征在于，所述FFT的硬件加速实现装置还包括：
所述静态随机存储器通过内置的DMA操作指令读取缓存所述第一数据；所述第一数据包括音频数据。
4.根据权利要求1所述的FFT的硬件加速实现装置，其特征在于，所述FFT的硬件加速实现装置还包括：
AHB接口模块，与所述静态随机存储器相连，用于通过AHB总线与外部通信。
5.根据权利要求1所述的FFT的硬件加速实现装置，其特征在于，所述FFT的硬件加速实现装置还包括：
MUX模块，与所述静态随机存储器、FFT控制模块、缓存和AHB接口模块分别相连，用于实现所述静态随机存储器分别与FFT控制模块、缓存和AHB接口模块之间的数据传输。
6.一种FFT的硬件加速实现方法，其特征在于，所述FFT的硬件加速实现方法包括：
利用一静态随机存储器缓存第一数据；
利用一与所述存储器相连的FFT控制模块对所述第一数据进行FFT计算，在FFT计算完成后将所述第一数据的FFT计算结果存储至缓存，并发出中断信号；所述缓存与所述FFT控制模块相连；
利用一与所述FFT控制模块相连的只读存储器存储FFT计算的相关参数。
7.根据权利要求6所述的FFT的硬件加速实现方法，其特征在于，所述FFT的硬件加速实现方法还包括：
利用所述静态随机存储器通过软件从所述缓存中读取存储所述第一数据的FFT计算结果；
利用一与所述静态随机存储器相连的AHB接口模块通过AHB总线与外部通信；或/和
利用一与所述静态随机存储器、FFT控制模块、缓存和AHB接口模块分别相连的MUX模块实现所述静态随机存储器分别与FFT控制模块、缓存和AHB接口模块之间的数据传输。
8.根据权利要求6所述的FFT的硬件加速实现方法，其特征在于：所述利用一静态随机存储器缓存第一数据的一种实现过程包括：
通过内置的DMA操作指令读取所述第一数据，并将所述第一数据缓存至所述静态随机存储器；所述第一数据包括音频数据。
9.根据权利要求6所述的FFT的硬件加速实现方法，其特征在于，所述FFT的硬件加速实现方法还包括：
开始所述FFT的硬件加速实现方法时，首先选择FFT的实现模式，并发出对应实现模式的FFT使能信号；所述FFT的实现模式包括纯软件模式和软硬件结合模式；
然后检测选择的FFT的实现模式是否繁忙，若是则继续检测选择的FFT的实现模式是否繁忙；若否则开始执行所述利用一静态随机存储器缓存第一数据的步骤。
10.根据权利要求6所述的FFT的硬件加速实现方法，其特征在于，所述FFT的硬件加速实现方法还包括：
检测所述第一数据的FFT计算是否完成，若是则发出所述中断信号，若否则继续检测FFT计算是否完成。
CN201610012722.8A 2016-01-08 2016-01-08 一种fft的硬件加速实现装置及方法 Pending CN106959936A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610012722.8A CN106959936A (zh) 2016-01-08 2016-01-08 一种fft的硬件加速实现装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610012722.8A CN106959936A (zh) 2016-01-08 2016-01-08 一种fft的硬件加速实现装置及方法

Publications (1)

Publication Number Publication Date
CN106959936A true CN106959936A (zh) 2017-07-18

Family

ID=59480495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610012722.8A Pending CN106959936A (zh) 2016-01-08 2016-01-08 一种fft的硬件加速实现装置及方法

Country Status (1)

Country Link
CN (1) CN106959936A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021781A (zh) * 2018-01-31 2018-05-11 中国电子科技集团公司第五十四研究所 一种可参数化的fft ip核设计和优化方法
CN112162942A (zh) * 2020-09-30 2021-01-01 南京蕴智科技有限公司 一种多模态图像处理硬件加速***
CN114442908A (zh) * 2020-11-05 2022-05-06 珠海一微半导体股份有限公司 一种用于数据处理的硬件加速***及芯片
CN117389946A (zh) * 2023-11-09 2024-01-12 合肥灿芯科技有限公司 一种可动态扩展点数的fft实现结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1900927A (zh) * 2006-07-14 2007-01-24 中国电子科技集团公司第三十八研究所 可重构数字信号处理器
US8612505B1 (en) * 2008-07-14 2013-12-17 The Mathworks, Inc. Minimum resource fast fourier transform
CN103955447A (zh) * 2014-04-28 2014-07-30 中国人民解放军国防科学技术大学 基于dsp芯片的fft加速器
CN103970709A (zh) * 2014-04-29 2014-08-06 国家电网公司 一种fft协处理器与主处理器通信方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1900927A (zh) * 2006-07-14 2007-01-24 中国电子科技集团公司第三十八研究所 可重构数字信号处理器
US8612505B1 (en) * 2008-07-14 2013-12-17 The Mathworks, Inc. Minimum resource fast fourier transform
CN103955447A (zh) * 2014-04-28 2014-07-30 中国人民解放军国防科学技术大学 基于dsp芯片的fft加速器
CN103970709A (zh) * 2014-04-29 2014-08-06 国家电网公司 一种fft协处理器与主处理器通信方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PAUL BECKMANN: "利用硬件加速器提高处理器的性能", 《今日电子》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108021781A (zh) * 2018-01-31 2018-05-11 中国电子科技集团公司第五十四研究所 一种可参数化的fft ip核设计和优化方法
CN112162942A (zh) * 2020-09-30 2021-01-01 南京蕴智科技有限公司 一种多模态图像处理硬件加速***
CN112162942B (zh) * 2020-09-30 2022-12-23 南京蕴智科技有限公司 一种多模态图像处理硬件加速***
CN114442908A (zh) * 2020-11-05 2022-05-06 珠海一微半导体股份有限公司 一种用于数据处理的硬件加速***及芯片
WO2022095439A1 (zh) * 2020-11-05 2022-05-12 珠海一微半导体股份有限公司 一种用于数据处理的硬件加速***及芯片
CN114442908B (zh) * 2020-11-05 2023-08-11 珠海一微半导体股份有限公司 一种用于数据处理的硬件加速***及芯片
CN117389946A (zh) * 2023-11-09 2024-01-12 合肥灿芯科技有限公司 一种可动态扩展点数的fft实现结构
CN117389946B (zh) * 2023-11-09 2024-05-28 合肥灿芯科技有限公司 一种可动态扩展点数的fft实现结构

Similar Documents

Publication Publication Date Title
CN107301455B (zh) 用于卷积神经网络的混合立方体存储***及加速计算方法
CN107392309A (zh) 一种基于fpga的通用定点数神经网络卷积加速器硬件结构
CN103324585B (zh) 分级缓存的处理器中的协作预取处理
TWI509604B (zh) 促進多重處理器界面之具有板內建處理器邏輯的記憶體裝置及方法及使用其之電腦系統
CN110196824A (zh) 实现数据传输的方法及装置、电子设备
CN106959936A (zh) 一种fft的硬件加速实现装置及方法
EP2466474A1 (en) Streaming translation in display pipe
CN106683158A (zh) 一种GPU纹理映射非阻塞存储Cache的建模结构
CN107479860A (zh) 一种处理器芯片以及指令缓存的预取方法
CN105095116A (zh) 缓存替换的方法、缓存控制器和处理器
US20220138107A1 (en) Cache for storing regions of data
CN110058816B (zh) 一种基于ddr的高速多用户队列管理器及方法
CN107438837A (zh) 数据高速缓存
CN109359729B (zh) 一种在fpga上实现缓存数据的***及方法
CN107250995B (zh) 存储器管理设备
CN110543433B (zh) 一种混合内存的数据迁移方法及装置
US10152410B2 (en) Magnetoresistive random-access memory cache write management
CN105874431A (zh) 减少数据交换负载的计算***以及相关的数据交换方法
US10782918B2 (en) Near-memory data-dependent gather and packing
CN107124240A (zh) 一种信道时延模拟装置及方法
CN105074677B (zh) 用于加速器将数据存储在缓冲器中的方法的方法和***
WO2021070303A1 (ja) 演算処理装置
US20120054424A1 (en) Methods and apparatus for burst data transfers between double data rate (ddr) memories and embedded processors during training
CN110399219A (zh) 内存访问方法、dmc及存储介质
CN104778130B (zh) 一种支持容量与组相联度灵活可配的核外高速缓存装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170718