CN107123691A - 一种混合结沟槽型的肖特基势垒二极管 - Google Patents
一种混合结沟槽型的肖特基势垒二极管 Download PDFInfo
- Publication number
- CN107123691A CN107123691A CN201710289000.1A CN201710289000A CN107123691A CN 107123691 A CN107123691 A CN 107123691A CN 201710289000 A CN201710289000 A CN 201710289000A CN 107123691 A CN107123691 A CN 107123691A
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- epitaxial layer
- doped region
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000002360 preparation method Methods 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000002156 mixing Methods 0.000 claims abstract description 13
- 230000035755 proliferation Effects 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 15
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，尤其涉及一种混合结沟槽型的肖特基势垒二极管，包括：衬底；外延层，生长于衬底的上表面，外延层的上表面形成有多个沟槽，沟槽的顶部形成有横向扩散的掺杂区；隔离介质层，覆盖沟槽的侧部和底部以及掺杂区的侧部表面；多晶硅层，填充每个沟槽；多晶硅层的上表面与外延层的上表面齐平形成一平坦表面；第一金属层，覆盖于平坦表面上方；第二金属层，覆盖于第一金属层的上表面，能够在肖特基势垒二极管中形成PN结结构，同时具有沟槽型器件具有的高耐压低漏电性能以及肖特基整流器结构的低压降和浪涌能力，可满足大功率低功耗的应用需求；以及上述的混合结沟槽型的肖特基势垒二极管的制备方法。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种混合结沟槽型的肖特基势垒二极管。
背景技术
肖特基势垒二极管因其具备极短的反向恢复时间，较低的正向导通压降的特点，在太阳能电池模组、通用电源、变频器、通讯等众多领域中大量应用,特别在低功耗要求领域应用中逐渐替代PN结二极管，但由于普通肖特基势垒二极管反向漏电偏大的原因，在一定程度上制约了其更广泛的应用。
肖特基势垒二极管是常见的两端功率器件，它是由金属和低掺杂N型外延硅形成肖特基接触来工作的，常用来形成肖特基接触的金属有钛、镍、铂金及钴等，这些金属和表面洁净的N型硅经快速热退火后会形成金属硅化物。近年来，沟槽技术被广泛使用，常用的沟槽型结构是做介质层。
传统短漂移区肖特基整流器结构(MPS)包含了平面肖特基二极管和P-I-N二极管结构，故其工作原理也是在两种二极管之间的。MPS正向偏置时，随着电压升高，肖特基区域导通，外延层的电子通过肖特基区域形成的沟道进入金属形成电流；继续升高正向电压，PN结导通，由p+区向N-漂移区注入的空穴，随着电压继续升高，空穴浓度持续增加，多数载流子在电场和阴极高低结的作用下产生积累，在数量上与空穴几乎相等，此时出现电导调制区，体阻降低，呈现出混合整流的特性，既有肖特基整流，同时具有PN结整流特性。
中低压肖特基势垒二极管使用普通的沟槽型结构可以满足正向导通压降低的特点，但高压普通沟槽型肖特基势垒二极管大电流情况下正向导通压降很高，无法满足大功率低功耗的应用需求，因此急需新的方法来获得大电流情况下低正向导通压降肖特基势垒二极管器件。
发明内容
针对上述问题，本发明提出了一种混合结沟槽型的肖特基势垒二极管，包括：
衬底；
外延层，生长于所述衬底的上表面，所述外延层的上表面形成有多个沟槽，所述沟槽的顶部形成有横向扩散的掺杂区；
隔离介质层，覆盖所述沟槽的侧部和底部以及所述掺杂区的侧部表面；
多晶硅层，填充每个所述沟槽；
所述多晶硅层的上表面与所述外延层的上表面齐平形成一平坦表面；
第一金属层，覆盖于所述平坦表面上方；
第二金属层，覆盖于所述第一金属层的上表面。
上述的肖特基势垒二极管，其中，所述掺杂区的截面的两端呈半圆形。
上述的肖特基势垒二极管，其中，所述掺杂区的截面的两端呈四分之一圆形。
上述的肖特基势垒二极管，其中，所述沟槽在所述外延层中的深度范围在1μm～20μm之间。
上述的肖特基势垒二极管，其中，所述掺杂区为P型掺杂区。
一种混合结沟槽型的肖特基势垒二极管的制备方法，其中，包括：
步骤S1，提供一衬底；
步骤S2，于所述衬底的上表面生长一外延层；
步骤S3，于所述外延层的上表面沉积一第一介质层；
步骤S4，对所述第一介质层进行刻蚀，以于所述第一介质层内形成截止于所述外延层的上表面的多个通孔；
步骤S5，采用注入工艺向所述通孔底部的所述外延层内进行掺杂，形成横向扩散的掺杂区；
步骤S6，以所述第一介质层为掩膜对所述掺杂区进行刻蚀，形成延伸至所述外延层内的沟槽；
步骤S7，于所述介质层的上表面和侧部以及所述沟槽的侧部和底部覆盖一第二介质层；
步骤S8，形成一多晶硅层以填充所述沟槽；
步骤S9，刻蚀所述多晶硅层至所述沟槽中使得所述多晶硅层的上表面与所述外延层齐平；
步骤S10，去除所述外延层上方的所述第一介质层和所述第二介质层，以将所述外延层暴露，所述多晶硅层的上表面与暴露出的所述外延层的上表面形成一平坦表面；
步骤S11，于所述平坦表面上覆盖一第一金属层；
步骤S12，于所述第一金属层上覆盖一第二金属层。
上述的制备方法，其中，所述倾斜注入工艺的注入方向与所述外延层的中垂线形成的夹角的范围在5°～80°之间。
上述的制备方法，其中，所述步骤S11完成后，还需对所述第一金属层进行快速退火处理，以在所述第一金属层表面形成一金属硅化物层，再执行所述步骤S12。
上述的制备方法，其中，所述步骤S4，所述步骤S6和所述步骤S9中刻蚀方法为干法刻蚀。
上述的制备方法，其中，所述掺杂区为P型掺杂区。
上述的制备方法，其中，所述步骤S5中，采用倾斜注入工艺向所述通孔底部的所述外延层内进行掺杂，形成横向扩散的所述掺杂区。
上述的制备方法，其中，所述步骤S5中，采用垂直注入工艺向所述通孔底部的所述外延层内进行掺杂并加热扩散，形成横向扩散的所述掺杂区。
有益效果：本发明提出的一种沟槽型的肖特基势垒二极管及其制备方法，能够在肖特基势垒二极管中形成PN结结构，同时具有沟槽型器件具有的高耐压低漏电性能以及肖特基整流器结构的低压降和浪涌能力，可满足大功率低功耗的应用需求。
附图说明
图1为本发明一实施例中混合结沟槽型的肖特基势垒二极管的结构示意图；
图2为本发明一实施例中混合结沟槽型的肖特基势垒二极管的制备方法的流程示意图；
图3～9为本发明一实施例中混合结沟槽型的肖特基势垒二极管的制备方法中一个或多个步骤形成的结构的示意图；
图10为本发明一实施例中相同条件下混合结沟槽型的肖特基势垒二极管与现有的肖特基势垒二极管的反向特性仿真曲线；
图11为本发明一实施例中相同条件下混合结沟槽型的肖特基势垒二极管与现有的肖特基势垒二极管的正向特性仿真曲线。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种混合结沟槽型的肖特基势垒二极管，可以包括：
衬底101；
外延层102，生长于衬底的上表面，外延层的上表面形成有多个沟槽TR，沟槽TR的顶部形成有横向扩散的掺杂区110；
隔离介质层104，覆盖沟槽TR的侧部和底部以及掺杂区110的侧部表面；
多晶硅层105，填充每个沟槽TR；
多晶硅层105的上表面与外延层102的上表面齐平形成一平坦表面；
第一金属层107，覆盖于平坦表面上方；
第二金属层108，覆盖于第一金属层107的上表面。
在一个较佳的实施例中，掺杂区110的截面的两端呈圆弧形。
上述实施例中，优选地，掺杂区110的截面的两端呈半圆形。
在一个较佳的实施例中，沟槽TR在外延层102中的深度范围在1μm～20μm之间。
在一个较佳的实施例中，掺杂区110为P型掺杂区。
如图2所示，本发明还提供了一种混合结沟槽型的肖特基势垒二极管的制备方法，其中单个或多个步骤形成的结构可以如图3～9所示，该制备方法可以包括：
步骤S1，提供一衬底101；
步骤S2，于衬底101的上表面生长一外延层102；
步骤S3，于外延层102的上表面沉积一第一介质层103；
步骤S4，对第一介质层103进行刻蚀，以于第一介质层103内形成截止于外延层102的上表面的多个通孔H；
步骤S5，采用注入工艺向通孔H底部的外延层102内进行掺杂，形成横向扩散的掺杂区110；
步骤S6，以第一介质层103为掩膜对掺杂区110进行刻蚀，形成延伸至外延层102内的沟槽TR；
步骤S7，于第一介质层103的上表面和侧部以及沟槽TR的侧部和底部覆盖一第二介质层104；
步骤S8，形成一多晶硅层105以填充沟槽TR；
步骤S9，刻蚀多晶硅层105至沟槽TR中使得多晶硅层105的上表面与外延层102齐平；
步骤S10，去除外延层102上方的第一介质层103和第二介质层104，以将外延层102暴露，多晶硅层105的上表面与暴露出的外延层102的上表面形成一平坦表面；
步骤S11，于平坦表面上覆盖一第一金属层107；
步骤S12，于第一金属层107上覆盖一第二金属层108。
具体地，平坦表面可以是大致平坦的表面；步骤S9中刻蚀多晶硅层105可以是使得多晶硅层105的上表面略低于外延层102的上表面，此时可以在步骤S10中通过过刻蚀掉部分外延层的上表面即可使得平坦表面尽量平坦。
在一个较佳的实施例中，倾斜注入工艺的注入方向与外延层102的中垂线形成的夹角的范围在5°～80°之间。
在一个较佳的实施例中，步骤S11完成后，还需对第一金属层107进行快速退火处理，以在第一金属层107表面形成一金属硅化物层(附图中未显示)，再执行步骤S12。
在一个较佳的实施例中，步骤S4，步骤S6和步骤S9中刻蚀方法为干法刻蚀。
在一个较佳的实施例中，掺杂区110为P型掺杂区。
在一个较佳的实施例中，步骤S5中，采用倾斜注入工艺向通孔H底部的所述外延层102内进行掺杂，形成横向扩散的掺杂区。
在一个较佳的实施例中，步骤S5中，采用垂直注入工艺向通孔H底部的外延层102内进行掺杂并加热扩散，形成横向扩散的掺杂区。
如图9和图10所示，相同条件下混合结沟槽型的肖特基势垒二极管与现有和常见的肖特基势垒二极管的正向特性仿真曲线和反向特性仿真曲线可见，混合结沟槽型的肖特基势垒二极管的特性优于现有的肖特基势垒二极管。
综上所述，本发明提出的一种混合结沟槽型的肖特基势垒二极管及其制备方法，能够在肖特基势垒二极管中形成PN结结构，同时具有沟槽型器件具有的高耐压低漏电性能以及肖特基整流器结构的低压降和浪涌能力，可满足大功率低功耗的应用需求。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (12)
1.一种混合结沟槽型的肖特基势垒二极管，其特征在于，包括：
衬底；
外延层，生长于所述衬底的上表面，所述外延层的上表面形成有多个沟槽，所述沟槽的顶部形成有横向扩散的掺杂区；
隔离介质层，覆盖所述沟槽的侧部和底部以及所述掺杂区的侧部表面；
多晶硅层，填充每个所述沟槽；
所述多晶硅层的上表面与所述外延层的上表面齐平形成一平坦表面；
第一金属层，覆盖于所述平坦表面上方；
第二金属层，覆盖于所述第一金属层的上表面。
2.根据权利要求1所述的肖特基势垒二极管，其特征在于，所述掺杂区的截面的两端呈半圆形。
3.根据权利要求2所述的肖特基势垒二极管，其特征在于，所述掺杂区的截面的两端呈四分之一圆形。
4.根据权利要求1所述的肖特基势垒二极管，其特征在于，所述沟槽在所述外延层中的深度范围在1μm～20μm之间。
5.根据权利要求1所述的肖特基势垒二极管，其特征在于，所述掺杂区为P型掺杂区。
6.一种混合结沟槽型的肖特基势垒二极管的制备方法，其特征在于，包括：
步骤S1，提供一衬底；
步骤S2，于所述衬底的上表面生长一外延层；
步骤S3，于所述外延层的上表面沉积一第一介质层；
步骤S4，对所述第一介质层进行刻蚀，以于所述第一介质层内形成截止于所述外延层的上表面的多个通孔；
步骤S5，采用注入工艺向所述通孔底部的所述外延层内进行掺杂，形成横向扩散的掺杂区；
步骤S6，以所述第一介质层为掩膜对所述掺杂区进行刻蚀，形成延伸至所述外延层内的沟槽；
步骤S7，于所述第一介质层的上表面和侧部以及所述沟槽的侧部和底部覆盖一第二介质层；
步骤S8，形成一多晶硅层以填充所述沟槽；
步骤S9，刻蚀所述多晶硅层至所述沟槽中使得所述多晶硅层的上表面与所述外延层齐平；
步骤S10，去除所述外延层上方的所述第一介质层和所述第二介质层，以将所述外延层暴露，所述多晶硅层的上表面与暴露出的所述外延层的上表面形成一平坦表面；
步骤S11，于所述平坦表面上覆盖一第一金属层；
步骤S12，于所述第一金属层上覆盖一第二金属层。
7.根据权利要求6所述的制备方法，其特征在于，所述倾斜注入工艺的注入方向与所述外延层的中垂线形成的夹角的范围在5°～80°之间。
8.根据权利要求6所述的制备方法，其特征在于，所述步骤S11完成后，还需对所述第一金属层进行快速退火处理，以在所述第一金属层表面形成一金属硅化物层，再执行所述步骤S12。
9.根据权利要求6所述的制备方法，其特征在于，所述步骤S4，所述步骤S6和所述步骤S9中刻蚀方法为干法刻蚀。
10.根据权利要求6所述的制备方法，其特征在于，所述掺杂区为P型掺杂区。
11.根据权利要求6所述的制备方法，其特征在于，所述步骤S5中，采用倾斜注入工艺向所述通孔底部的所述外延层内进行掺杂，形成横向扩散的所述掺杂区。
12.根据权利要求6所述的制备方法，其特征在于，所述步骤S5中，采用垂直注入工艺向所述通孔底部的所述外延层内进行掺杂并加热扩散，形成横向扩散的所述掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710289000.1A CN107123691A (zh) | 2017-04-27 | 2017-04-27 | 一种混合结沟槽型的肖特基势垒二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710289000.1A CN107123691A (zh) | 2017-04-27 | 2017-04-27 | 一种混合结沟槽型的肖特基势垒二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107123691A true CN107123691A (zh) | 2017-09-01 |
Family
ID=59725114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710289000.1A Pending CN107123691A (zh) | 2017-04-27 | 2017-04-27 | 一种混合结沟槽型的肖特基势垒二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107123691A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786472A (zh) * | 2019-03-01 | 2019-05-21 | 重庆平伟实业股份有限公司 | 一种功率半导体器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916055A (zh) * | 2012-10-11 | 2013-02-06 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN103887168A (zh) * | 2012-12-19 | 2014-06-25 | 竹懋科技股份有限公司 | 萧特基整流元件的制造方法及形成方法 |
-
2017
- 2017-04-27 CN CN201710289000.1A patent/CN107123691A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102916055A (zh) * | 2012-10-11 | 2013-02-06 | 杭州立昂微电子股份有限公司 | 一种沟槽肖特基势垒二极管及其制造方法 |
| CN103887168A (zh) * | 2012-12-19 | 2014-06-25 | 竹懋科技股份有限公司 | 萧特基整流元件的制造方法及形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786472A (zh) * | 2019-03-01 | 2019-05-21 | 重庆平伟实业股份有限公司 | 一种功率半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101645448B (zh) | 用于在沟槽下形成pn嵌位区的结构和方法 | |
| US20180358478A1 (en) | Trench type junction barrier schottky diode with voltage reducing layer and manufacturing method thereof | |
| US6710418B1 (en) | Schottky rectifier with insulation-filled trenches and method of forming the same | |
| CN103872099B (zh) | 具有阶梯状边缘终端的半导体器件，以及用于制造半导体器件的方法 | |
| US20030006473A1 (en) | Power diode having improved on resistance and breakdown voltage | |
| CN101800252B (zh) | 沟槽型肖特基势垒整流器及其制造方法 | |
| CN109935634A (zh) | 集成在超级结功率mosfet中的肖特基二极管 | |
| CN103606551A (zh) | 碳化硅沟槽型半导体器件及其制作方法 | |
| CN106024915B (zh) | 一种超级结肖特基二极管 | |
| CN102593154B (zh) | 一种具有p型埋层结构的槽栅二极管 | |
| CN103208529B (zh) | 半导体二极管以及用于形成半导体二极管的方法 | |
| CN106158631A (zh) | 带埋层沟槽功率器件及其制作方法 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN104124151A (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN107123691A (zh) | 一种混合结沟槽型的肖特基势垒二极管 | |
| CN216120263U (zh) | 多级沟槽半导体器件 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN106229342A (zh) | 一种多积累层的金属氧化物半导体二极管 | |
| RU122204U1 (ru) | Диод шоттки с канавочной структурой | |
| CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN111261725A (zh) | 一种新型的超低压降肖特基二极管及其制备方法 | |
| CN108470719B (zh) | 一种复合型tmbs器件及其制造方法 | |
| CN207624707U (zh) | 金刚石肖特基二极管 | |
| CN106158983A (zh) | 一种超结二极管的制作方法及超结二极管 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170901 |