CN107078118A - ***器到封装基板的耦合 - Google Patents

***器到封装基板的耦合 Download PDF

Info

Publication number
CN107078118A
CN107078118A CN201580058368.6A CN201580058368A CN107078118A CN 107078118 A CN107078118 A CN 107078118A CN 201580058368 A CN201580058368 A CN 201580058368A CN 107078118 A CN107078118 A CN 107078118A
Authority
CN
China
Prior art keywords
inserter
package substrate
bond pad
chip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580058368.6A
Other languages
English (en)
Inventor
立·李
莫汉·R·纳加尔
约维察·萨维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cisco Technology Inc
Original Assignee
Cisco Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cisco Technology Inc filed Critical Cisco Technology Inc
Publication of CN107078118A publication Critical patent/CN107078118A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

提供了集成电路芯片堆叠及其形成方法，其中仅使用预焊料将***器的接合焊盘直接接合到封装基板的接合焊盘。***器可以具有小于150微米的接合焊盘间距。***器可以是有机***器。预焊料可以熔化以与封装基板和***器的接合焊盘接触。在固化之后，预焊料可以在***器的接合焊盘和封装基板的接合焊盘之间形成电连接。

Description

***器到封装基板的耦合
技术领域
本公开中呈现的实施例总体涉及用于与集成电路一起使用的***器。更具体地，本文公开的实施例在不使用可控塌陷芯片连接(C4)凸块的情况下将***器耦合到基板和/或印刷电路板。
背景技术
***器通常结合集成电路(IC)芯片被用于将该IC芯片连接到基板和/或印刷电路板(PCB)。在各种实例中，***器可以将单个IC芯片或多个IC芯片连接或耦合到基板或PCB。在各种实例中，***器可以按2.5D IC芯片堆叠和/或3D IC芯片堆叠来连接多个IC芯片。当连接多个IC芯片时，***器可以包括电气连接，该电气连接将第一IC芯片的一个或多个电触头与第二IC芯片的一个或多个电触头直接连接。
附图说明
为了可以详细地理解本公开的上述特征的方式，可以通过参照实施例来对本公开(上面进行了简要概括)进行更具体的描述，其中一些实施例在附图中示出。然而，要注意的是，所附的附图仅示出本公开的典型实施例，因此不应被认为是对其范围的限制，因为本公开可以包括其它等效的实施例。
图1A是部分装配的集成电路(IC)堆叠的横截面侧视图，该IC堆叠包括***器，该***器在第一表面上具有IC芯片并且在第二表面上布置有可控塌陷芯片连接(C4)凸块，其中***器在附接到封装基板之前被布置在封装基板上方。
图1B是部分装配的集成电路(IC)堆叠的横截面侧视图，该IC堆叠包括使用C4凸块附接到封装基板的***器，其中IC芯片在附接到***器之前被布置在***器上方。
图1C是图1A或图1B的完全装配的IC堆叠的横截面侧视图。
图2A是部分装配的集成电路(IC)堆叠的横截面侧视图，该IC堆叠包括***器，该***器在第一表面上具有IC芯片并且在第二表面上布置有接合焊盘，其中***器在附接到封装基板之前被布置在封装基板上方。
图2B是部分装配的集成电路(IC)堆叠的横截面侧视图，该IC堆叠包括已经附接到封装基板的***器，其中IC芯片在附接到***器之前被布置在***器上方。
图2C是图2A或图2B的完全装配的IC堆叠的横截面侧视图。
图3A是在***器已经附接到封装基板之前***器和封装基板的接合焊盘的详细横截面侧视图。
图3B是在***器已经附接到封装基板之后图3B的***器和封装基板的接合焊盘的详细横截面侧视图。
图4A是IC堆叠的横截面侧视图，其示出了被施加到***器和封装基板的预焊料和接合焊盘的对流热。
图4B是图4A的IC堆叠处于部分装配状态的横截面侧视图，其示出了施加到***器和封装基板的预焊料和接合焊盘的对流热，其中IC芯片尚未附接到***器。
图5A是IC堆叠的横截面侧视图，其示出了施加到IC堆叠的压缩力和传导加热。
图5B是图5A的IC堆叠处于部分装配状态的横截面侧视图，其示出了施加到部分装配的IC堆叠的压缩力和传导加热，其中IC芯片尚未附接到***器。
图6A是IC堆叠的横截面侧视图，其示出了施加到IC堆叠的压缩力，其中对流热和/或传导热被施加到***器和封装基板的预焊料和接合焊盘。
图6B是图6A的IC堆叠处于部分装配状态的横截面侧视图，其示出了施加到部分装配的IC堆叠的压缩力，其中对流热和/或传导热被施加到部分装配的IC堆叠，其中IC芯片尚未附接到***器。
图7A示出了用于制造IC芯片封装的过程。
图7B示出了另一用于制造IC芯片封装的过程。
为了便于理解，在可能的情况下使用相同的参考数字来表示附图中共同的相同元件。预期在一个实施例中公开的元件可以有益地用于其它实施例中而无需具体叙述。
具体实施方式
概览
在本公开中呈现的一个实施例中，用于提供集成电路(IC)封装的方法可以包括提供具有第一表面和与第一表面相对的第二表面的***器。第一表面可以包括第一多个接合焊盘，并且第二表面可以包括第二多个接合焊盘。第二多个接合焊盘的接合焊盘之间的距离或间距可以小于150μm。该方法还可以包括提供包括第一表面和与第一表面相对的第二表面的封装基板。封装基板的第一表面可以包括其上布置有预焊料的第三多个接合焊盘。该方法还可以包括将至少一个集成电路芯片的电连接附接到***器的第一表面上的第一多个接合焊盘。该方法还可以包括利用焊膏将***器的第二表面上的第二多个接合焊盘直接焊接到封装基板的第一表面上的第三多个接合焊盘。
在本公开中呈现的另一实施例中，IC封装可以包括具有第一表面和与第一表面相对的第二表面的***器。第一表面可以包括第一多个接合焊盘，并且第二表面可以包括第二多个接合焊盘。第二多个接合焊盘的接合焊盘之间的间距可以小于150μm。IC封装还可以包括封装基板，该封装基板包括第一表面和与第一表面相对的第二表面。该第一表面可以包括第三多个接合焊盘，并且***器上的第二多个接合焊盘可以直接焊接到封装基板的第三多个接合焊盘，其中预焊料被预先布置在第三多个接合焊盘上。IC封装还可以包括至少一个集成电路芯片，其电连接到***器的第一表面上的第一多个接合焊盘。
在本公开中呈现的另一实施例中，电子组件可以包括印刷电路板。电子组件还可以包括***器，该***器包括第一表面和与第一表面相对的第二表面。***器的第一表面可以包括第一多个接合焊盘，并且***器的第二表面可以包括第二多个接合焊盘。第二多个接合焊盘的接合焊盘之间的间距可以小于150μm。电子组件还可以包括封装基板，该封装基板包括第一表面和与第一表面相对的第二表面。该第一表面可以包括第三多个接合焊盘，并且封装基板的第二表面可以通过球栅阵列连接到印刷电路板。封装基板的第三多个接合焊盘可以直接焊接到***器的第二多个接合焊盘，其中预焊料预先布置在封装基板上的第三多个接合焊盘上。电子组件还可以包括电连接到***器的第一表面上的第一多个接合焊盘的至少一个IC芯片。
示例实施例
图1A至图1C示出了2.5D和/或3D IC堆叠100的装配。IC堆叠100包括安装到***器102的IC芯片106a、106b、106c。IC芯片106a、106b、106c可以是不同类型的IC芯片，例如通用IC芯片、专用IC(ASIC)芯片、单管芯(die)IC芯片、或IC芯片的管芯堆叠(即，3-D IC芯片)。IC芯片106a、106b和106c(统称为IC芯片106)经由微凸块108附接到***器102。微凸块108将IC芯片106的电接合焊盘连接到***器102的第一表面103上的接合焊盘。在一个实施例中，***器在第一表面103上的不同接合焊盘之间包括能够实现不同IC芯片106之间的通信的电通信路径。***器102还可以包括从***器102的第一表面103延伸到***器102的第二表面105的通孔。通孔可以与***器102的第一表面103上的接合焊盘和***器102的第二表面105上的接合焊盘104进行电通信。在各种实例中，***器102的第二表面105上的接合焊盘104具有布置在其上的可控塌陷芯片连接(C4)凸块110。C4凸块110是较早时形成或沉积在接合焊盘104上的焊料球。通常，C4凸块110的直径至少为150至200微米。在各种实例中，***器102的第二表面105上的接合焊盘104具有其上布置有焊料帽的铜柱。
如所示出的，***器102被安装到封装基板112。在一个实施例中，封装基板112是印刷电路板(PCB)。在其它实施例中，封装基板112被安装到PCB。在该示例中，封装基板112包括布置在第二表面115上的球栅阵列(BGA)球118。尽管未示出，但是BGA球118可以接触封装基板112的第二表面115上的电连接(例如，接合焊盘)。封装基板112包括布置在第一表面113上的多个接合焊盘114。每个接合焊盘114在其上具有预焊料层116。预焊料116可以使用例如模版被施加到接合焊盘114，并且预焊料116的厚度由模版的厚度确定。例如，模版的厚度通常为大约20μm，因此预焊料116的厚度可以为大约20μm。在预焊料116被布置在接合焊盘114上之后，预焊料116可以被加热，以使得其熔化或流动，然后冷却以再固化。此后，预焊料116的各个焊盘可以稍微变平，以在封装基板112的第一表面113上方提供均匀的水平表面。
如图1A所示，***器102在封装基板112上方对准，以使得布置在***器102上的C4凸块110与封装基板112的接合焊盘(其上具有预焊料116)对准。如箭头120所示，***器102然后可以开始与封装基板112接触。此后，如下面更详细地描述的，可以施加热量以熔化C4凸块110(并且还可能熔化预焊料116)，从而电连接***器102的接合焊盘104和封装基板112的接合焊盘114(如图1C所示)。当C4凸块110熔化时，预焊料116可以变得与熔化的C4凸块110材料混合。因此，图1C中未示出预焊料116。在回流过程之后，C4凸块110通常在***器102的接合焊盘104和封装基板112的接合焊盘114之间提供70至100μm的间隙。
图1B示出了替代的部分装配的2.5D/3D IC堆叠100，其中***器102在IC芯片106被布置在***器102上之前附接到封装基板112(以上面参照图1A和图1C所描述的方式)。例如，这类部分装配可用于下述实例：其中，IC芯片106和/或微凸块108可能承受来自用于回流C4凸块110的温度的损害。这类部分装配还可用于下述装配过程：其中，***器102在IC芯片106被布置在***器102上之前被安装到封装基板112。图1C中所示的产生的2.5D/3D IC堆叠100可以是相同的，而不管IC堆叠100是否按照图1A中所示的顺序或图1B中所示的顺序装配。在***器102附接到封装基板112之后，其间的间隙可以用封装材料填充，该封装材料可以在***器102和封装基板112之间提供额外的物理连接，增加了接合焊盘104和114之间的连接的可靠性。
对于包括更密集的接合焊盘阵列的***器，接合焊盘之间的距离或间距可能变得太小而无法使用C4凸块，因为相邻的C4凸块会接触，导致电气短路。例如，对于接合焊盘之间的间距小于150μm的***器，无法使用C4凸块。此外，有机***器可能无法连接到具有C4凸块的封装基板或PCB。下面描述的过程使得接合焊盘之间的间距小于150μm的有机***器和/或***器能够在不使用C4凸块的情况下连接到封装基板或PCB。
现在参照图2A至图2C，在各种实施例中，***器202的接合焊盘204使用预焊料216(即，焊料材料)直接连接到封装基板212的接合焊盘214。换句话说，***器202的接合焊盘204可以连接到封装基板212的接合焊盘214，而不使用C4凸块、铜柱等。***器202可以是硅***器、有机(例如塑料)***器或玻璃***器。作为示例，***器可以是多层***器，该多层***器包括多个导电层(例如，2层、3层、4层或更多层)并且厚度为0.5毫米或更小。如图2A中所示，***器202包括具有微凸块108的、连接到***器202的第一表面203上的接合焊盘的IC芯片106。***器202的第二表面205上的接合焊盘204的厚度可以小于10μm。封装基板212包括布置在第一表面213上的多个接合焊盘214。每个接合焊盘214在其上包括预焊料层216。如上所述，可以使用模版工艺来施加预焊料216，这导致预焊料层216的厚度在5μm至100μm之间。在各种实施例中，预焊料层216的厚度可以小于50μm。在各种实施例中，预焊料层216的厚度可以小于30μm。在各种实施例中，预焊料层216的厚度可以为大约20μm。如所示出的，封装基板212在第二表面215上包括例如用于连接到印刷电路板的BGA球218。
为了形成2.5D/3D IC堆叠200，***器202在封装基板212上对准，以使得***器202的接合焊盘204与封装基板212的接合焊盘214对准。然后，如箭头220所示，***器202开始与封装基板212接触，以使得***器202的接合焊盘204接触预焊料216。如下面更详细地描述的，预焊料216可以被加热，以使得其熔化并且将***器202的接合焊盘204与封装基板212的接合焊盘214接合。参照图2C，在各种实施例中，在预焊料216被加热之后，***器202和封装基板212被分开大约等于预焊料层216的厚度的间隙(例如，大约20μm)。在各种实施例中，在预焊料216被加热之后，***器202和封装基板212被分开大约等于或小于接合焊盘204和/或214的半径的间隙。
现在参照图2B，在各种实施例中，IC堆叠200通过首先将***器202附接到封装基板212(如上面参照图2A和图2C所述)而形成。此后，IC芯片106使用微凸块108附接到***器202(如箭头220所示)。图2C中所示的产生的2.5D/3D IC堆叠200可以是相同的，而不管IC堆叠200是否按照图2A中所示的顺序或图2B中所示的顺序装配。在***器202附接到封装基板212之后，其间的间隙可以用封装材料填充，该封装材料可以在***器202和封装基板212之间提供额外的物理连接，增加了接合焊盘204和214之间的连接的可靠性。
图3A和图3B示出了与封装基板304的接合焊盘320对准的***器302的接合焊盘310的详细视图，其中封装基板304的接合焊盘320在其上包括预焊料层326。如上所述，预焊料326可以定义高度H，该高度H由用于将预焊料326布置在接合焊盘320上的模版的厚度决定。在一个实施例中，预焊料326的高度H对应于模版的高度。***器302的接合焊盘310可以包括铜的基底层312和镍、金镍或其它合金的顶层314。类似地，封装基板304的接合焊盘320可以包括铜的基底层322和镍、金镍或其它合金的顶层324。在图3A中，***器302尚未移动到使得接合焊盘310接触预焊料326的位置。在图3B中，***器302已经移动使得接合焊盘310接触预焊料326，并且预焊料326已经被加热以在接合焊盘310和320之间形成机械和电连接。在一个实施例中，在预焊料326被加热之后，接合焊盘310和320的基底层312和322可以保持基本不变。在一个示例中，顶层314和324的至少一部分转变为由参考标号314′和324′表示的金属间化合物区域。例如，来自顶层314的镍或金镍合金可以与预焊料326中的锡和/或银混合，以在***器302上的接合焊盘310上形成金属间化合物区域314′。类似地，来自顶层324的镍或金镍合金可以与预焊料326中的锡和/或银混合，以在接合焊盘320上形成金属间化合物区域324′。
图4A、图4B、图5A、图5B、图6A和图6B示出了用于加热预焊料以将***器的接合焊盘接合到封装基板的接合焊盘的过程的实施例。参照图4A和图4B所示，可以通过施加热气体420来加热与***器402的接合焊盘404和封装基板412的接合焊盘414接触的预焊料416。如图4A中所示，热气体420(例如，空气或诸如氮气的惰性气体)可以指向IC堆叠400以对流加热IC堆叠400的全部或部分。在各种实例中，热气体420被施加到整个IC堆叠400。在各种其它实例中，热气体420被引导在***器402的第二表面405和封装基板412的第一表面413之间，以将热量施加在预焊料416、***器402的接合焊盘404、和封装基板412的接合焊盘414上。如图4B中所示，在将IC芯片106布置在***器402上之前，将热气体420施加到部分装配的IC堆叠400′。
现在参照图5A和图5B，将***器502的接合焊盘504耦合到封装基板512的接合焊盘514的预焊料516可以在施加压缩力的同时被加热。如图5A中所示，IC堆叠500可以放置在夹紧块520a和520b之间，夹紧块520a和520b提供如箭头A和B所示的压缩力。该压缩力可以补偿***器502和/或封装基板512的任何翘曲和/或表面波纹，确保***器502的每个接合焊盘504接触封装基板512的相应接合焊盘514上的预焊料516。此外，可以通过夹紧块520a和520b将热量施加到IC堆叠500。例如，可以加热夹紧块520a和520b，并且将热量传导到IC堆叠500以加热预焊料516。替代地或此外，夹紧块520a和520b可以将超声振动传递到加热预焊料516的IC堆叠500。如图5A中所示，当IC堆叠500放置在夹具520a和520b之间时，IC堆叠500可以包括已经布置在***器502上的IC芯片106。替代地，如图5B中所示，不包括布置在***器502上的IC芯片106的部分装配的IC堆叠500′也可以放置在夹紧块520a和520b之间。
现在参照图6A和图6B，将***器602的接合焊盘604耦合到封装基板612的接合焊盘614的预焊料616通过施加压缩力结合传导加热(经由夹紧块520a和520b)和/或热气体420来被加热。参照图6A，IC堆叠600可以放置在夹紧块520a和520b之间，夹紧块520a和520b可以将压缩力(由箭头A和B指示)施加到IC堆叠600。然后，可以施加热气体420(如上面参照图4A和图4B所讨论的)以将对流热施加到预焊料616。替代或者结合施加热气体420，热量可以通过夹紧块520a和520b和/或通过经由夹紧块520a和520b传送的超声能量传导地施加到预焊料616(如上面参照图5A和5B所讨论的)。替代地，参照图6B，不包括布置在***器602上的IC芯片106的部分装配的IC堆叠600′也可以放置在夹紧块520a和520b之间。
图7A提供了用于装配IC堆叠(例如，图2C中所示的IC堆叠200)的过程700。在框704处，提供预焊料(例如，预焊料216)被预先施加在接合焊盘(例如，接合焊盘214)上的封装基板(例如，封装基板212)。在框706处，***器在封装基板上对准，以使得***器的裸接合焊盘与封装基板的接合焊盘(具有预先布置在其上的预焊料)对准。在框708处，***器和封装基板可以被集合在一起，以使得***器的裸接合焊盘与封装基板的接合焊盘上的预焊料接触。在各种实施例中，预焊料可以被预先施加在***器的接合焊盘(例如，接合焊盘204)上，而不是被施加到封装基板的接合焊盘。在这类实施例中，在框708处，***器和封装基板可以被集合在一起，以使得封装基板的裸接合焊盘与***器的接合焊盘上的预焊料接触。在各种其它实施例中，预焊料可以被预先施加在***器和封装基板这二者的接合焊盘上。在这类实施例中，在框708处，***器和封装基板可以被集合在一起，以使得***器的接合焊盘上的预焊料接触封装基板的接合焊盘上的预焊料。如本文所使用的，术语“预先施加”是指在过程700之前的某一时间将预焊料施加到接合焊盘。例如，可以在制造***器和/或封装基板时施加预焊料。作为另一示例，可以紧接在过程700开始之前施加预焊料。在框710处，将***器和封装基板加热(例如，如图4B、图5B或图6B中所讨论的)以熔化预焊料，从而在***器的接合焊盘和封装基板的接合焊盘之间创建电接合。在预焊料熔化之后，可以在框712中冷却***器和封装以固化预焊料。封装基板和***器可暴露于环境温度以允许冷却。封装基板和***器也可以被淬火(例如，通过将***器和封装基板暴露于冷空气)以快速冷却预焊料。在框714处，在预焊料冷却之后，IC芯片(例如，图2C中的IC芯片106)可以附接到***器。
图7B示出了用于装配IC堆叠(例如，图2C中所示的IC堆叠200)的过程720。在框724处，可以将IC芯片(例如，图2C中的IC芯片106)附接到***器。在框726处，提供预焊料(例如，预焊料216)被预先施加在接合焊盘(例如，接合焊盘214)上的封装基板(例如，封装基板212)。在框728处，***器在封装基板上对准，以使得***器的裸接合焊盘与封装基板的接合焊盘(具有预先布置在其上的预焊料)对准。在框730处，***器和封装基板可以被集合在一起，以使得***器的裸接合焊盘与封装基板的接合焊盘上的预焊料接触。在各种实施例中，预焊料可以被预先施加在***器的接合焊盘(例如，接合焊盘204)上，而不是被施加到封装基板的接合焊盘。在这类实施例中，在框730处，***器和封装基板可以被集合在一起，以使得封装基板的裸接合焊盘与***器的接合焊盘上的预焊料接触。在各种其它实施例中，预焊料可以被预先施加在***器和封装基板这二者的接合焊盘上。在这类实施例中，在框730处，***器和封装基板可以被集合在一起，以使得***器的接合焊盘上的预焊料接触封装基板的接合焊盘上的预焊料。在框732处，将***器和封装基板加热(例如，如图4B、图5B或图6B中所讨论的)以熔化焊膏，从而在***器的接合焊盘和封装基板的接合焊盘之间创建电接合。在预焊料熔化之后，可以在框732中冷却***器和封装以固化焊膏。封装基板和***器可暴露于环境温度以允许冷却。封装基板和***器也可以被淬火(例如，通过将***器和封装基板暴露于冷空气)以快速冷却焊膏。
在前述内容中，参照了本公开中呈现的实施例。然而，本公开的范围不限于具体描述的实施例。相反，所描述的特征和元件的任何组合(无论是否与不同的实施例相关)都预期实现和实践预期的实施例。此外，尽管本文公开的实施例可以实现优于其它可能的解决方案或优于现有技术的优势，但是否通过给定实施例实现特定优势并不限制本公开的范围。因此，前述方面、特征、实施例和优势仅仅是说明性的，而不被认为是所附权利要求的元件或限制，除非在(一个或多个)权利要求中明确地记载。
下面参照根据本公开中呈现的实施例的方法、装置(***)和计算机程序产品的流程图和/或框图来描述本公开的各个方面。将理解的是，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机程序指令来实现。
本文描述的实施例是有利的，因为它们使得有机***器能够连接到封装基板，并且它们使得接合焊盘间距小于150μm的***器能够连接到封装基板。此外，本文所述的实施例通过消除下述需求来提供简化的工艺：在装配***器和封装基板之前在***器上形成C4凸块等。

Claims (20)

1.一种用于形成集成电路(IC)封装的方法，包括：
提供包括第一表面和与所述第一表面相对的第二表面的***器，其中所述第一表面包括第一多个接合焊盘，并且其中所述第二表面包括第二多个接合焊盘；
提供包括第三表面和与所述第三表面相对的第四表面的封装基板，其中所述第三表面包括其上布置有预焊料的第三多个接合焊盘；
将至少一个IC芯片上的电连接附接到所述***器的所述第一表面上的所述第一多个接合焊盘；
将所述***器的所述第二表面上的所述第二多个接合焊盘直接接触所述封装基板的所述第三表面上的所述第三多个接合焊盘上的所述预焊料；以及
使用所述预焊料将所述第二多个接合焊盘焊接到所述第三多个接合焊盘。
2.如权利要求1所述的方法，其中，所述***器包括有机***器。
3.如权利要求1所述的方法，其中，所述***器包括下述项之一：硅***器和玻璃***器。
4.如权利要求1所述的方法，其中，所述***器的所述第二表面上的所述第二多个接合焊盘的至少一部分定义小于150微米的间距。
5.如权利要求1所述的方法，其中，利用所述预焊料将所述***器的所述第二表面上的所述第二多个接合焊盘直接接触所述封装基板的所述第三表面上的所述多个接合焊盘包括：将所述***器和所述封装基板对准以使得所述***器的所述第二表面上的所述第二多个接合焊盘与所述封装基板的所述第三表面上的所述第三多个接合焊盘对准；并且
其中使用所述预焊料将所述第二多个接合焊盘焊接到所述第三多个接合焊盘包括：
施加对流热，以使得所述预焊料熔化并且分别接合到所述***器的所述第二表面上的所述第二多个接合焊盘以及所述封装基板的所述第三表面上的所述第三多个接合焊盘；以及
冷却所熔化的预焊料，直到所述预焊料固化。
6.如权利要求1所述的方法，其中，利用所述预焊料将所述***器的所述第二表面上的所述第二多个接合焊盘直接接触所述封装基板的所述第一表面上的所述第三多个接合焊盘包括：将所述***器和所述封装基板对准以使得所述***器的所述第二表面上的所述第二多个接合焊盘与所述封装基板的所述第一表面上的所述多个接合焊盘对准；并且
其中使用所述预焊料将所述第二多个接合焊盘焊接到所述第三多个接合焊盘包括：
施加压缩力以将经对准的***器和封装基板挤压在一起；
施加热量以使得预焊料熔化并且接合到所述***器的所述第二表面上的所述第二多个接合焊盘和所述封装基板的所述第一表面上的所述第三多个接合焊盘；以及
冷却所熔化的预焊料，直到所述预焊料固化。
7.如权利要求6所述的方法，其中，施加热量包括施加对流热。
8.如权利要求6所述的方法，其中，施加压缩力以将经对准的***器和封装基板挤压在一起包括：将夹紧块施加到所述***器的所述第一表面和所述封装基板的所述第二表面；并且
其中施加热量包括加热所述夹紧块。
9.一种集成电路(IC)封装，包括：
有机***器，其包括第一表面和与所述第一表面相对的第二表面，其中所述第一表面包括第一多个接合焊盘，并且其中所述第二表面包括第二多个接合焊盘；
封装基板，其包括第三表面和与所述第三表面相对的第四表面，其中所述第三表面包括第三多个接合焊盘，并且其中所述***器的所述第二表面上的所述第二多个接合焊盘仅利用厚度为10至100微米的焊料材料与所述封装基板的所述第三表面上的所述第三多个接合焊盘直接接触；以及
至少一个集成电路芯片，其电连接到所述***器的所述第一表面上的所述第一多个接合焊盘。
10.如权利要求9所述的IC封装，其中，所述第二多个接合焊盘定义小于150微米的间距。
11.如权利要求9所述的IC封装，其中，所述至少一个集成电路芯片包括第一IC芯片和第二IC芯片，并且其中所述***器包括将所述第一IC芯片连接到所述第二IC芯片的至少一个电路径。
12.如权利要求9所述的IC封装，其中，所述***器的所述第二表面上的所述第二多个接合焊盘通过厚度小于50微米的焊料材料层与所述封装基板的所述第三表面上的所述第三多个接合焊盘中的相应接合焊盘分离。
13.如权利要求9所述的IC封装，其中，所述***器的所述第二表面上的所述第二多个接合焊盘通过厚度小于25微米的焊料材料层与所述封装基板的所述第三表面上的所述第三多个接合焊盘中的相应接合焊盘分离。
14.一种电子组件，包括：
印刷电路板；
***器，其包括第一表面和与所述第一表面相对的第二表面，其中所述第一表面包括第一多个接合焊盘，其中所述第二表面包括第二多个接合焊盘，其中所述第二多个接合焊盘的至少一部分之间的间距小于150微米；
包括第三表面和第四表面的封装基板，其中所述第三表面包括布置在其上的第三多个接合焊盘，其中所述封装基板的所述第四表面通过球栅阵列连接到所述印刷电路板，并且其中所述***器的所述第二表面上的所述第二多个接合焊盘利用厚度小于100微米的焊料材料直接连接到所述封装基板的所述第三表面上的所述第三多个接合焊盘；以及
至少一个集成电路芯片，其电连接到所述***器的所述第一表面上的所述第一多个接合焊盘。
15.如权利要求14所述的电子组件，还包括：
第二***器，其包括第五表面和与所述第五表面相对的第六表面，其中所述第二***器的所述第五表面包括第五多个接合焊盘，其中所述第六表面包括第六多个接合焊盘，其中所述第六多个接合焊盘的至少一部分之间的间距小于150微米；
包括第七表面和第八表面的第二封装基板，其中所述第二封装基板的所述第七表面包括布置在其上的第七多个接合焊盘，其中所述第二封装基板的所述第八表面通过球栅阵列连接到所述电路板，并且其中所述第二***器的所述第六表面上的所述第六多个接合焊盘利用厚度小于100微米的焊料材料直接连接到所述第二封装基板的所述第七表面上的所述第七多个接合焊盘；以及
第二至少一个集成电路芯片，其电连接到所述第二***器的所述第一表面上的所述第一多个接合焊盘。
16.如权利要求14所述的电子组件，其中，所述***器包括下述项之一：硅***器和玻璃***器。
17.如权利要求14所述的电子组件，其中，所述***器包括有机***器。
18.如权利要求14所述的电子组件，其中，所述至少一个IC芯片包括第一IC芯片和第二IC芯片，并且其中所述***器在所述第一IC芯片和所述第二IC芯片之间包括至少一个电连接。
19.如权利要求14所述的电子组件，其中，所述***器的所述第二表面上的所述第二多个接合焊盘通过厚度小于50微米的焊料材料层与所述封装基板的所述第三表面上的所述第三多个接合焊盘中的相应接合焊盘分离。
20.如权利要求14所述的电子组件，其中，所述***器的所述第二表面上的所述第二多个接合焊盘通过厚度小于25微米的焊料材料层与所述封装基板的所述第三表面上的所述第三多个接合焊盘中的相应接合焊盘分离。
CN201580058368.6A 2014-08-27 2015-08-26 ***器到封装基板的耦合 Pending CN107078118A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/470,670 US20160064320A1 (en) 2014-08-27 2014-08-27 Coupling of an interposer to a package substrate
US14/470,670 2014-08-27
PCT/US2015/046908 WO2016033162A1 (en) 2014-08-27 2015-08-26 Coupling of an interposer to a package substrate

Publications (1)

Publication Number Publication Date
CN107078118A true CN107078118A (zh) 2017-08-18

Family

ID=54035360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580058368.6A Pending CN107078118A (zh) 2014-08-27 2015-08-26 ***器到封装基板的耦合

Country Status (3)

Country Link
US (1) US20160064320A1 (zh)
CN (1) CN107078118A (zh)
WO (1) WO2016033162A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022246599A1 (zh) * 2021-05-24 2022-12-01 华为技术有限公司 封装结构及其制造方法、电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US10700028B2 (en) 2018-02-09 2020-06-30 Sandisk Technologies Llc Vertical chip interposer and method of making a chip assembly containing the vertical chip interposer
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
US11404337B2 (en) 2019-12-27 2022-08-02 Apple Inc. Scalable extreme large size substrate integration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265399A1 (en) * 2007-04-27 2008-10-30 Clinton Chao Low-cost and ultra-fine integrated circuit packaging technique
US20130214426A1 (en) * 2012-02-21 2013-08-22 Broadcom Corporation Semiconductor Package Including an Organic Substrate and Interposer Having Through-Semiconductor Vias
US20130285242A1 (en) * 2011-12-19 2013-10-31 Nicholas R. Watts Pin grid interposer
US20140045379A1 (en) * 2012-08-08 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package Assembly and Methods for Forming the Same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014011169A (ja) * 2012-06-27 2014-01-20 Ps4 Luxco S A R L シリコンインターポーザ及びこれを備える半導体装置
US9337120B2 (en) * 2012-08-17 2016-05-10 Cisco Technology, Inc. Multi-chip module with multiple interposers
US9117825B2 (en) * 2012-12-06 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate pad structure
WO2014115798A1 (ja) * 2013-01-28 2014-07-31 株式会社村田製作所 はんだバンプの形成方法およびはんだバンプ
US9250403B2 (en) * 2013-04-26 2016-02-02 Oracle International Corporation Hybrid-integrated photonic chip package with an interposer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080265399A1 (en) * 2007-04-27 2008-10-30 Clinton Chao Low-cost and ultra-fine integrated circuit packaging technique
US20130285242A1 (en) * 2011-12-19 2013-10-31 Nicholas R. Watts Pin grid interposer
US20130214426A1 (en) * 2012-02-21 2013-08-22 Broadcom Corporation Semiconductor Package Including an Organic Substrate and Interposer Having Through-Semiconductor Vias
US20140045379A1 (en) * 2012-08-08 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package Assembly and Methods for Forming the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022246599A1 (zh) * 2021-05-24 2022-12-01 华为技术有限公司 封装结构及其制造方法、电子设备

Also Published As

Publication number Publication date
WO2016033162A1 (en) 2016-03-03
US20160064320A1 (en) 2016-03-03

Similar Documents

Publication Publication Date Title
CN103219299B (zh) 集成电路封装组件及其形成方法
CN104576557B (zh) 包括***件开口的半导体封装件装置
US4069498A (en) Studded heat exchanger for integrated circuit package
CN107078118A (zh) ***器到封装基板的耦合
US20110244636A1 (en) Manufacturing method of semiconductor chip-embedded wiring substrate
CN102593020B (zh) 制造半导体设备的方法、半导体设备以及使用该半导体设备的点火器
CN102907191A (zh) 热界面材料组件以及相关方法
CN1988138A (zh) 高性能可再加工散热器和封装结构及其制造方法
TW201143588A (en) Combining method for heat dissipating module
CN104321866B (zh) 半导体器件的制造方法
CN101217141A (zh) Ic封装及其制造方法
CN105977213B (zh) 陶瓷封装、电子器件装置及其制造方法
JP2017515317A (ja) 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
TW200818453A (en) Semiconductor package on which a semiconductor device is stacked and production method thereof
JP2010238691A (ja) 中継部材およびプリント基板ユニット
CN110211884A (zh) 高密度三维叠层自对准集成封装方法
JP2012074497A (ja) 回路基板
CN103928412A (zh) 半导体装置及制造该半导体装置的方法
CN107154388A (zh) 半导体封装件及其制造方法
TWI770612B (zh) 晶片移轉系統與晶片移轉方法
CN104779232B (zh) 通过预形成的金属引脚的封装
CN109755197A (zh) 封装结构及其形成方法
TWI283918B (en) Electronic carrier board and package structure thereof
CN104733415A (zh) 半导体封装件及其制法
JP2001250907A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170818