CN107076782A - 用于探针卡测试的组装装置 - Google Patents
用于探针卡测试的组装装置 Download PDFInfo
- Publication number
- CN107076782A CN107076782A CN201580059772.5A CN201580059772A CN107076782A CN 107076782 A CN107076782 A CN 107076782A CN 201580059772 A CN201580059772 A CN 201580059772A CN 107076782 A CN107076782 A CN 107076782A
- Authority
- CN
- China
- Prior art keywords
- chip
- crystal grain
- pattern
- adhesive
- ate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 36
- 239000013078 crystal Substances 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 238000012360 testing method Methods 0.000 claims description 117
- 239000000853 adhesive Substances 0.000 claims description 58
- 230000001070 adhesive effect Effects 0.000 claims description 58
- 230000004044 response Effects 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 6
- 230000009467 reduction Effects 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 21
- 235000012431 wafers Nutrition 0.000 description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000004590 computer program Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 230000002950 deficient Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 238000012805 post-processing Methods 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000031070 response to heat Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000013102 re-test Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
- G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及一种示例性过程,所述示例性过程将已经从第一半导体晶片切下的晶粒放置在第二晶片上。所述示例性过程包括将所述晶粒以图案形式布置在所述第二晶片上,其中所述第二晶片具有与所述晶粒的热膨胀系数基本相同的热膨胀系数;以及使用与晶粒的图案相匹配的探针卡,所述晶粒与所述第二晶片相连。
Description
技术领域
本说明书整体涉及一种用于探针卡测试的组装装置。
背景技术
自动测试设备(ATE)是指用于测试装置(诸如半导体、电子电路和印刷电路板组件)的自动化(通常计算机驱动的)***。由ATE测试的装置一般被称为受测装置(DUT)。ATE通常包括计算机***和测试仪器或具有对应功能性的单个装置。某些类型的ATE被设计成对装置进行晶片级测试。
晶片级测试除其他之外包括测试晶片上的装置(例如,晶粒)。通常,晶粒在切割晶片之前测试;将晶片分成单独的装置;并且使这些装置经受一个或多个制造过程。制造过程可能使装置更薄并因此更加脆弱,从而使得难以在不破坏装置的情况下单独地测试这些装置。因此,单独的装置在从晶片切下之后通常不再测试。
发明内容
示例性过程将已经从第一半导体晶片切下的晶粒放置在第二晶片上。示例性过程包括将晶粒以图案形式布置在第二晶片上,其中第二晶片具有与晶粒的热膨胀系数基本上相同的热膨胀系数。在一些例子中,该方法包括使用与晶粒的图案相匹配的探针卡,该晶粒与第二晶片相连。示例性过程可包括下列特征中的一个或多个(单独地或组合地)。
布置过程可以包括将粘合剂施加到该结构上;并将晶粒以图案形式放置在粘合剂上。粘合剂的粘性可以响应于热和/或响应于紫外线而降低。
形成第二晶片的材料的热膨胀系数可以与晶粒的热膨胀系数相匹配,或者在晶粒的热膨胀系数附近的预定范围内。
形成第二晶片的材料可以包括具有与晶粒的热膨胀系数基本相匹配的热膨胀系数的透紫外线玻璃。第二晶片可以由其上设置有粘合剂的透紫外线玻璃形成,并且粘合剂的粘性可以响应于紫外线而降低。第二晶片可以包括其上设置有粘合剂的硅,并且粘合剂的粘性可以响应于升高的温度而降低。
晶粒可以在第一晶片和第二晶片上具有相同的图案。该图案可以是第一图案,并且晶粒可以在第二晶片上具有第二图案。第一图案可以不同于第二图案。在第二图案中,相邻的装置的距离可以比在第一图案中更远。
在将晶粒放置在第二晶片上之前,可以已经根据一种或多种性能特征对晶粒进行选择或分类。
在一些具体实施中,第一晶片和/或第二晶片具有不同于圆形的形状(例如,正方形、矩形、椭圆形或任何其他适当的形状)。
示例性自动测试设备(ATE)可以包括:探针卡,其被配置为接触已经从第一半导体晶片切下的晶粒以进行测试,其中该晶粒位于第二晶片上;以及用于执行指令以控制由探针卡执行的测试的处理装置。第二晶片可以具有与晶粒的热膨胀系数基本相同的热膨胀系数。示例性ATE可包括下列特征中的一个或多个(单独地或组合地)。
示例性ATE可包括在第二晶片和晶粒之间的粘合剂,该粘合剂将晶粒保持在第二晶片上。粘合剂可以具有使粘合剂的粘性响应于热和/或响应于紫外线而降低的组成。
形成第二晶片的材料可以包括硅,该硅的热膨胀系数与晶粒的热膨胀系数相匹配,或者在晶粒的热膨胀系数附近的预定范围内。第二晶片可以包括其上设置有粘合剂的玻璃,并且粘合剂可以具有使粘合剂的粘性响应于紫外线而降低的组成。
晶粒在第一半导体晶片上的图案可以与晶粒被布置在第二晶片上的图案相同。该图案可以是第一图案,并且晶粒可以在第二晶片上具有第二图案,其中第一图案不同于第二图案。在第二图案中,相邻的晶粒的距离可以比在第一图案中更远。
在一些具体实施中,第一半导体晶片和/或第二晶片具有不同于圆形的形状(例如,正方形、矩形、椭圆形或任何其他适当的形状)。
本说明书(包括此发明内容部分)中所描述的特征中的任何两个或更多个可组合在一起以形成本文未具体描述的具体实施。
本文所述的测试***和技术、或其部分可被实现为计算机程序产品或由计算机程序产品控制,该计算机程序产品包括存储于一个或多个非暂态机器可读存储介质上的指令,并且所述指令可在一个或多个处理装置上执行以控制(例如,协调)本文所描述的操作。本文所述的测试***和技术、或其部分可被实现为设备、方法或电子***,所述设备、方法或电子***可包括一个或多个处理装置以及存储用于实现各种操作的可执行指令的存储器。
附图和以下具体实施方式陈述了一个或多个具体实施的详细信息。通过具体实施和附图以及通过权利要求书,其他特征和优点将显而易见。
附图说明
图1是在示例性支撑结构上的示例性重构晶片的透视图。
图2是对支撑结构上的重构晶片执行的示例测试的概念框图。
图3是示出示例性测试过程的流程图。
图4和图5是示出可用于执行本文所述的示例测试过程的示例性自动测试设备(ATE)的框图。
不同图中的类似附图标记指示类似元件。
具体实施方式
制造商可以在各个制造阶段测试装置。在示例性制造过程中,在单个硅片上制作大量集成电路。将晶片切割成被称为晶粒的单独装置(例如,集成电路)。在一些情况下,将各晶粒加载到框架中,并将粘合线附接至芯片级封装以连接晶粒和框架。然后,将被加载的框架封装在塑料或另一封装材料中,以生成成品。在一些情况下,晶粒被构建到WLCSP或晶片级芯片尺寸封装(Wafer Level Chip Scale Package)中,通过将晶粒粘合到衬底上并使用粘合线或者通过C4/倒装芯片工艺安装到有机衬底上,或者被构建到2-1/2或3D封装中,在其中它们被使用铜柱安装到已使用C4技术安装到有机***件或硅***件的另一个晶粒上。一旦构建了衬底和芯片或堆叠后,便将它们封装。WLCSP在制造过程中被封装。
制造商出于经济上的刺激而要在制造工艺中尽可能早地检测并丢弃有缺陷元件。因此,许多制造商在将晶片切割成晶粒之前在晶片级处测试集成电路。在封装之前标记缺陷电路并通常将其丢弃,从而节省封装缺陷晶粒的成本。作为最后的检查,制造商可在发运之前测试每件成品。
为了测试大量部件,制造商通常使用ATE(或“测试器”)。响应于测试程序集(TPS)中的指令,示例性ATE自动生成待施加到受测装置(DUT)的输入信号,并且监测输出信号。ATE将输出信号与预期响应进行比较,以确定DUT是否有缺陷。ATE通常包括计算机***和测试仪器或具有对应功能性的单个装置。在一些情况下,测试仪器向DUT提供电力。
在一些具体实施中,ATE包括探针或探针卡(简称为“探针”)。在晶片测试期间,探针接触作为晶片一部分的一个或多个晶粒,以向晶粒发送信号并从晶粒接收信号,以便测试该晶粒。当晶粒通过测试时,它被称为“已知良好晶粒”(KGD)。此后,在一些情况下,可以对已经测试的晶片执行各种制造过程。在一些情况下,在形成堆叠或其他部件结构之前,可以对测试后的晶片执行多达二十、三十或更多个过程。这些过程可以包括但不限于化学机械抛光(CMP)、研磨、激光钻孔、蚀刻等。这些过程可能降低晶片的结构完整性和/或晶片的厚度,在一些情况下降低至例如100μM、80μM或更少。因此,晶片可能变得脆弱(或更脆弱),在许多情况下对于随后的基于探针的常规测试来说太脆弱。也就是说,尽管晶粒仍然是晶片的形式,但是使用探针执行测试可能导致晶片破裂。因此,在该阶段不执行进一步的测试。变薄的晶片的另一个问题是:在一些情况下,它们易于卷曲,从而使得它们难以测试。相反,应该假设KGD由于额外的测试后加工而变成“可能良好的晶粒”(PGD)。
在一些例子中,将由PGD形成的部件堆叠起来,实现相邻晶粒之间的竖直电连接。例如,电通孔可以竖直通过各个晶粒,以在晶粒和下面的电路板或其他结构之间建立电连接。在一些情况下,堆叠可以具有三维(3D)或二维半(2.5D)构造。在一些情况下,这样的构造可以导致部件之间更大的数据传输速率,并且可以导致更有效的操作,从而降低功耗并使得可以相对于其他结构延长电池寿命。堆叠构造的问题是:如果堆叠中的一个部件有缺陷,则整个堆叠都有缺陷。如果在测试后加工之后不对基于PGD的部件进行测试,则有缺陷的部件的可能性并因此有缺陷的堆叠的可能性将会增加。然而,可能有缺陷的PGD的问题不限于堆叠部件构造。也就是说,在测试后加工之后,晶粒有缺陷的可能性一般将大于测试后加工之前。
因此,本文描述的是用于在测试后加工之后测试晶粒的示例性过程。在本文描述的例子中,即使在晶粒已由于测试后加工而变得更脆弱的情况下也可以执行测试。例如,在一些具体实施中,在测试和测试后加工之后,将晶片切割成单独的晶粒。这些被切下的晶粒可以用于在适当的支撑结构(例如,玻璃晶片、硅晶片或由其他材料形成的晶片)上重构晶片。就这一点而言,所谓晶片“重构”,是将晶粒以晶片样图案布置在该结构上。这并不意味着从其切下晶粒的具有原始硅的原始晶片被重新形成。作为重构晶片的一部分的晶粒(此时,是PGD)可以在支撑结构上整体测试,在一些情况下使用与测试原始晶片的探针卡相同的探针卡(尽管这不是本文描述的过程的必要条件,如下文所解释)。凭借该额外一轮测试,PGD可以再次被测试者分类为KGD,至少对于通过适当测试的PGD是这样。因此,所得的结构(例如上述堆叠结构)中可归因于晶粒的测试后加工而造成的缺陷的可能性较低。
本文描述的是测试已经从半导体晶片切下并且已经经历了影响那些装置的脆性的一个或多个制造过程的装置(例如PGD)的示例性方法。一种示例性方法包括:将该装置以图案形式布置在具有与该装置的和与形成原始半导体晶片的材料的热膨胀系数(CTE)基本相同的CTE的结构上;以及使用可与该图案一起使用的探针测试仪对结构上的装置进行测试。就这一点而言,如上所述,在本示例性具体实施中,将PGD布置在(并附接至)具有与该装置的和与形成原始半导体晶片的材料的CTE基本相同的CTE的结构上。因此,当该结构和PGD在测试期间像通常一样产生热量时,组装后的结构的运动将匹配(或在适当的范围/公差内匹配)PGD本身的膨胀和测试从其切下PGD的原始半导体晶片期间本应发生的膨胀。就这一点而言,尽管发热确实是测试过程的可能后果(如上所述),但更确实的是,通常将热(或冷)的施加用作晶粒上的压力源,以检查可能的故障。其他压力源包括但不限于过电压或欠电压。当今,芯片在高达200℃和低至-55℃的温度下进行测试。这些温度通过在测试期间加热或冷却晶片所在的卡盘来实现。
图1示出了重构晶片100的示例性具体实施。在该例子中,晶片被重构在玻璃结构101上,例如或任何其他适当的硼硅酸盐玻璃;然而,任何适当的材料都可以用于结构101。在该例子中,使用是因为它具有与硅大致相同的CTE(例如,在硅的CTE的适当范围/公差内),从而使得成为与从硅晶片切下的基于硅的晶粒一起使用的适当结构。有利地,玻璃晶片也是平坦的,这有利于晶片重构。然而,不同的材料(除了玻璃或以外)可能更适合于某些硅晶片和基于除硅以外的材料的晶片。
在一些具体实施中,结构101可以是由硅而不是玻璃形成的第二晶片。在其他具体实施中,可使用不同的材料。
在该例子中,使用粘合剂103将晶粒102保持在结构101上。可以使用的粘合剂的例子在下文叙述。在该例子中,单独的晶粒被布置在结构上,以接近从其切下晶粒的原始晶片上的晶粒图案和原始晶片的形状。将晶粒布置成接近于原始晶片上的晶粒图案和原始晶片的形状可以是有利的,因为它使得测试原始晶片的探针也可用于测试重构的晶片。然而,并非必须将单独的晶粒布置在结构上以接近从其切下晶粒的原始晶片上的晶粒图案和原始晶片的形状。相反,单独的晶粒可以以任何适当的图案被布置在结构上,并形成任何适当的形状,以匹配探针卡上的对应的测试连接。在一些具体实施中,以超过晶粒被布置在原始晶片上的间距的间距来布置晶粒可以是有利的。也就是说,在重构的晶片中,晶粒彼此的距离可以比在原始晶片上更远。加宽的间距可以有助于测试,因为它可以允许使用较大间距的探针,这可能比较小间距的探针更容易操作。另一方面,较小的间距可以提供更大的测试吞吐量。如果认为是有利的,则可以将晶粒以矩形或其他形状的图案放置,而不是以与原始圆形晶片相匹配的图案放置。
在一些具体实施中,在将晶粒放置在结构上进行测试之前,可以已经根据一种或多种性能特征对晶粒进行选择或分类。例如,可以基于将要对其执行的测试或基于它们与重构晶片上的其他晶粒的兼容性来选择晶粒。
在示例性具体实施中,用于将晶粒保持在结构101上的粘合剂可以是一种类型的胶带或任何其他适当的粘合剂材料。在一些具体实施中,使用粘性(粘度)响应于热而降低的粘合剂。例如,在重构晶片上测试PGD之后,可以向其施加热量,导致粘合剂的粘性降低,从而能够在不造成损坏(或至少比从仍然很粘的粘合剂剥离KGD具有更低的损坏风险)的情况下除去测试的PGD(现在又是KGD)。在一些具体实施中,使用粘性(粘度)响应于紫外线(或其他波长的光)而降低的粘合剂。例如,在重构晶片上测试PGD之后,可以向其施加紫外线,导致粘合剂的粘性降低,从而能够在不损坏(或至少比从仍然很粘的粘合剂剥离KGD具有更低的损坏风险)的情况下除去测试的PGD(现在又是KGD)。在一些具体实施中,使用粘性响应于除热或光之外的介质或试剂而降低的粘合剂。
在一些具体实施中,一些粘合剂可能比其他粘合剂更适用。例如,在结构材料不透明的情况下,使用热释放型粘合剂相对于使用紫外线释放型粘合剂可能是有利的。这是因为:在不透明结构的情况下,紫外线(其可能从结构下方施加)可能不能到达粘合剂,从而妨碍在测试之后晶粒从结构上的释放。相反,在基于硅的结构的情况下,热释放型粘合剂可能更合适。
在下面描述的示例性具体实施中,重构晶片被用作测试过程的一部分。然而,诸如本文所描述的那些重构晶片并不限于在测试环境中使用,并且可以与任何适当的探针卡一起用于任何适当的目的。
参考图2,用于在晶片(包括重构晶片)上测试晶粒的自动测试设备(ATE)200以框图形式示出。结合图4和图5提供了对可以在本文所述的测试过程中使用的ATE的更详细的描述。如图2所示,ATE 200包括:探针卡(或简称为探针)201,其被配置成接触晶粒以进行测试,如由箭头202以图例所示;一个或多个处理装置204(例如一个或多个计算机),其用于执行指令以控制经由探针201执行的测试,如由箭头207以图例所示;以及结构205,PGD 206(在该例子中)被布置于其上以与探针接触。如本文所解释的,该结构包括PGD附着于其上的粘合剂。
如上所述,在该示例性具体实施中,结构205具有与从其切下PGD的原始晶片的CTE基本相同的CTE。然而,在一些示例性具体实施中,结构205可以具有已知的CTE,但是该CTE与从其切下PGD的原始晶片的材料的CTE不基本上相同。
参考图3,部分地由ATE 200执行的测试和制造过程300可以包括以下操作。根据过程300,探针201接触(301)原始晶片(图中未示出)以测试其上包含的晶粒。通过测试的晶粒被ATE表征为KGD。此后,在晶片上执行诸如CMP、研磨等测试后加工(302),导致晶片变得更加脆弱。因此,KGD被ATE重新表征为PGD。从晶片切下(303)单独的PGD,用于例如形成电气装置,该电气装置可以包括上述堆叠部件构造或任何其他合适的构造。然而,在形成电气装置之前,可以以本文描述的方式测试PGD。示例性测试过程包括在结构205上重构晶片,以及在重构的晶片上使用探针201执行测试。如上所解释的,所谓晶片“重构”,是将晶粒以晶片样图案布置在该结构上;这并不意味着具有原始硅的原始晶片实际上被物理重新形成。
根据过程300,将粘合剂(例如,光释放型粘合剂、热释放型粘合剂或任何其他适当的粘合剂)施加(304)到结构205。在一些具体实施中,可以在另一时间执行该操作,只要粘合剂的粘性仍然足够将PGD附着到结构205。粘合剂可以是如上所述的胶带,或任何其他适当的材料。此后,将PGD以适当的图案(例如,对应于探针201的测试连接图案的图案)布置(305)在结构205上的粘合剂上。PGD可以自动地(例如,使用一个或多个机器人机构)、手动地或以其组合方式布置。PGD粘合/附着在粘合剂上,并且在该例子中以晶片样图案粘合/附着,从而形成重构晶片。探针201以最初测试原始晶片上的原始晶粒相同的方式测试(306)PGD。在一些例子中,可以执行相同的测试,并且在其他例子中可以执行不同的测试。
通过测试的PGD可以再次被测试***表征为KGD。在测试之后,向粘合剂施加(307)热量、适当的(例如紫外)光或任何其他适当的减粘剂,以使粘合剂降低粘性,并因而从结构205释放KGD。然后,KGD可用于任何适当的目的。
本文描述的示例性测试技术并不限于在制造期间使用。相反,它们可以在任何适当的时间应用于测试晶粒。例如,该测试技术可以用于测试晶粒的卷轴,其可能从不熟悉或不可靠的来源购买。该测试技术可以用于识别恶意晶粒(例如,被故意损坏的晶粒),等等。
如上所述,本文描述的测试技术可以至少部分地在ATE上实现。在示例性操作中,ATE(也称为“测试器”或“测试***”)根据测试程序集(TPS)中的指令进行操作,以自动生成将施加到DUT(例如上述晶粒或PGD)的输入信号,并监视DUT的输出信号。ATE将输出信号与预期响应进行比较,以确定DUT是否有缺陷。ATE通常包括计算机***和测试仪器或具有对应功能性的单个装置。
参见图4,用于测试受测装置(DUT)401(例如在晶片或重构晶片上的晶粒)的ATE400包括测试仪器402。为控制测试仪器402,***400包括通过硬线连接404与测试仪器402连接的测试计算机***403。通常,计算机***403向测试仪器402发送命令以启动用于测试DUT401(例如在晶片上或部分重构晶片上的晶粒)的例程和函数的执行过程。这些执行测试例程可启动测试信号的产生和将测试信号发送至DUT 401以及收集该DUT的响应。***400可测试多种类型的DUT。例如,DUT可为半导体装置,包括但不限于集成电路(IC)芯片(例如存储器芯片、微处理器、模拟-数字转换器、数字-模拟转换器等)。
为提供测试信号和收集DUT的响应,测试仪器402的探针卡410连接到提供与DUT401上的触点的连接的一个或多个连接器触点。导体405(例如电缆)连接到探针卡410并且用于将测试信号(例如参数测量装置(“PMU”)测试信号、接触电子(“PE”)测试信号等)传送至DUT 401的内部电路。导体405还响应于由测试仪器402提供的测试信号来感测信号。例如,可以响应于测试信号而在触点处感测到电压信号或电流信号,并且该电压信号或电流信号可通过导体405发送至测试仪器402以供分析。也可对DUT 401中包括的其他触点执行这种单端口测试。例如,测试仪器402可向触点提供测试信号并收集通过导体(其传送所提供的信号)反射回去的关联信号。在一些测试场景中,可通过导体405将数字信号发送至DUT401上的触点以在DUT 401上存储数字值。一旦存储后,就可访问DUT 401以检索此存储数字值并将其通过导体405发送至测试仪器402。然后可识别检索的数字值以确定是否在DUT401上存储了正确的值。
除了执行单端口测量外,测试仪器402还可执行双端口测试。例如,可通过导体405将测试信号注入DUT触点中,并且可从DUT 401的一个或多个其他触点收集响应信号。向测试仪器402提供此响应信号以确定量,例如增益响应、相位响应和其他吞吐量测量量。
另参见图5,为向DUT(或多个DUT)的多个触点发送测试信号和从其收集测试信号,半导体装置测试仪器402包括可与DUT触点通信的接口卡501。例如,接口卡501可向DUT触点(经由探针卡)发送测试信号并收集对应的响应。到触点的每个通信链路称为通道,而且,通过向大量通道提供测试信号,可同时执行多个测试,因而缩短测试时间。除了在接口卡上具有许多通道外,通过在测试仪器402中包括多个接口卡,可增加通道的总数,从而进一步缩短测试时间。在该例子中,示出两个附加的接口卡502和503以证明测试仪器402可容纳多个接口卡。
每个接口卡包括专用集成电路(IC)芯片(例如专用集成电路(ASIC))以执行特定测试功能。例如,接口卡503包括一个或多个IC芯片以执行参数测量装置(PMU)测试和接触电子(PE)测试。为执行这些功能,该一个或多个IC芯片包括PMU级506和PE级507,其中PMU级包括用于执行PMU测试的电路,PE级包括用于执行PE测试的电路。另外,接口卡501和502分别包括一个或多个IC芯片,所述芯片包括PMU和PE电路。
PMU测试涉及向DUT提供直流电压或电流信号以确定诸如输入和输出阻抗、电流泄漏和其他类型的直流性能特性的量。PE测试涉及向DUT(例如DUT 401)发送交流测试信号或波形和收集响应以进一步鉴定DUT的性能。例如,PE级可(向DUT)发送代表用以存储在DUT上的二进制值矢量的交流测试信号。一旦存储了这些二进制值,就可由测试仪器402访问DUT以确定是否存储了正确的二进制值。由于数字信号通常包括电压突变,因此PE级中的电路相对于PMU级中的电路可以以更高的速度工作。
为了将直流和交流测试信号都从接口卡501传送到DUT 401,导电迹线510连接到接口板连接器511,该接口板连接器允许信号从接口板输入和输出。接口板连接器511还连接到导体512,该导体允许信号从测试仪器402输入和输出。在该例子中,导体512连接到接口连接器511以便在测试仪器402和DUT之间双向传递信号。
在该例子中,测试仪器402包括:PMU控制电路514,以便除了别的以外协调各个PMU级的操作;PE控制电路515,以便除了别的以外协调各个PE级的操作;以及网络接口516,以便通过网络或硬线连接与测试计算机***403通信。在该例子中,测试器401还包括诸如现场可编程门阵列(“FPGA”)半导体装置的可编程硬件517,其能够被编程以使得测试仪器402能够与DUT 401交互以执行各个测试操作。
尽管本说明书描述了与“测试”和“测试***”有关的示例性具体实施,但本文所述的过程和关联电路可用于任何适当的***,并且不限于本文所述的测试***和制造过程。
如本文所述执行的测试可使用硬件或硬件和软件的组合来实现。例如,类似本文所述测试***的测试***可包括位于各种点处的各种控制器和/或处理装置。中央计算机可协调在各种控制器或处理装置当中的操作。中央计算机、控制器和处理装置可执行各种软件例程来实现对测试和校准的控制和协调。
测试可至少部分地通过使用一种或多种计算机程序产品来控制,所述计算机程序产品例如为一种或多种信息载体(如一种或多种非暂态机器可读介质)中有形地体现的一种或多种计算机程序,以由一种或多种数据处理装置执行或控制一种或多种数据处理设备的运行,所述数据处理设备例如可编程处理器、计算机、多台计算机和/或可编程逻辑部件。
计算机程序可采用任何形式的编程语言编写,包括编译或解释语言,并且其可被以任何形式配置,包括作为独立程序或作为模块、部件、子程序或适用于计算环境中的其他单元。计算机程序可被配置在一台计算机上或者在一个站点处或分布在多个站点并且通过网络互连的多台计算机上执行。
与实施全部或部分测试和校准相关联的动作可由一个或多个可编程处理器执行,所述处理器执行一个或多个计算机程序来完成本文所述的功能。全部或部分测试和校准可使用专用逻辑电路(例如,FPGA(现场可编程门阵列)和/或ASIC(专用集成电路))来实施。
适用于计算机程序执行的处理器包括(举例来说)通用和专用微处理器两者,以及任何种类数字计算机的任何一个或多个处理器。通常,处理器将从只读存储区或随机存取存储区或这二者接收指令和数据。计算机(包括服务器)的元件包括用于执行指令的一个或多个处理器以及用于存储指令和数据的一个或多个存储区装置。通常,计算机还将包括(或者操作性地耦接以从其接收数据或向其传输数据或进行这两者)一个或多个机器可读存储介质,诸如用于存储数据的大容量PCB,例如,磁盘、磁光盘或光盘。适于实施计算机程序指令和数据的机器可读存储介质包括所有形式的非易失性存储区,包括(以举例的方式)半导体存储区装置,如,EPROM、EEPROM和快闪存储区装置;磁盘,如内部硬盘或可移除盘;磁光盘;以及CD-ROM和DVD-ROM盘。
如本文所用的任何“电连接”可暗指直接的物理连接,或包括中间部件但仍允许电信号(包括无线信号)在所连接的部件之间流动的连接。除非另有说明,否则无论是否用“电”来修饰术语“连接”,本文中所提到的任何涉及电路的“连接”均为电连接,而不一定是直接的物理连接。
本文所述的不同具体实施的元件可组合在一起以形成未在上面具体阐明的其他实施例。多个元件可被排除在本文所述的结构之外而不对其操作产生不利影响。此外,各单独元件可组合为一个或多个独立元件来执行本文所述的功能。
Claims (24)
1.一种将已经从第一半导体晶片切下的晶粒放置在第二晶片上的方法,所述方法包括:
将所述晶粒以图案形式布置在所述第二晶片上,所述第二晶片具有与所述晶粒的热膨胀系数基本相同的热膨胀系数。
2.根据权利要求1所述的方法,其中所述布置包括:
将粘合剂施加到结构上;以及
将所述晶粒以所述图案形式放置在所述粘合剂上。
3.根据权利要求1所述的方法,其中所述粘合剂的粘性响应于热而降低。
4.根据权利要求1所述的方法,其中所述粘合剂的粘性响应于紫外线而降低。
5.根据权利要求1所述的方法,其中形成所述第二晶片的材料的热膨胀系数与所述晶粒的热膨胀系数相匹配,或者在所述晶粒的热膨胀系数附近的预定范围内。
6.根据权利要求1所述的方法,其中形成所述第二晶片的材料包括具有与所述晶粒的热膨胀系数基本相匹配的热膨胀系数的透紫外线玻璃。
7.根据权利要求1所述的方法,其中所述第二晶片由其上设置有粘合剂的透紫外线玻璃组成,并且所述粘合剂的粘性响应于紫外线而降低。
8.根据权利要求1所述的方法,其中所述第二晶片由其上设置有粘合剂的硅组成,并且所述粘合剂的粘性响应于升高的温度而降低。
9.根据权利要求1所述的方法,其中所述晶粒在所述第一晶片和所述第二晶片上的图案相同。
10.根据权利要求1所述的方法,其中所述图案是第一图案,并且所述晶粒在所述第二晶片上具有第二图案,所述第一图案不同于所述第二图案。
11.根据权利要求10所述的方法,其中,在所述第二图案中,相邻的装置的距离比在所述第一图案中更远。
12.根据权利要求1所述的方法,其中在将所述晶粒放置在所述第二晶片上之前,已经根据一种或多种性能特征对所述晶粒进行选择或分类。
13.一种自动测试设备(ATE),包括:
探针卡,所述探针卡被配置为接触已经从第一半导体晶片切下的晶粒以进行测试,所述晶粒位于第二晶片上;以及
处理装置,所述处理装置用于执行指令以控制由所述探针卡执行的测试;
其中所述第二晶片具有与所述晶粒的热膨胀系数基本相同的热膨胀系数。
14.根据权利要求13所述的ATE,还包括在所述第二晶片和所述晶粒之间的粘合剂,所述粘合剂将所述晶粒保持在所述第二晶片上。
15.根据权利要求13所述的ATE,其中所述粘合剂具有使所述粘合剂的粘性响应于热而降低的组成。
16.根据权利要求13所述的ATE,其中所述粘合剂具有使所述粘合剂的粘性响应于紫外线而降低的组成。
17.根据权利要求13所述的ATE,其中形成所述第二晶片的材料包括硅,所述硅的热膨胀系数与所述晶粒的热膨胀系数相匹配,或者在所述晶粒的热膨胀系数附近的预定范围内。
18.根据权利要求13所述的ATE,其中所述第二晶片包括其上设置有粘合剂的玻璃,并且所述粘合剂具有使所述粘合剂的粘性响应于紫外线而降低的组成。
19.根据权利要求13所述的ATE,其中所述晶粒在所述第一半导体晶片上具有与所述晶粒被布置在所述第二晶片上的图案相同的图案。
20.根据权利要求13所述的ATE,其中所述图案是第一图案,并且所述晶粒在所述第二晶片上具有第二图案,所述第一图案不同于所述第二图案。
21.根据权利要求20所述的ATE,其中,在所述第二图案中,相邻的晶粒的距离比在所述第一图案中更远。
22.根据权利要求1所述的方法,其中所述第一晶片或所述第二晶片具有不同于圆形的形状。
23.根据权利要求13所述的ATE,其中所述第一半导体晶片或所述第二晶片具有不同于圆形的形状。
24.根据权利要求1所述的方法,所述方法还包括:
使用与晶粒的图案相匹配的探针卡,所述晶粒与所述第二晶片相连。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/536,928 US20160131702A1 (en) | 2014-11-10 | 2014-11-10 | Assembling devices for probe card testing |
US14/536,928 | 2014-11-10 | ||
PCT/US2015/059713 WO2016077217A1 (en) | 2014-11-10 | 2015-11-09 | Assembling devices for probe card testing |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107076782A true CN107076782A (zh) | 2017-08-18 |
Family
ID=55912058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580059772.5A Pending CN107076782A (zh) | 2014-11-10 | 2015-11-09 | 用于探针卡测试的组装装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20160131702A1 (zh) |
EP (1) | EP3218729B1 (zh) |
JP (1) | JP2017534872A (zh) |
KR (1) | KR20170084162A (zh) |
CN (1) | CN107076782A (zh) |
SG (1) | SG11201702957SA (zh) |
WO (1) | WO2016077217A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10451652B2 (en) | 2014-07-16 | 2019-10-22 | Teradyne, Inc. | Coaxial structure for transmission of signals in test equipment |
US10717618B2 (en) | 2018-02-23 | 2020-07-21 | International Test Solutions, Inc. | Material and hardware to automatically clean flexible electronic web rolls |
CN108345752B (zh) * | 2018-02-24 | 2022-02-11 | 北京芯可鉴科技有限公司 | 晶圆级非易失性存储器的寿命特性评估方法 |
US10972192B2 (en) | 2018-05-11 | 2021-04-06 | Teradyne, Inc. | Handler change kit for a test system |
US11756811B2 (en) | 2019-07-02 | 2023-09-12 | International Test Solutions, Llc | Pick and place machine cleaning system and method |
US11318550B2 (en) | 2019-11-14 | 2022-05-03 | International Test Solutions, Llc | System and method for cleaning wire bonding machines using functionalized surface microfeatures |
US11211242B2 (en) | 2019-11-14 | 2021-12-28 | International Test Solutions, Llc | System and method for cleaning contact elements and support hardware using functionalized surface microfeatures |
US11035898B1 (en) * | 2020-05-11 | 2021-06-15 | International Test Solutions, Inc. | Device and method for thermal stabilization of probe elements using a heat conducting wafer |
US11862901B2 (en) | 2020-12-15 | 2024-01-02 | Teradyne, Inc. | Interposer |
US11604219B2 (en) | 2020-12-15 | 2023-03-14 | Teradyne, Inc. | Automatic test equipement having fiber optic connections to remote servers |
US11855376B2 (en) | 2021-03-24 | 2023-12-26 | Teradyne, Inc. | Coaxial contact having an open-curve shape |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002266A (en) * | 1995-05-23 | 1999-12-14 | Digital Equipment Corporation | Socket including centrally distributed test tips for testing unpackaged singulated die |
US20020121681A1 (en) * | 2001-03-05 | 2002-09-05 | Wyant M. Todd | Condition sensitive adhesive tape for singulated die transport devices |
CN1207767C (zh) * | 1998-09-18 | 2005-06-22 | 株式会社日立制作所 | 半导体器件及其制造方法 |
US20060183269A1 (en) * | 2003-07-28 | 2006-08-17 | Edward Fuergut | Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method |
US20070063721A1 (en) * | 2005-09-19 | 2007-03-22 | Formfactor, Inc. | Apparatus And Method Of Testing Singulated Dies |
US20080283190A1 (en) * | 2007-05-20 | 2008-11-20 | Silverbrook Research Pty Ltd | Method of removing mems devices from a handle substrate |
US20110294262A1 (en) * | 2010-05-29 | 2011-12-01 | Ping Huang | Semiconductor package process with improved die attach method for ultrathin chips |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1174167A (ja) * | 1997-08-29 | 1999-03-16 | Sharp Corp | 半導体素子の製造方法 |
US6815251B1 (en) * | 1999-02-01 | 2004-11-09 | Micron Technology, Inc. | High density modularity for IC's |
US6555908B1 (en) * | 2000-02-10 | 2003-04-29 | Epic Technologies, Inc. | Compliant, solderable input/output bump structures |
WO2002074686A2 (en) * | 2000-12-05 | 2002-09-26 | Analog Devices, Inc. | A method and device for protecting micro electromechanical systems structures during dicing of a wafer |
DE102004027489B4 (de) * | 2004-06-04 | 2017-03-02 | Infineon Technologies Ag | Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat |
US7888947B2 (en) * | 2007-11-21 | 2011-02-15 | Teradyne, Inc. | Calibrating automatic test equipment |
US7973310B2 (en) * | 2008-07-11 | 2011-07-05 | Chipmos Technologies Inc. | Semiconductor package structure and method for manufacturing the same |
US8198172B2 (en) * | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
JP5047322B2 (ja) * | 2010-03-11 | 2012-10-10 | 株式会社アドバンテスト | プローブカード及びその製造方法 |
US8956954B2 (en) * | 2012-02-21 | 2015-02-17 | Chih-hao Chen | Method of processing wafers for saving material and protecting environment |
US20130309792A1 (en) * | 2012-05-21 | 2013-11-21 | Michael A. Tischler | Light-emitting dies incorporating wavelength-conversion materials and related methods |
US10439107B2 (en) * | 2013-02-05 | 2019-10-08 | Cree, Inc. | Chip with integrated phosphor |
-
2014
- 2014-11-10 US US14/536,928 patent/US20160131702A1/en not_active Abandoned
-
2015
- 2015-11-09 EP EP15859469.7A patent/EP3218729B1/en active Active
- 2015-11-09 SG SG11201702957SA patent/SG11201702957SA/en unknown
- 2015-11-09 KR KR1020177015381A patent/KR20170084162A/ko not_active Application Discontinuation
- 2015-11-09 CN CN201580059772.5A patent/CN107076782A/zh active Pending
- 2015-11-09 JP JP2017522365A patent/JP2017534872A/ja active Pending
- 2015-11-09 WO PCT/US2015/059713 patent/WO2016077217A1/en active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6002266A (en) * | 1995-05-23 | 1999-12-14 | Digital Equipment Corporation | Socket including centrally distributed test tips for testing unpackaged singulated die |
CN1207767C (zh) * | 1998-09-18 | 2005-06-22 | 株式会社日立制作所 | 半导体器件及其制造方法 |
US20020121681A1 (en) * | 2001-03-05 | 2002-09-05 | Wyant M. Todd | Condition sensitive adhesive tape for singulated die transport devices |
US20060183269A1 (en) * | 2003-07-28 | 2006-08-17 | Edward Fuergut | Method for producing a semiconductor component with a plastic housing and carrier plate for performing the method |
US20070063721A1 (en) * | 2005-09-19 | 2007-03-22 | Formfactor, Inc. | Apparatus And Method Of Testing Singulated Dies |
US20080283190A1 (en) * | 2007-05-20 | 2008-11-20 | Silverbrook Research Pty Ltd | Method of removing mems devices from a handle substrate |
US20110294262A1 (en) * | 2010-05-29 | 2011-12-01 | Ping Huang | Semiconductor package process with improved die attach method for ultrathin chips |
Also Published As
Publication number | Publication date |
---|---|
EP3218729A1 (en) | 2017-09-20 |
EP3218729B1 (en) | 2019-10-30 |
JP2017534872A (ja) | 2017-11-24 |
KR20170084162A (ko) | 2017-07-19 |
US20160131702A1 (en) | 2016-05-12 |
SG11201702957SA (en) | 2017-05-30 |
EP3218729A4 (en) | 2018-08-01 |
WO2016077217A1 (en) | 2016-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107076782A (zh) | 用于探针卡测试的组装装置 | |
CN102016615B (zh) | 用于询问电子部件的方法和设备 | |
US6727723B2 (en) | Test system and manufacturing of semiconductor device | |
US5489538A (en) | Method of die burn-in | |
US20100271064A1 (en) | Integrated Circuit Self-Monitored Burn-In | |
CN110046284A (zh) | 芯片管理方法和*** | |
CN102692569B (zh) | 测试集成电路的自适应测试序列 | |
CN104237577B (zh) | 晶圆测试的方法和装置 | |
US6842022B2 (en) | System and method for heterogeneous multi-site testing | |
US8797056B2 (en) | System and method for electronic testing of partially processed devices | |
US9110136B2 (en) | Circuit and method for monolithic stacked integrated circuit testing | |
CN104459366B (zh) | 电子装置、效能分类***与方法、电压自动校正*** | |
CN104237766B (zh) | 芯片测试方法和装置 | |
US10082535B2 (en) | Programmable test structure for characterization of integrated circuit fabrication processes | |
WO2002063675A1 (fr) | Circuit integre, procede de test et de fabrication d'un circuit integre | |
CN107003336A (zh) | 控制每引脚测量单元 | |
CN109686679A (zh) | 制造半导体封装的方法 | |
US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
KR101094945B1 (ko) | 반도체 장치 및 이의 프로브 테스트 방법 | |
Taouil et al. | Interconnect test for 3D stacked memory-on-logic | |
TW201038956A (en) | Probing system for integrated circuit device | |
US9285418B2 (en) | Method and apparatus for characterizing thermal marginality in an integrated circuit | |
TWI488246B (zh) | 資源整合及晶片測試方法 | |
CN104952487B (zh) | 一种操作多芯片封装装置的方法 | |
Bahukudumbi et al. | Wafer-level testing and test during burn-in for integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170818 |
|
WD01 | Invention patent application deemed withdrawn after publication |