CN107040208B - 电路装置、振荡器、电子设备以及移动体 - Google Patents

Abstract

电路装置、振荡器、电子设备以及移动体。电路装置包含：数字接口部；处理部；振荡信号生成电路，其生成振荡信号；时钟信号生成电路，其生成将振荡信号的频率倍频后的频率的时钟信号；以及数字接口部、时钟信号生成电路的连接用的第1、第3端子组。第1端子组配置于电路装置的沿着第1边的第1区域，第3端子组配置于第2、第3、第4端子区域中的任意一个端子区域。

Description

电路装置、振荡器、电子设备以及移动体

技术领域

本发明涉及电路装置、振荡器、电子设备以及移动体等。

背景技术

一直以来，公知有OCXO(oven controlled crystal oscillator：恒温晶体振荡器)、TCXO(temperature compensated crystal oscillator：温度补偿石英晶体振荡器)等振荡器。例如OCXO作为基站、网络路由器、测量设备等中的基准信号源而被使用。在这样的OCXO、TCXO等振荡器中，对振荡频率的高精度化存在要求。

作为这样的振荡器的现有技术，例如存在日本特开2015-82815号公报中公开的技术。在该现有技术中，为了振荡频率的高精度化，进行了振荡频率的老化校正。具体而言，设置存储部以及经过时间测量部，该存储部对振荡频率的控制电压的校正值与经过时间的对应关系信息进行存储。而且，根据在存储部中存储的校正值与经过时间的对应关系信息、和由经过时间测量部测量的经过时间来执行老化校正。

这样，在OCXO、TCXO等振荡器中，要求振荡信号的振荡频率的高精度化。此外，有时外部的***要求与振荡频率不同频率的时钟信号。

另一方面，为了应对使用电路装置外部的频率控制数据生成部形成PLL电路的环路等用途，也考虑在电路装置中设置数字接口部。

但是，可知当设置这样的数字接口部时，可能由于数字接口部中的通信噪声引起的相位噪声等导致时钟信号、振荡信号的精度下降。

发明内容

根据本发明的几个方式，可提供一种能够生成噪声少的时钟信号等的电路装置、振荡器、电子设备以及移动体等。

本发明的一个方式涉及电路装置，该电路装置包含：数字接口部；处理部，其经由所述数字接口部输入有来自外部装置的数据，进行信号处理；振荡信号生成电路，其使用振子和来自所述处理部的频率控制数据，生成通过所述频率控制数据设定振荡频率的振荡信号；时钟信号生成电路，其至少具有相位比较部，生成将所述振荡信号的振荡频率倍频后的频率的时钟信号；所述数字接口部的连接用的第1端子组；所述振荡信号生成电路的振荡电路的连接用的第2端子组；以及所述时钟信号生成电路的连接用的第3端子组，在设电路装置的与第1边交叉的边为第2边、与所述第1边相对的边为第3边、与所述第2边相对的边为第4边的情况下，所述第1端子组配置于沿着所述第1边的第1端子区域，所述第3端子组配置于沿着所述第2边的第2端子区域、沿着所述第3边的第3端子区域、沿着所述第4边的第4端子区域中的任意一个端子区域。

在本发明的一个方式中，经由数字接口部从外部装置将数据输入到处理部，并执行信号处理。而且通过振荡信号生成电路，使用振子和来自处理部的频率控制数据生成振荡信号，并且通过时钟信号生成电路生成将振荡信号的振荡频率倍频后的频率的时钟信号。而且，在本发明的一个方式中，数字接口部的连接用的第1端子组配置于电路装置的沿着第1边的第1端子区域。另一方面，时钟信号生成电路的连接用的第3端子组配置于第2、第3、第4端子区域中的任意一个端子区域。这样，能够使数字接口部的连接用的第1端子组与时钟信号生成电路的连接用的第3端子组的距离隔开。由此，能够降低由数字接口部中的通信噪声等导致的、在时钟信号中产生的相位噪声等，可实现能够生成噪声少的时钟信号等的电路装置。

此外，在本发明的一个方式中，可以是，所述第2端子组配置于所述第2端子区域与所述第3端子区域中的一个端子区域，所述第3端子组配置于所述第2端子区域与所述第3端子区域中的另一个端子区域。

这样，能够使数字接口部的连接用的第1端子组与振荡电路的连接用的第2端子组的距离、以及数字接口部的连接用的第1端子组与时钟信号生成电路的连接用的第3端子组的距离隔开。由此，能够降低由数字接口部中的通信噪声等导致的、在时钟信号或振荡信号中产生的相位噪声等。

此外，在本发明的一个方式中，可以是，所述第1边是电路装置的短边，所述第1端子组配置于沿着作为短边的所述第1边的所述第1端子区域。

这样，能够使第1端子组与其他端子组例如隔开与电路装置的长边的长度对应的距离，能够降低由数字接口部中的通信噪声等导致的相位噪声等。

此外，在本发明的一个方式中，可以是，在设所述第1端子组与所述第2端子组之间的距离为L12、所述第1端子组与所述第3端子组之间的距离为L13、所述第2端子组与所述第3端子组之间的距离为L23的情况下，L12和L13中的至少一个比L23长。

这样，能够使第1端子组与第2端子组的距离L12、第1端子组与第3端子组的距离L13变长，从而实现了相位噪声的降低等。

此外，在本发明的一个方式中，可以是，来自对基于所述振荡信号的输入信号与基准信号进行比较的外部频率控制数据生成部的频率控制数据经由所述第1端子组、所述数字接口部被输入到所述处理部，所述振荡信号生成电路根据从所述外部频率控制数据生成部经由所述处理部输入的所述频率控制数据，生成所述振荡信号。

这样，能够有效灵活运用设置于电路装置的外部的外部频率控制数据生成部，生成通过来自该外部频率控制数据生成部的频率控制数据设定了振荡频率的振荡信号。

此外，在本发明的一个方式中，可以是，该电路装置包含对基于所述振荡信号的输入信号与所述基准信号的相位进行比较的相位比较部，所述振荡信号生成电路在第1模式下，根据从所述外部频率控制数据生成部经由所述处理部而输入的所述频率控制数据生成所述振荡信号，在第2模式下，根据从所述相位比较部经由所述处理部而输入的所述频率控制数据生成所述振荡信号。

这样，能够应对外部的***具有外部频率控制数据生成部的情况以及不具有外部频率控制数据生成部的情况这两种情况，实现了方便性的提高等。

此外，在本发明的一个方式中，可以是，所述数字接口部是包含串行数据线和串行时钟线的2线、3线或者4线的串行接口电路。

这样，在外部装置具有2线、3线或者4线的串行接口电路的情况下，能够在与该外部装置之间，进行2线、3线或者4线的串行接口处理，将来自外部装置的数据输入到处理部。

此外，在本发明的一个方式中，可以是，在设从所述第1边朝向所述第3边的方向为第1方向的情况下，所述处理部配置于所述第1端子组的所述第1方向侧。

这样，能够将使用第1端子组的端子而输入的来自外部装置的数据经由数字接口部以短路径的信号路径输入到处理部。由此，能够降低由在数字接口部中产生的通信噪声导致的不良影响。

此外，在本发明的一个方式中，可以是，所述第2端子组配置于所述第2端子区域，所述第3端子组配置于所述第3端子区域，在设所述第1方向的相反方向为第2方向的情况下，所述时钟信号生成电路配置于所述第3端子组的所述第2方向侧。

这样，在时钟信号生成电路与第3端子组的端子之间能够将时钟信号生成电路的输出信号或者输入信号以短路径的信号路径输出或者输入。由此，能够降低由在时钟信号生成电路中产生的时钟噪声导致的不良影响。

此外，在本发明的一个方式中，可以是，所述处理部配置于所述第1端子区域与所述时钟信号生成电路之间。

这样，在第1端子区域的第1端子组与第3端子区域的第3端子组之间隔着处理部以及时钟信号生成电路。因此，作为第1端子组与第3端子组之间的距离，至少能够确保与处理部的宽度和时钟信号生成电路的宽度对应的距离，能够降低由在数字接口部中产生的通信噪声等导致的不良影响。

此外，在本发明的一个方式中，可以是，所述振荡电路配置于所述处理部与所述时钟信号生成电路之间。

这样，在第1端子区域的第1端子组与第3端子区域的第3端子组之间隔着处理部、振荡电路以及时钟信号生成电路。因此，作为第1端子组与第3端子组之间的距离，至少能够确保与处理部的宽度、振荡电路的宽度以及时钟信号生成电路的宽度对应的距离，能够降低由在数字接口部中产生的通信噪声等导致的不良影响。

此外，在本发明的一个方式中，可以是，在设从所述第2边朝向所述第4边的方向为第3方向的情况下，所述振荡电路配置于所述第2端子组的所述第3方向侧。

这样，能够以短路径的信号线将振荡电路与第2端子组的端子连接，能够降低由该信号线的寄生电容等导致的不良影响。

此外，在本发明的一个方式中，可以是，所述振子是具有恒温槽的恒温槽型振子，包含所述恒温槽型振子的恒温槽控制用端子的第4端子组配置于沿着所述第4边的第4端子区域。

这样，能够有效利用电路装置的第4端子区域来配置包含恒温槽控制用端子的第4端子组。

此外，在本发明的一个方式中，可以是，该电路装置包含与所述恒温槽控制用端子连接、并且进行所述恒温槽型振子的恒温槽控制的恒温槽控制电路，在设从所述第4边朝向所述第2边的方向为第4方向的情况下，所述恒温槽控制电路配置于所述第4端子区域的所述第4方向侧。

这样，能够以短路径的信号路径将恒温槽控制电路与第4端子组的恒温槽控制用端子连接，能够实现更适当的恒温槽控制。

此外，在本发明的一个方式中，可以是，所述振荡电路配置于所述恒温槽控制电路与所述第2端子区域之间。

由此，能够有效灵活运用第4端子区域与第2端子区域之间的区域来配置恒温槽控制电路和振荡电路，能够兼顾地实现布局效率的提高和噪声的降低等。

此外，在本发明的一个方式中，可以是，所述处理部进行通过卡尔曼滤波处理估计所述频率控制数据的真值的处理，并根据估计出的所述真值进行所述频率控制数据的老化校正。

这样，能够实现考虑了观测噪声和***噪声的影响的老化校正，能够提高老化校正的精度。

此外，本发明的其他方式涉及振荡器，该振荡器包含：上述任意一个方式所述的电路装置；以及所述振子。

此外，本发明的其他方式涉及包含上述任意一个方式所述的电路装置的电子设备。

此外，本发明的其他方式涉及包含上述任意一个方式所述的电路装置的移动体。

附图说明

图1是本实施方式的电路装置的基本结构例。

图2是本实施方式的电路装置的详细结构例。

图3是针对振荡信号的相位噪声问题的说明图。

图4是针对振荡信号的相位噪声问题的说明图。

图5是本实施方式的电路装置的布局配置结构例。

图6是本实施方式的电路装置的其他布局配置结构例。

图7是本实施方式的电路装置的其他布局配置结构例。

图8是本实施方式的电路装置的其他布局配置结构例。

图9是本实施方式的电路装置的其他布局配置结构例。

图10是本实施方式的电路装置的其他布局配置结构例。

图11是时钟信号生成电路的第1结构例。

图12是时钟信号生成电路的第2结构例。

图13是温度传感器的结构例。

图14是振荡电路的结构例。

图15是数字I/F部的第1结构例。

图16是数字I/F部的第2结构例。

图17是基准信号生成电路的结构例。

图18是恒温槽控制电路的结构例。

图19是针对老化特性的元件偏差的说明图。

图20是针对保持模式(hold-over)的说明图。

图21是针对保持模式的说明图。

图22是使用了卡尔曼滤波处理的老化校正的说明图。

图23是使用了卡尔曼滤波处理的老化校正的说明图。

图24是处理部的详细结构例。

图25是处理部的动作说明图。

图26是处理部的动作说明图。

图27是老化校正部的结构例。

图28是本实施方式的变形例的说明图。

图29是振荡器的结构例。

图30是电子设备的结构例。

图31是移动体的结构例。

图32是振荡器的详细结构例。

图33是作为电子设备之一的基站的结构例。

具体实施方式

以下，详细说明本发明的优选实施方式。此外，以下说明的本实施方式并非对权利要求书中记载的本发明的内容进行不当限定，在本实施方式中说明的所有结构并非都必须是本发明的解决手段。

1.电路装置的结构

图1示出本实施方式的电路装置的基本的电路结构。如图1所示，本实施方式的电路装置包含：数字I/F部30、处理部50、振荡信号生成电路140、时钟信号生成电路160、第1、第2、第3端子组TG1、TG2、TG3。此外，能够包含寄存器部32。另外，本实施方式的电路装置不限于图1的结构，能够实施省略其一部分结构要素(例如时钟信号生成电路)或者追加其他结构要素等各种变形。

数字I/F部(接口部)30是进行与电路装置的外部装置(微型计算机、控制器等)之间的接口处理的电路。例如数字I/F部30是用于输入来自外部装置的数据(数字数据、数字信号)或者将数据输出到外部装置的接口。在处理部50中经由数字I/F部30输入有来自外部装置的数据。例如经由寄存器部32输入有来自外部装置的数据。处理部50根据输入的数据进行各种信号处理。

数字I/F部30能够通过进行串行接口处理的电路来实现。例如数字I/F部30能够通过包含串行数据线和串行时钟线的2线、3线或者4线的串行接口电路来实现。即，数字I/F部30的接口处理能够通过使用了串行时钟线和串行数据线的同步式的串行通信方式来实现。例如能够通过I2C(Inter-Integrated Circuit：内部集成电路)方式、3线或者4线的SPI(Serial Peripheral Interface：串行外设接口)方式等实现。

寄存器部32是由状态寄存器、命令寄存器、数据寄存器等多个寄存器构成的电路。电路装置的外部装置经由数字I/F部30访问寄存器部32的各寄存器。而且，外部装置能够使用寄存器部32的寄存器确认电路装置的状态或者对电路装置发出命令。或者，能够对电路装置(处理部50)传送数据或者从电路装置(处理部50)读出数据等。

处理部50根据所输入的数据进行各种信号处理。例如，对经由数字I/F部30从外部装置(例如外部频率控制数据生成部)输入的频率控制数据DFCI(频率控制码)进行信号处理。另外，如后述那样，当在电路装置的内部设置频率控制数据生成部的情况下，可以对来自该内部的频率控制数据生成部的频率控制数据DFCI(基于内部的相位比较部的相位比较结果的频率控制数据)进行信号处理。

具体而言，处理部50(数字信号处理部)对频率控制数据DFCI(来自外部或者内部的频率控制数据)进行老化校正处理、卡尔曼滤波处理，还根据需要进行温度补偿处理等信号处理(数字信号处理)。而且，将信号处理后的频率控制数据DFCQ输出到振荡信号生成电路140。该处理部50可以由门阵列等ASIC电路实现，也可以由处理器(DSP、CPU)和在处理器上工作的程序(程序模块)来实现。

振子XTAL例如是AT切类型、或SC切类型等厚度剪切振动类型的石英振子等或弯曲振动类型等的压电振子。作为一例，振子XTAL是设置于恒温槽型振荡器(OCXO)的恒温槽内的类型，但是不限于此，可以是不具有恒温槽的类型的TCXO用的振子。振子XTAL也可以是谐振器(机电的谐振器或者电气式的谐振电路)。另外，作为振子XTAL，能够采用SAW(SurfaceAcoustic Wave：表面声波)谐振器、作为硅制振子的MEMS(Micro Electro MechanicalSystems：微电子机械***)振子等作为压电振子。作为振子XTAL的基板材料，可使用石英、钽酸锂、铌酸锂等压电单晶体、锆钛酸铅等压电陶瓷等压电材料或硅半导体材料等。作为振子XTAL的激励手段，既可以使用基于压电效应的手段，也可以使用基于库仑力的静电驱动。

振荡信号生成电路140生成振荡信号OSCK。例如振荡信号生成电路140使用来自处理部50的频率控制数据DFCQ(信号处理后的频率控制数据)和振子XTAL，生成通过频率控制数据DFCQ设定的振荡频率的振荡信号OSCK。作为一例，振荡信号生成电路140使振子XTAL按照通过频率控制数据DFCQ设定的振荡频率进行振荡，生成振荡信号OSCK。

另外，振荡信号生成电路140可以是以直接数字合成器方式生成振荡信号OSCK的电路。例如也可以将振子XTAL(固定振荡频率的振荡源)的振荡信号作为参考信号，以数字方式生成通过频率控制数据DFCQ设定的振荡频率的振荡信号OSCK。

振荡信号生成电路140可包含D/A转换部80和振荡电路150。但是，振荡信号生成电路140不限于这样的结构，能够实施省略其中一部分结构要素、或追加其他结构要素等各种变形。

D/A转换部80进行来自处理部50的频率控制数据DFCQ(处理部的输出数据)的D/A转换。输入到D/A转换部80的频率控制数据DFCQ是处理部50的信号处理后(例如老化校正、温度补偿、或者卡尔曼滤波的处理后)的频率控制数据(频率控制码)。作为D/A转换部80的D/A转换方式，例如可采用电阻串型(电阻分割型)。但是，D/A转换方式不限于此，也可采用电阻梯型(R－2R梯型等)、电容阵列型或者脉宽调制型等各种方式。此外，D/A转换部80除了D/A转换器以外，还可以包含其控制电路、调制电路(抖动调制或者PWM调制等)、滤波电路等。

振荡电路150使用D/A转换部80的输出电压VQ和振子XTAL，生成振荡信号OSCK。振荡电路150经由第1、第2振子用端子(振子用焊盘)而连接于振子XTAL。例如，振荡电路150通过使振子XTAL(压电振子、谐振器等)振荡而生成振荡信号OSCK。具体而言，振荡电路150使振子XTAL以将D/A转换部80的输出电压VQ作为频率控制电压(振荡控制电压)的振荡频率进行振荡。例如，在振荡电路150是利用电压控制对振子XTAL的振荡进行控制的电路(VCO)的情况下，振荡电路150可以包含电容值根据频率控制电压而变化的可变电容式电容器(变容二极管等)。

另外，如上所述，振荡电路150可以通过直接数字合成器方式而实现，在该情况下，振子XTAL的振荡频率成为参考频率，成为不同于振荡信号OSCK的振荡频率的频率。

时钟信号生成电路160根据振荡信号OSCK生成时钟信号CK。例如时钟信号生成电路160至少具有相位比较部161(比较运算部)，生成将振荡信号OSCK的振荡频率倍频后的频率的时钟信号CK。时钟信号生成电路160例如具有输出缓冲电路168，输出被该输出缓冲电路168缓冲后的时钟信号CK。该时钟信号生成电路160是具有例如PLL环路的PLL电路。PLL电路可以是模拟方式，也可以是数字方式(ADPLL)。此外，在生成将振荡信号OSCK的振荡频率倍频后的时钟信号CK的情况下，倍频数(倍频率)可以是1以上，也可以比1小。此外，倍频数不限于整数，也可以是小数。

电路装置包含数字I/F部30的连接用的第1端子组TG1、振荡信号生成电路140的振荡电路150的连接用的第2端子组TG2、时钟信号生成电路160(PLL电路)的连接用的第3端子组TG3。这里，连接用的端子组是指用于使各电路块与外部连接的外部连接用的端子组的意思。这些TG1～TG3的各端子组(焊盘组)例如包含多个端子(焊盘)。端子是外部连接端子，用于在与外部(外部装置)之间输入或者输出信号(数字信号、模拟信号)。

例如，第1、第2、第3端子组TG1、TG2、TG3是与数字I/F部30、振荡电路150、时钟信号生成电路160连接的端子组。第1、第2、第3端子组TG1、TG2、TG3可以经由I/O单元与数字I/F部30、振荡电路150、时钟信号生成电路160的各电路块连接。作为I/O单元，存在具有输入缓冲器的输入I/O单元、具有输出缓冲器的输出I/O单元、具有输入缓冲器以及输出缓冲器的输入输出I/O单元等。例如在将信号从外部输入到数字I/F部30、振荡电路150、时钟信号生成电路160的各电路块的情况下，可以将信号从第1、第2、第3端子组TG1、TG2、TG3的各端子经由输入I/O单元(或者输入输出I/O单元)输入到各电路块。在将信号从各电路块输出到外部的情况下，各电路块可以将信号经由输出I/O单元(或者输入输出I/O单元)输出到第1、第2、第3端子组TG1、TG2、TG3的各端子。在各电路块与各端子之间可以设置这些I/O单元，也可以不设置这些I/O单元。

数字I/F部30用的第1端子组TG1例如能够包含数字I/F部30的串行接口用的串行时钟线的端子(焊盘)、串行数据线的端子(焊盘)。此外，在存在信号输入用串行数据线和信号输出用串行数据线的情况下，第1端子组TG1能够包含信号输入用串行数据线的端子和信号输出用串行数据线的端子。此外，第1端子组TG1除了这些端子以外，还可以包含例如电源电压VSS(GND)用的端子、片选端子等。

振荡电路150用的第2端子组TG2例如能够包含与振子XTAL连接的第1、第2振子用端子(振子用焊盘)。例如第1振子用端子与振子XTAL的一端连接，第2振子用端子与振子XTAL的另一端连接。此外，第2端子组TG2可以包含例如振荡信号OSCK的输出端子、稳定用电容器的连接端子、振荡频率调整用电容器的连接端子、或者滤波器的连接端子等。

时钟信号生成电路160用的第3端子组TG3例如能够包含时钟信号CK的输出端子。例如在时钟信号生成电路160输出频率(倍频数)不同的多个时钟信号CK1～CKj(例如图33的CK1～CK5)的情况下，能够包含输出这些多个时钟信号CK1～CKj的多个输出端子。此外，第3端子组TG3可以包含输出由缓冲电路168缓冲前的时钟信号的输出端子(PLL时钟信号输出端子)和缓冲前的时钟信号的输入端子(PLL时钟信号输入端子)。此外，如后述的图11那样，当在时钟信号生成电路160的时钟信号CK的生成中使用电路装置的外部的振荡器VCXO的情况下，第3端子组TG3可以包含向振荡器VCXO的频率控制电压的输出端子。

图2示出本实施方式的电路装置的详细结构例。在图2中，相对于图1的结构，进一步设置了温度传感器10、A/D转换部20、存储部34、频率控制数据生成部40(广义上说是相位比较部)、基准信号生成电路180、恒温槽控制电路190、第4端子组TG4等。另外，电路装置的结构不限于图2的结构，能够实施省略其一部分结构要素(例如频率控制数据生成部、基准信号生成电路、恒温槽控制电路等)、或追加其他结构要素等各种变形。例如可以使用设置于电路装置的外部的温度传感器作为温度传感器10。

温度传感器10输出温度检测电压VTD。具体而言，将根据环境(电路装置)的温度而变化的温度依赖电压作为温度检测电压VTD输出。温度传感器10的具体结构例在后面再述。

A/D转换部20进行来自温度传感器10的温度检测电压VTD的A/D转换，输出温度检测数据DTD。例如输出与温度检测电压VTD的A/D转换结果对应的数字的温度检测数据DTD(A/D结果数据)。作为A/D转换部20的A/D转换方式，例如可采用逐次比较方式或与逐次比较方式类似的方式等。并且，A/D转换方式不限于这种方式，可采用各种方式(计数型、并联比较型或串并联型等)

存储部34存储电路装置的各种处理、动作所需的各种信息。该存储部34例如能够通过非易失性存储器来实现。作为非易失性存储器，例如能够使用EEPROM等。作为EEPROM，例如能够使用MONOS(Metal-Oxide-Nitride-Oxide-Silicon：金属氧化-氮氧化硅)型存储器等。例如能够使用利用了MONOS型的存储器的闪存。或者作为EEPROM，可以使用浮栅型等其他类型的存储器。另外，存储部34只要是即使不供给电源也能够保存并存储信息的存储器即可，例如也能够通过熔丝电路等来实现。

该存储部34例如存储卡尔曼滤波处理的***噪声的设定用的***噪声常数(V)以及卡尔曼滤波处理的观测噪声的设定用的观测噪声常数(W)。例如在产品(振荡器等)的制造、出货时，进行用于监测振荡频率等各种信息的测量(检查)。而且根据该测量结果确定***噪声常数、观测噪声常数，并写入例如由非易失性存储器等实现的存储部34中。这样，能够实现降低了由元件偏差导致的不良影响的***噪声常数、观测噪声常数的设定。

处理部50包含保持模式处理部52(保持模式处理的电路或者程序模块)、卡尔曼滤波部54(卡尔曼滤波处理的电路或者程序模块)、老化校正部56(老化校正处理的电路或者程序模块)、温度补偿部58(温度补偿处理的电路或者程序模块)。保持模式处理部52进行与保持模式相关的各种处理。卡尔曼滤波部54通过卡尔曼滤波处理进行例如求出频率控制数据(振荡频率)的真值的处理。老化校正部56进行用于补偿振荡频率随时间的变化的老化校正。温度补偿部58根据来自A/D转换部20的温度检测数据DTD，进行振荡频率的温度补偿处理。具体而言，温度补偿部58根据对应于温度而变化的温度检测数据DTD(温度依赖数据)以及温度补偿处理用的系数数据(近似函数的系数的数据)等，进行用于在存在温度变化的情况下减小振荡频率的变动的温度补偿处理。

基准信号RFCK经由作为电路装置的外部连接端子的端子TRFCK(焊盘)输入到电路装置。对外部PLL电路是否处于锁定状态进行通知的信号PLOCK经由作为电路装置的外部连接端子的端子TPLOCK(焊盘)输入到电路装置。外部PLL电路是由设置于电路装置的外部的外部频率控制数据生成部200以及设置于电路装置的内部的振荡信号生成电路140构成的PLL电路。

频率控制数据生成部40生成频率控制数据DFCI。例如将基于振荡信号OSCK的输入信号与基准信号RFCK进行比较，生成频率控制数据DFCI。所生成的频率控制数据DFCI被输入到处理部50。这里，基于振荡信号OSCK的输入信号可以是振荡信号OSCK本身，也可以是由振荡信号OSCK生成的信号(例如分频后的信号)。以下，主要以输入信号是振荡信号OSCK本身的情况为例进行说明。

频率控制数据生成部40包含相位比较部41和数字滤波部44。相位比较部41(比较运算部)是进行作为输入信号的振荡信号OSCK与基准信号RFCK的相位比较(比较运算)的电路，包含计数器42、TDC 43(时间数字转换器)。

计数器42生成数字数据，该数字数据与用基准信号RFCK的基准频率(例如1Hz)除以振荡信号OSCK的振荡频率而得的结果的整数部对应。TDC 43生成与该除法结果的小数部对应的数字数据。TDC 43例如包含：多个延迟元件；多个锁存电路，它们在基准信号RFCK的边缘(高)定时将由多个延迟元件输出的多个延迟时钟信号锁存；以及电路，其通过进行多个锁存电路的输出信号的编码，生成与除法结果的小数部对应的数字数据。而且，相位比较部41将来自计数器42的与整数部对应的数字数据和来自TDC 43的与小数部对应的数字数据相加，检测与设定频率之间的相位误差。而且，数字滤波部44通过进行相位误差的平滑化处理，生成频率控制数据DFCI。例如在设振荡信号OSCK的频率为FOS、基准信号RFCK的频率为FRF、与设定频率对应的分频数(分频比)为FCW的情况下，以使FOS＝FCW×FRF的关系成立的方式生成频率控制数据DFCI。或者，计数器42可以对振荡信号OSCK的时钟数进行计数。即，计数器42通过基于振荡信号OSCK的输入信号进行计数动作。并且，相位比较部41可以通过整数，将基准信号RFCK的n个周期(n是可设定为2以上的整数)中的计数器42的计数值、和计数值的期望值(n×FCW)进行比较。从相位比较部41输出例如期望值和计数器42的计数值的差分，作为相位误差数据。

另外，频率控制数据生成部40的结构不限于图2所示的结构，能够实施各种变形。例如，可以由模拟电路的相位比较电路构成相位比较部41，或者由模拟电路的滤波部(环路滤波器)构成数字滤波部44。此外，可以是处理部50进行数字滤波部44的处理(相位误差数据的平滑化处理)。例如，处理部50与其他处理(保持模式处理、卡尔曼滤波处理等)时分地进行数字滤波部44的处理。例如处理部50对相位比较部41的相位比较结果(相位误差数据)进行滤波处理(平滑化处理)。

此外，在本实施方式中，还能够通过设置于电路装置的外部的外部频率控制数据生成部200和振荡信号生成电路140，形成PLL电路的环路。在该情况下，来自外部频率控制数据生成部200的频率控制数据DFCI经由数字I/F部30输入到处理部50。处理部50对来自外部频率控制数据生成部200的频率控制数据DFCI进行温度补偿处理、老化校正等信号处理，信号处理后的频率控制数据DFCQ被输入到振荡信号生成电路140。而且，振荡信号生成电路140使用该频率控制数据DFCQ生成振荡信号OSCK。生成的振荡信号OSCK经由第2端子组TG2的输出端子输出到外部频率控制数据生成部200。外部频率控制数据生成部200进行该振荡信号OSCK与基准信号RFCK的相位比较(比较运算)来生成频率控制数据DFCI。该外部频率控制数据生成部200能够通过与电路装置内部的频率控制数据生成部40同样的结构来实现，例如能够包含具有计数器和TDC的相位比较部以及数字滤波部。

基准信号生成电路180生成基准电压VRF、基准电流IRF等基准信号。该基准信号生成电路180例如能够包含带隙参考电压等恒压的生成电路、根据所生成的恒压等生成基准电压VRF的电路、根据所生成的恒压等生成基准电流IRF的电路等。所生成的基准电压VRF、基准电流IRF被供给到电路装置的模拟电路(例如A/D转换部20、D/A转换部80或者恒温槽控制电路190等)。模拟电路使用这些基准电压VRF、基准电流IRF进行模拟电路处理。

恒温槽控制电路190在振子XTAL是具有恒温槽的恒温槽型的振子(双恒温槽、单恒温槽等)的情况下，进行恒温槽型的振子XTAL的恒温槽控制。例如恒温槽控制电路190控制恒温槽温度的调整用的加热器(发热元件)的发热。具体而言，使用与加热器对应设置的恒温槽控制用的温度传感器来控制加热器的发热。而且，以使恒温槽温度成为设定温度的方式进行温度调整。

第4端子组TG4是恒温槽控制电路190的连接用(外部连接用)的端子组(焊盘组)。该第4端子组TG4包含恒温槽型的振子XTAL的恒温槽控制用端子。例如第4端子组TG4能够包含加热器控制电压的输出端子作为恒温槽控制用端子。例如在后述的双恒温槽结构的情况下，能够包含与各个恒温槽控制对应的2个加热器控制电压的输出端子。此外，第4端子组TG4能够包含恒温槽控制用的温度传感器的连接端子(在双恒温槽结构的情况下，是与2个温度传感器对应的2个连接端子)、恒温槽控制的稳定电容器的连接端子、或者恒温槽控制的基准电压的输入端子等。

2.相位噪声

如上所述，在本实施方式的电路装置中，设置有数字I/F部30，处理部50能够根据从外部装置经由数字I/F部30输入的数据进行各种信号处理。作为一例，如上所述，频率控制数据DFCI从作为外部装置的外部频率控制数据生成部200经由数字I/F部30被输入到处理部50。而且，振荡信号生成电路140根据信号处理后的频率控制数据DFCQ生成振荡信号OSCK，该振荡信号OSCK经由第2端子组TG2的输出端子反馈到外部频率控制数据生成部200，由此，形成了外部PLL电路的PLL环路。

此外，在本实施方式中，设置有生成将振荡信号OSCK的振荡频率倍频后的频率的时钟信号CK的时钟信号生成电路160。这样，能够通过时钟信号生成电路160根据恒定的振荡频率的振荡信号OSCK生成任意的频率的时钟信号CK，并供给到组装有电路装置的电子设备的各电路。如果以后述的图33的基站的电子设备为例，则能够通过时钟信号生成电路160生成时钟信号CK1～CK5，并供给到构成基站的各电路。

在该情况下，通过频率控制数据生成部40(相位比较部41)或者外部频率控制数据生成部200和振荡信号生成电路140构成的PLL电路(以下，称为第1级的PLL电路)与低频率(例如1Hz)的基准信号RFCK相位同步地生成振荡信号OSCK。因此，通过锁定为低频率的基准信号RFCK的第1级的PLL电路生成的振荡信号OSCK成为在低频带中的相位噪声小、但在高频带中的相位噪声大的信号。例如在来自GPS等的基准信号RFCK中叠加有各种各样的噪声，由于该噪声等的影响，振荡信号OSCK在高频带中的相位噪声增大。

另一方面，通过时钟信号生成电路160实现的第2级的PLL电路与频率比基准信号RFCK高的振荡信号OSCK相位同步地生成时钟信号CK，因此，能够降低高频带中的相位噪声。因此，根据通过第1级的PLL电路生成振荡信号OSCK、通过第2级的PLL电路(时钟信号生成电路160)而由振荡信号OSCK生成时钟信号CK的本实施方式的电路装置，通过第1级的PLL电路能够降低低频带中的相位噪声，通过第2级的PLL电路能够降低高频带中的相位噪声。因此，具有能够在从低频带至高频带的宽频带中生成相位噪声小的干净的时钟信号CK的优点。例如在后述的图33的基站中，为了提高RF电路608的接收性能等，需要降低供给到RF电路608的时钟信号CK5的相位噪声。根据本实施方式的电路装置，能够在从低频带至高频带的宽频带中生成相位噪声低的时钟信号CK5(＝CK)并供给到RF电路608，实现了接收性能的提高等。

这样，在本实施方式的电路装置中，具有如下优点：通过使用2级的PLL电路来双重地降低相位噪声，能够生成噪声少的干净的时钟信号CK。

但是，在本实施方式中，由于设置有数字I/F部30，因此，发现了存在如下问题：由该数字I/F部30产生的通信噪声导致了时钟信号CK的相位噪声增加。例如，数字I/F部30的端子组TG1中的通信噪声传递到时钟信号生成电路160的端子组TG3，使时钟信号CK的相位噪声增加。

例如，图3是示出时钟信号CK的相位噪声例的图。横轴是频率，纵轴是相位噪声。图3的G1是与数字I/F部30的通信时钟的频率对应的相位噪声。例如在数字I/F部30中，使用串行时钟线和串行数据线进行通信，但在时钟信号CK中产生该串行时钟线的通信时钟频率(例如100KHz)的相位噪声。此外，即使在比G1的频率高的G2的频带、比G1的频率低的G3所示的频带中，也产生大的相位噪声。这样，当G1、G2、G3所示的大的相位噪声叠加在时钟信号CK中时，例如产生了图33的RF电路608的接收性能下降等问题。

而且，当由振荡电路150的端子组TG2产生的噪声传递到时钟信号生成电路160的端子组TG3，或者相反地，由端子组TG3产生的噪声传递到端子组TG2时，相位噪声进一步增加。

3.布局配置

在本实施方式中，为了解决以上的问题，采用以下说明的布局方法。例如图5示出本实施方式的电路装置的布局配置的一例。另外，本实施方式中的电路装置的布局配置不限于图5的配置，能够实施各种变形(例如后述的图6～图10)。

如图1、图2、图5所示，本实施方式的电路装置包含数字I/F部30、处理部50、振荡信号生成电路140(振荡电路150)、时钟信号生成电路160(PLL电路)、第1、第2、第3端子组TG1、TG2、TG3。这里，处理部50经由数字I/F部30输入有来自外部装置(例如外部频率控制数据生成部200)的数据(例如频率控制数据DFCI)，进行信号处理。例如进行温度补偿处理、老化校正等信号处理。振荡信号生成电路140使用来自处理部50的频率控制数据DFCQ和振子XTAL，生成通过频率控制数据DFCQ设定的振荡频率的振荡信号OSCK。时钟信号生成电路160至少具有相位比较部161，生成使振荡信号OSCK的振荡频率倍频后的频率的时钟信号CK。

这里，如图5所示，设电路装置的与第1边SD1交叉(垂直)的边为第2边SD2、与第1边SD1相对的边为第3边SD3。此外，设与第2边SD2相对的边为第4边SD4。

在该情况下，数字I/F部30的连接用的第1端子组TG1配置于沿着电路装置的第1边SD1的第1端子区域AT1。另一方面，时钟信号生成电路160的连接用的第3端子组TG3配置于沿着第2边SD2的第2端子区域AT2、沿着第3边SD3的第3端子区域AT3、沿着第4边SD4的第4端子区域AT4中的任意一个端子区域。具体而言，在图5中，振荡电路150的连接用的第2端子组TG2配置于沿着第2边SD2的第2端子区域AT2，时钟信号生成电路160的连接用的第3端子组TG3配置于沿着第3边SD3的第3端子区域AT3。

另外，作为本实施方式中的端子组等的配置方法，能够如在后述的图6～图10中说明的那样实施各种变形。例如可以将第2端子组TG2配置于第3端子区域AT3，将第3端子组TG3配置于第2端子区域AT2。即，第2端子组TG2配置于第2、第3端子区域AT2、AT3中的一个端子区域，第3端子组TG3配置于AT2、AT3中的另一个端子区域即可。此外，在沿着第4边SD4的第4端子区域AT4中配置有第4端子组TG4。

这里，第1～第4边SD1～SD4相当于电路装置的IC的端边。第1～第4端子区域AT1～AT4是设置于第1～第4边SD1～SD4的内侧的规定宽度的区域。第1～第4端子区域AT1～AT4的长边方向是沿着第1～第4边SD1～SD4的方向，该规定宽度是第1～第4端子区域AT1～AT4的短边方向上的宽度。

第1～第4端子区域AT1～AT4是被称为所谓的I/O区域(***区域)的区域，除了端子组TG1～TG4等焊盘组之外，还可以配置I/O单元。I/O单元是从外部经由各端子输入信号的输入I/O单元、将信号经由各端子输出到外部的输出I/O单元、输入输出兼用的输入输出I/O单元等。端子组TG1～TG4的各端子与数字I/F部30、振荡电路150、时钟信号生成电路160等各电路块可以经由这些I/O单元连接，也可以不经由I/O单元连接。

在本实施方式中，如图5所示，数字I/F部30用的端子组TG1配置于沿着边SD1的端子区域AT1，另一方面，振荡电路150用的端子组TG2配置于沿着与边SD1交叉的边SD2的端子区域AT2。因此，能够使端子组TG1与TG2的距离即L12变长，能够有效抑制在数字I/F部30中产生的通信噪声传递到端子组TG2。其结果，能够降低由该通信噪声导致的叠加到振荡信号OSCK的相位噪声。由于振荡信号OSCK的相位噪声被降低，因此，时钟信号CK的相位噪声也降低。

此外，在本实施方式中，数字I/F部30用的端子组TG1配置于沿着边SD1的端子区域AT1，另一方面，时钟信号生成电路160用的端子组TG3配置于沿着与边SD1相对的边SD3的端子区域AT3。因此，能够使端子组TG1与TG3的距离即L13变长，能够有效抑制在数字I/F部30中产生的通信噪声传递到端子组TG3。其结果，能够降低由该通信噪声导致的叠加到时钟信号CK的相位噪声。

而且，在本实施方式中，端子组TG2配置于沿着边SD2的端子区域AT2，另一方面，端子组TG3配置于沿着与边SD2交叉的边SD3的端子区域AT3。因此，也能够使端子组TG2与TG3的距离即L23变长。因此，例如，能够抑制由振荡信号OSCK等导致的在端子组TG2中产生的噪声传递到端子组TG3，并且也能够抑制由时钟信号CK等导致的在端子组TG3中产生的噪声传递到端子组TG2。

例如，如上所述，第1级的PLL电路(频率控制数据生成部40、200和振荡信号生成电路140)与第2级的PLL电路(时钟信号生成电路160)的锁定频率不同。而且，这样，当存在锁定频率不同的2个PLL电路时，信号噪声相互传递，由此，叠加的相位噪声增大。

对此，在图5中，端子组TG1、TG2、TG3配置于不同的端子区域AT1、AT2、AT3。即，端子组TG1、TG2、TG3配置于与不同的3个边SD1、SD2、SD3分别对应设置的端子区域AT1、AT2、AT3。因此，不仅能够使端子组TG1与TG2的距离L12、端子组TG1与TG3的距离L13变长，还能够使端子组TG2与TG3的距离L23变长。因此，不仅能够降低由数字I/F部30的通信噪声引起的相位噪声，还能够降低由2个PLL电路间的信号噪声的传递引起的相位噪声。因此，与以往相比，可提供能够生成噪声被充分降低后的时钟信号CK、振荡信号OSCK的电路装置。

例如，在图4中示出应用了本实施方式的方法的情况下的时钟信号CK的相位噪声的例子。如果将图3的G1、G2、G3与图4的G4相比，则可知，根据本实施方式，能够在从低频带至高频带的宽频带中减小时钟信号CK的相位噪声。因此，能够将噪声少的干净的时钟信号CK供给到组装有电路装置的电子设备的各电路(例如图33的RF电路608)。

此外，在图5中，边SD1是电路装置的短边，端子组TG1配置于沿着作为短边的边SD1的端子区域AT1。即，在图5中，边SD1、SD3是电路装置的短边，边SD2、SD4是电路装置的长边，数字I/F部30的连接用的端子组TG1配置于沿着作为短边的边SD1的端子区域AT1。这样，能够使端子组TG1与其他端子组分开与长边即边SD2、SD4对应的距离。例如，能够使数字I/F部30的连接用的端子组TG1与时钟信号生成电路160的连接用的端子组TG3分开与长边即边SD2、SD4对应的距离L13。由此，能够有效抑制在数字I/F部30中产生的通信噪声传递到端子组TG3。

此外，在图5中，在设端子组TG1与端子组TG2的距离为L12、端子组TG1与端子组TG3的距离为L13、端子组TG2与端子组TG3的距离为L23的情况下，L12以及L13中的至少一个比L23长。具体而言，在图5中，L13＞L23，端子组TG1与端子组TG3的距离L13较长，因此，能有效抑制在数字I/F部30中产生的通信噪声传递到端子组TG3。此外，在图5中，L12＞L23，端子组TG1与端子组TG2的距离L12较长，因此，能有效抑制在数字I/F部30中产生的通信噪声传递到端子组TG2。其结果，能够充分地降低由数字I/F部30中的通信噪声导致的与时钟信号CK、振荡信号OSCK叠加的相位噪声。另外，能够将端子组与端子组的距离设为例如各端子组所包含的多个端子中的位于中央的端子彼此的距离(代表性的端子彼此的距离)。此外，在图5中，L13以及L12的双方比都L23长，但也可以是仅L13以及L12中的一个比L23长。

此外，在本实施方式中，如图2中说明的那样，来自外部频率控制数据生成部200的频率控制数据DFCI经由端子组TG1、数字I/F部30输入到处理部50，该外部频率控制数据生成部200对基于振荡信号OSCK的输入信号(例如振荡信号OSCK本身)与基准信号RFCK进行比较。而且，振荡信号生成电路140根据经由处理部50而输入的来自外部频率控制数据生成部200的频率控制数据DFCQ生成振荡信号OSCK。

这样，能够有效灵活运用设置于电路装置的外部的外部频率控制数据生成部200，与内部的振荡信号生成电路140一起构成PLL电路，生成振荡信号OSCK。例如，在电路装置的外部的***通过微型计算机、控制器、DSP等实现了外部频率控制数据生成部200的情况下，能够有效灵活运用其硬件资产来构成PLL电路，生成振荡信号OSCK。

而且，在这样灵活运用外部频率控制数据生成部200的情况下，来自外部频率控制数据生成部200的频率控制数据DFCI经由数字I/F部30输入到处理部50。因此，可能由基于频率控制数据DFCI的输入的通信噪声导致产生图3的G1、G2、G3所示的较大的相位噪声。

对此，在本实施方式中，如图5所示，通过将端子组TG1、TG2、TG3配置于不同的端子区域AT1、AT2、AT3，能够使TG1与TG2的距离L12、TG1与TG3的距离L13变长。因此，如上述那样，在有效灵活运用外部频率控制数据生成部200来构成PLL电路的情况下，也能够有效抑制由频率控制数据DFCI的通信噪声导致的相位噪声的增加。

此外，如图2所示，本实施方式的电路装置具有对基于振荡信号OSCK的输入信号与基准信号RFCK的相位进行比较的相位比较部41(频率控制数据生成部40)。该相位比较部41、具有相位比较部41的频率控制数据生成部40例如能够形成于图5的配置有处理部50的控制逻辑的区域。例如通过由门阵列等自动配置布线形成的控制逻辑，能够实现相位比较部41、频率控制数据生成部40。

而且，振荡信号生成电路140在第1模式下，根据从外部频率控制数据生成部200经由处理部50输入的频率控制数据DFCQ生成振荡信号。即，处理部50对从外部频率控制数据生成部200输入的频率控制数据DFCI进行温度补偿处理、老化校正等信号处理，信号处理后的频率控制数据DFCQ被输入到振荡信号生成电路140，生成振荡信号OSCK。

另一方面，振荡信号生成电路140在第2模式下，根据从相位比较部41(频率控制数据生成部40)经由处理部50输入的频率控制数据DFCQ生成振荡信号OSCK。即，在第2模式下，处理部50对基于电路装置内部的相位比较部41中的相位比较结果的频率控制数据DFCI进行温度补偿处理、老化校正等信号处理，信号处理后的频率控制数据DFCQ被输入到振荡信号生成电路140，生成振荡信号OSCK。另外，在处理部50中，可以从频率控制数据生成部40输入由数字滤波部44进行滤波处理后的频率控制数据DFCI。或者处理部50可以输入有相位比较部41的相位比较结果，并对相位比较结果进行滤波处理。

这样，在外部的***具有外部频率控制数据生成部200的情况下，将电路装置的工作模式设定为第1模式，能够有效灵活运用外部***的外部频率控制数据生成部200来构成PLL电路，生成振荡信号OSCK。

另一方面，在外部的***不具有外部频率控制数据生成部200的情况下，将电路装置的工作模式设定为第2模式，能够通过设置于电路装置的内部的相位比较部41(频率控制数据生成部40)构成PLL电路，生成振荡信号OSCK。

因此，能够应对外部的***具有外部频率控制数据生成部200的情况以及不具有外部频率控制数据生成部200的情况这两种情况，实现了方便性的提高等。

此外，在本实施方式中，作为数字I/F部30，能够采用包含串行数据线和串行时钟线的2线、3线或者4线的串行接口电路。这样，作为数字I/F部30，例如能够使用I2C、SPI等串行接口电路。因此，在微型计算机、控制器等外部装置具有I2C、SPI等串行接口电路的情况下，与该外部装置之间进行基于I2C、SPI的串行接口处理，能够将来自外部装置(外部频率控制数据生成部200)的数据(频率控制数据)输入到处理部50。

此外，在图5中，设从第1边SD1朝向第3边SD3的边的方向为第1方向DR1、第1方向DR1的相反方向为第2方向DR2。此外，设与第1方向DR1交叉(垂直)的方向为第3方向DR3、第3方向DR3的相反方向为第4方向DR4。在该情况下，在本实施方式的电路装置中，如图5所示，处理部50配置于第1端子组TG1(第1端子区域AT1)的第1方向DR1侧。例如在第1端子组TG1(第1端子区域AT1)的第1方向DR1侧配置数字I/F部30，在数字I/F部30的第1方向DR1侧配置处理部50配置。

这样，能够将使用第1端子组TG1的端子而输入的来自外部装置的频率控制数据等数据经由数字I/F部30以短路径的信号路径输入到处理部50。由此，能够将例如频率控制数据等数据的通信噪声的产生源的位置限定于第1端子组TG1的位置、处理部50的第2方向DR2侧的位置的附近。因此，能够使该通信噪声的产生源与第2端子组TG2、第3端子组TG3的距离(L12、L13)变长，能够降低以通信噪声为原因而产生的相位噪声。

此外，在图5中，第2端子组TG2配置于第2端子区域AT2，第3端子组TG3配置于第3端子区域AT3，时钟信号生成电路160配置于第3端子组TG3(第3端子区域AT3)的第2方向DR2侧。例如第3端子组TG3与时钟信号生成电路160不隔着其他电路块(电路元件)而相邻配置。

这样，能够将来自时钟信号生成电路160的输出信号(例如时钟信号CK、频率控制电压信号)从时钟信号生成电路160以短路径的信号路径输出到第3端子组TG3的端子。此外，能够以短路径的信号路径将向第3端子组的端子的输入信号从第3端子组TG3的端子输入到时钟信号生成电路160。由此，能够将基于时钟信号生成电路160的信号(时钟信号CK等)的时钟噪声的产生源的位置限定于第3端子组TG3的位置、时钟信号生成电路160的第1方向DR1侧的位置的附近。因此，能够使该时钟噪声的产生源与第2端子组TG2的距离(L23)变长，能够降低以时钟噪声为原因而产生的相位噪声。

此外，在图5中，处理部50配置于第1端子区域AT1与时钟信号生成电路160之间。例如在第1端子区域AT1的第1方向DR1侧配置处理部50，在处理部50的第1方向DR1侧配置时钟信号生成电路160。而且，在时钟信号生成电路160的第1方向DR1侧配置第3端子区域AT3。

这样，在第1端子区域AT1的第1端子组TG1与第3端子区域AT3的第3端子组TG3之间隔着处理部50以及时钟信号生成电路160。因此，作为第1端子组TG1与第3端子组TG3之间的距离L13，至少能够确保与处理部50的宽度和时钟信号生成电路160的宽度对应的距离。即，作为距离L13，至少能够确保与处理部50和时钟信号生成电路160在第1方向DR1上的宽度对应的距离。因此，能够使第1端子组TG1与第3端子组TG3的距离L13变长，能够降低以数字I/F部30中的通信噪声为原因而产生的相位噪声。

此外，在图5中，振荡电路150配置于处理部50与时钟信号生成电路160之间。例如，在处理部50的第1方向DR1侧配置振荡电路150，在振荡电路150的第1方向DR1侧配置时钟信号生成电路160。另外，在处理部50与振荡电路150之间配置例如生成基准电压以及基准电流的基准信号生成电路180。此外，在处理部50与振荡电路150之间配置温度传感器10、A/D转换部20。

这样，在第1端子区域AT1的第1端子组TG1与第3端子区域AT3的第3端子组TG3之间隔着处理部50、振荡电路150以及时钟信号生成电路160。因此，作为第1端子组TG1与第3端子组TG3之间的距离L13，至少能够确保与处理部50的宽度、振荡电路150的宽度、时钟信号生成电路160的宽度对应的距离。因此，能够进一步使第1端子组TG1与第3端子组TG3的距离L13变长，能够进一步降低以数字I/F部30中的通信噪声为原因而产生的相位噪声。

此外，在图5中，振荡电路150配置于第2端子组TG2的第3方向DR3侧。例如振荡电路150与第2端子组TG2不隔着其他电路块(电路元件)而相邻配置。

这样，能够以短路径的信号路径将振荡电路150与第2端子组TG2的端子连接。由此，例如能够缩短振荡信号OSCK的信号线的长度，能够降低在振荡信号OSCK的信号线中寄生的寄生电容。因此，能够抑制如下情况：来自数字I/F部30的第1端子组TG1的通信噪声经由寄生电容传递到振荡信号OSCK的信号线，而使振荡信号OSCK的相位噪声增加。此外，也能够抑制如下情况：来自时钟信号生成电路160的第3端子组TG3的时钟噪声经由寄生电容传递到振荡信号OSCK的信号线，而使振荡信号OSCK的相位噪声增加。

此外，在本实施方式中，作为振子XTAL，能够使用具有恒温槽的恒温槽型的振子。在该情况下，在图5中，包含恒温槽型的振子XTAL的恒温槽控制用端子的第4端子组TG4配置于沿着第4边SD4的第4端子区域AT4。例如，加热器控制电压的输出端子、温度传感器的连接端子等恒温槽控制用端子作为第4端子组TG4而配置于第4端子区域AT4。

这样，在数字I/F部30用、振荡电路150用、时钟信号生成电路160用的第1、第2、第3端子组TG1、TG2、TG3分别配置于第1、第2、第3端子区域AT1、AT2、AT3的情况下，能够有效利用剩下的第4端子区域AT4，配置包含恒温槽控制用端子的第4端子组TG4。即通过在第1、第2、第3端子区域AT1、AT2、AT3配置第1、第2、第3端子组TG1、TG2、TG3，能够如上述那样降低相位噪声，并且通过在剩下的第4端子区域AT4配置包含恒温槽控制用端子的第4端子组TG4，能够实现恒温槽型的振子XTAL的恒温槽控制。

而且，本实施方式的电路装置包含连接有该第4端子组TG4的恒温槽控制用端子并且进行恒温槽型的振子XTAL的恒温槽控制的恒温槽控制电路190。而且在图5中，该恒温槽控制电路190配置于第4端子区域AT4的第4方向DR4侧。

这样，能够以短路径的信号路径连接恒温槽控制电路190与第4端子组TG4的恒温槽控制用端子，能够实现更适当的恒温槽控制。例如，作为恒温槽控制用端子，设置加热器控制电压的输出端子、温度传感器的连接端子。在该情况下，恒温槽控制电路190配置于第4端子区域AT4的第4方向DR4侧，由此，能够缩短连接恒温槽控制电路190与加热器控制电压的输出端子的信号布线、连接恒温槽控制电路190与温度传感器的连接端子的信号布线的长度。因此，能够减小这些信号布线的寄生电阻等，所以能够减小该寄生电阻等对恒温槽控制带来的不良影响，能够实现更适当的恒温槽控制。

此外，在图5中，振荡电路150配置于恒温槽控制电路190与第2端子区域AT2之间。例如在第4端子区域AT4的第4方向DR4侧配置恒温槽控制电路190，在恒温槽控制电路190的第4方向DR4侧配置振荡电路150，在振荡电路150的第4方向DR4侧设置第2端子区域AT2。

由此，能够有效灵活运用第4端子区域AT4与第2端子区域AT2之间的区域，对恒温槽控制电路190与振荡电路150进行布局配置。因此，能够以短路径连接恒温槽控制电路190与第4端子组TG4，并且在以短路径连接振荡电路150与第2端子组TG2的同时，在第4端子区域AT4与第2端子区域AT2之间的区域内，高效地布局配置恒温槽控制电路190和振荡电路150。因此，能够兼顾地实现相位噪声的降低与电路装置的布局面积的缩小化。

此外，在本实施方式中，处理部50(处理器)进行通过卡尔曼滤波处理估计频率控制数据DFCI的真值的处理，并根据估计出的真值，进行频率控制数据DFCI的老化校正。

这样，如果通过卡尔曼滤波处理估计频率控制数据DFCI的真值，并根据估计出的真值进行老化校正，则能够大幅提高老化校正的精度。即，能够实现考虑了观测噪声、***噪声的影响的老化校正。

更具体而言，处理部50在检测到保持模式的情况下，保存与保持模式的检出时刻对应的时刻的真值。保存该真值的时刻可以是保持模式的检出时刻本身，也可以是该时刻之前的时刻等。而且，处理部50通过进行基于所保存的真值的运算处理，生成被老化校正后的频率控制数据DFCQ。生成的频率控制数据DFCQ被输出到振荡信号生成电路140。该老化校正后的频率控制数据DFCQ的生成处理通过老化校正部56来执行。

例如在通常动作期间，处理部50对基于相位比较部41中的相位比较结果的频率控制数据DFCI或者从外部频率控制数据生成部200输入的频率控制数据DFCI进行例如温度补偿处理等信号处理，将信号处理后的频率控制数据DFCQ输出到振荡信号生成电路140。振荡信号生成电路140使用来自处理部50的频率控制数据DFCQ和振子XTAL生成振荡信号OSCK，并输出到频率控制数据生成部40(相位比较部41)或者外部频率控制数据生成部200。由此，形成了由频率控制数据生成部40(相位比较部41)或者外部频率控制数据生成部200和振荡信号生成电路140构成的PLL电路的环路，能够生成与基准信号RFCK相位同步的准确的振荡信号。

而且在本实施方式中，即使在检测到保持模式之前的通常动作期间内，处理部50的卡尔曼滤波部54也进行动作，对频率控制数据DFCI执行卡尔曼滤波处理。

即，进行如下处理：通过卡尔曼滤波处理估计针对频率控制数据DFCI的观测值的真值。

当检测到保持模式时，将与保持模式的检出时刻对应的时刻的真值保存到处理部50中。具体而言，老化校正部56保存该真值。而且，老化校正部56通过进行基于所保存的真值的运算处理，生成老化校正后的频率控制数据DFCQ。

这样，由于根据与保持模式的检出时刻对应的时刻的真值进行老化校正，因此，能够大幅度提高老化校正的精度。即，能够实现考虑了观测噪声和***噪声的影响的老化校正。

此外，处理部50通过进行对所保存的真值加上校正值的运算处理(补偿由老化导致的频率变化的运算处理)，生成老化校正后的频率控制数据DFCQ。例如通过在每个规定的时刻依次将与老化速率(老化的梯度、老化系数)对应的校正值(消除由老化速率导致的频率变化的校正值)和与保持模式的检出时刻对应的时刻的真值相加，生成老化校正后的频率控制数据DFCQ。另外，本实施方式的相加处理包含加上负值的处理即减法处理。

例如设时间步k的校正值为D(k)、时间步k的老化校正后的频率控制数据为AC(k)。在该情况下，处理部50通过AC(k+1)＝AC(k)+D(k)求出时间步k+1的老化校正后的频率控制数据AC(k+1)。处理部50进行这样的各个时间步的校正值D(k)的相加处理，直至从保持模式恢复的时刻(解除时刻)为止。

此外，处理部50进行对真值加上滤波处理后的校正值的运算处理。例如，对校正值D(k)进行低通滤波处理等滤波处理，进行对真值依次加上滤波处理后的校正值D’(k)的运算处理。具体而言，进行AC(k+1)＝AC(k)+D’(k)的运算处理。

此外，处理部50根据卡尔曼滤波处理中的观测残差，求出校正值。例如，处理部50在检测到保持模式之前的期间，进行根据观测残差估计老化校正的校正值的处理。例如在设观测残差为ek的情况下，通过进行D(k)＝D(k-1)+E·ek的处理，估计校正值D(k)。这里E例如是常数，但也可以替代常数E，而使用卡尔曼增益。而且，保存与保持模式的检出时刻对应的时刻的校正值，并进行将保存的校正值与真值相加的运算处理，由此生成老化校正后的频率控制数据DFCQ。

另外，作为本实施方式中的端子组等的配置方法，能够实施例如图6～图10所示的各种变形。例如在图6中，端子组TG1配置于沿着边SD1的端子区域AT1，另一方面，端子组TG3配置于沿着边SD4的端子区域AT4。此外，端子组TG2配置于沿着边SD2的端子区域AT2。另外，也可以将端子组TG3分散地配置在端子区域AT4和端子区域AT3(在双方配置)。端子组TG2也可以同样地，分散地配置在端子区域AT2和端子区域AT3。此外，如图6所示，期望端子组TG2、TG3配置于相比边SD1更靠近边SD3的一侧。由此，能够使端子组TG1与端子组TG2、TG3的距离更分开。

在图7中，与图6相反地，端子组TG3配置于端子区域AT2，端子组TG2配置于端子区域AT4。换言之，在图5等中，在从与电路装置的基板(半导体基板)交叉的方向观察的俯视时(从晶体管的形成区域侧观察的俯视时)，边SD2是右边，边SD4是左边，但也可以是，边SD2是左边，边SD4是右边。同样地，边SD1、SD3没有必要是上边、下边。

在图8中，端子组TG1、TG2配置于端子区域AT1，端子组TG3配置于端子区域AT3。即，端子组TG2也可以配置于端子区域AT2以外的端子区域。此外，在该情况下，端子组TG3也可以配置于端子区域AT2或端子区域AT4。

在图9、图10中，端子组TG1配置于端子区域AT1，另一方面，端子组TG2以及端子组TG3配置于端子区域AT2。而且，在图9中，端子组TG3配置于比端子组TG2更远离端子组TG1的区域。此外，在图10中，端子组TG2配置于比端子组TG3更远离端子组TG1的区域。另外，可以将端子组TG2以及端子组TG3配置于端子区域AT4或端子区域AT3。

如上所述，在本实施方式中，数字I/F部30的连接用的端子组TG1配置于端子区域AT1，另一方面，时钟信号生成电路160的连接用的端子组TG3配置于端子区域AT2、AT3、AT4中的任意一个端子区域。此外，振荡电路150的连接用的端子组TG2配置于与配置有例如端子组TG1、端子组TG3的端子区域不同的端子区域。另外，也能够如图9、图10那样实施将端子组TG2、TG3配置于相同端子区域的变形。

4.时钟信号生成电路

在图11中示出时钟信号生成电路160的第1结构例。图11的时钟信号生成电路160包含相位比较部161、电荷泵电路162、滤波部163、分频器165、166、输出缓冲电路168。另外，在图11中，由振荡信号生成电路164和振子XTAL2构成的振荡器VCXO设置于电路装置的外部。即，使用作为外装部件而设置的振荡器VCXO形成PLL电路的环路。但是，也能够实施将振荡信号生成电路164等设置于电路装置的内部的变形。

由时钟信号生成电路160的振荡信号生成电路164生成的时钟信号CKS被输入到分频器165。而且分频器165输出将CKS的频率设为1/N后的时钟信号CKN。此外，由图1、图2的振荡信号生成电路140生成的振荡信号OSCK作为基准信号而输入到分频器166。而且，分频器166输出将OSCK的频率设为1/M后的时钟信号CKM。相位比较部161进行时钟信号CKN与CKM的相位比较，输出作为相位比较结果的上/下脉冲信号。电荷泵电路162将上/下脉冲信号转换为上/下电流信号，并输出到滤波部163。滤波部163将上/下电流信号转换为直流电压，并作为振荡控制电压而输出到振荡信号生成电路164。振荡信号生成电路164生成通过该振荡控制电压设定的频率的时钟信号CKS。时钟信号CKS被输出缓冲电路168缓冲，并作为时钟信号CK而经由输出端子TCK输出到外部。在该情况下，进行基于分频器169的时钟分频。另外，输出端子TCK是在图5的端子组TG3中包含的端子。

这样，时钟信号生成电路160生成将振荡信号OSCK的振荡频率倍频后的频率的时钟信号CK。该情况下的倍频数通过分频器165、166、169的分频比来设定。

图12是时钟信号生成电路160的第2结构例。第2结构例的时钟信号生成电路160通过直接数字合成器方式的PLL电路来实现。

相位比较部380(比较运算部)进行作为基准信号的振荡信号OSCK与时钟信号CKS的相位比较(比较运算)。数字滤波部382进行相位误差的平滑化处理。相位比较部380的结构、动作与图2的相位比较部41同样，能够包含计数器、TDC(时间数字转换器)。数字滤波部382相当于图2的数字滤波部44。数值控制型振荡器384是使用来自具有振子XTAL2的基准振荡器386的基准振荡信号，对任意的频率、波形进行数字合成的电路。即、不是像VCO那样根据来自D/A转换器的控制电压控制振荡频率，而是使用数字的频率控制数据和基准振荡器386(振子XTAL2)，通过数字运算处理生成任意的振荡频率的时钟信号CKS。时钟信号CKS被输出缓冲电路168缓冲，并作为时钟信号CK而经由输出端子TCK输出到外部。通过图12的结构，能够实现直接数字合成器方式的ADPLL电路。

另外，时钟信号生成电路160可以不包含用于生成时钟信号的全部电路要素。例如，也可以采用如下结构：由设置于电路装置500的外部的分立式部件构成一部分的电路要素，并经由第3端子组TG3与时钟信号生成电路160连接。

5.温度传感器、振荡电路

图13示出温度传感器10的结构例。图13的温度传感器10具有电流源IST、以及集电极被提供来自电流源IST的电流的双极晶体管TRT。双极晶体管TRT成为其集电极与基极被连接的二极管连接，向双极晶体管TRT的集电极的节点输出具有温度特性的温度检测电压VTDI。温度检测电压VTDI的温度特性是由于双极晶体管TRT的基极-发射极间电压的温度依赖性而产生的。该温度传感器10的温度检测电压VTDI例如具有负的温度特性(具有负的梯度的1次温度特性)。

图14示出振荡电路150的结构例。该振荡电路150具有电流源IBX、双极晶体管TRX、电阻RX、可变电容式电容器CX1、电容器CX2、CX3。

电流源IBX向双极晶体管TRX的集电极提供偏置电流。电阻RX设置于双极晶体管TRX的集电极与基极之间。

电容可变的可变电容式电容器CX1的一端与振子XTAL的一端连接。具体而言，可变电容式电容器CX1的一端经由电路装置的第1振子用端子(振子用焊盘)而连接于振子XTAL的一端。电容器CX2的一端与振子XTAL的另一端连接。具体而言，电容器CX2的一端经由电路装置的第2振子用端子(振子用焊盘)而连接于振子XTAL的另一端。电容器CX3的一端与振子XTAL的一端连接，另一端与双极晶体管TRX的集电极连接。这些第1、第2振子用端子是在图5的第2端子组TG2中包含的端子。

双极晶体管TRX内流过通过振子XTAL的振荡而产生的基极-发射极间电流。并且，当基极-发射极间电流增大时，双极晶体管TRX的集电极-发射极间电流增大，从电流源IBX向电阻RX分支的偏置电流减小，因此，集电极电压VCX降低。另一方面，当双极晶体管TRX的基极-发射极间电流减小时，集电极-发射极间电流减小，从电流源IBX向电阻RX分支的偏置电流增大，因此，集电极电压VCX上升。该集电极电压VCX经由电容器CX3而反馈给振子XTAL。

振子XTAL的振荡频率具有温度特性，该温度特性通过D/A转换部80的输出电压VQ(频率控制电压)进行补偿。即，输出电压VQ被输入到可变电容式电容器CX1，并且利用输出电压VQ对可变电容式电容器CX1的电容值进行控制。在可变电容式电容器CX1的电容值发生变化时，振荡环路的谐振频率会发生变化，因此振子XTAL的温度特性造成的振荡频率的变动得到补偿。可变电容式电容器CX1可由例如可变电容二极管(varactor：变容二极管)等实现。

另外，本实施方式的振荡电路150不限于图14的结构，可实施各种变形。例如在图14中以CX1为可变电容式电容器的情况为例进行了说明，但是，也可以将CX2或者CX3设为利用输出电压VQ控制的可变电容式电容器。此外，也可以将CX1～CX3中的多个设为利用VQ控制的可变电容式电容器。

此外，振荡电路150可以不包含用于使振子XTAL振荡的全部电路要素。例如，也可以采用如下结构：由设置于电路装置500的外部的分立式部件构成一部分的电路要素，并经由第2端子组TG2与振荡电路150连接。

6.数字I/F部、基准信号生成电路、恒温槽控制电路

图15示出数字I/F部30的第1结构例。图15的数字I/F部30通过2线的I2C方式的串行接口电路来实现，包含I2C控制电路35和缓冲电路36。R1、R2是上拉电阻。I2C方式是通过串行时钟线SCL和双向的串行数据线SDA这2根信号线来进行通信的同步式的串行通信方式。在I2C的总线上能够连接多个从器件，主器件在指定单独确定的从器件的地址而选择从器件之后，与该从器件进行通信。

图16示出数字I/F部30的第2结构例。图16的数字I/F部30通过3线或者4线的SPI方式的串行接口电路来实现，包含SPI控制电路37和缓冲电路38。R3、R4、R5是上拉电阻。SPI方式是通过串行时钟线SCK和单向的2根串行数据线SDI、SDO进行通信的同步式的串行通信方式。在SPI的总线上能够连接多个从器件，而为了对它们进行确定，主器件需要使用从器件选择线来选择从器件，在该情况下，需要从器件选择线。

图17示出基准信号生成电路180的结构例。该基准信号生成电路180包含带隙参考电路182、基准电压生成电路184、基准电流生成电路186。带隙参考电路182包含运算放大器OPA1、双极晶体管BA1、BA2、晶体管TA1、电阻RA1、RA2、RA3，生成作为带隙参考电压的恒压VBG。双极晶体管BA1、BA2是将集电极和发射极连接的二极管连接。带隙参考电路182使用这些双极晶体管BA1、BA2来消除带隙电压的温度依赖性，生成相对于温度变化恒定的恒压VBG。

基准电压生成电路184包含运算放大器OPA2、晶体管TA2、电阻RA4、RA5。而且，生成作为VRF＝VBG×{(RA4+RA5)/RA5}的基准电压VRF。基准电流生成电路186包含运算放大器OPA3、晶体管TA3、TA4、电阻RA6、RA7。而且，根据恒压VBG生成恒流IRF。

图18示出恒温槽控制电路190的结构例。恒温槽控制电路190包含运算放大器OPB、电阻RB1～RB6。RB1～RB5是其电阻值被控制为可变的电阻。

温度传感器193是恒温槽控制用的温度传感器，是设置于振荡器内的温度传感器(后述的图32的460或者462)。在图18中，温度传感器193通过热敏电阻来实现。

温度传感器193经由连接端子TCTS与恒温槽控制电路190连接。连接端子TCTS是包含于图5的第4端子组TG4中的端子。

通过由电阻RB1、RB2进行的电源电压的电阻分割，生成恒温槽温度设定用的电压VB1。而且，根据振荡器的恒温槽温度，作为温度传感器193的热敏电阻的电阻值变化，电压VB2变化。运算放大器OPB动作，使得该电压VB2与恒温槽温度设定用的电压VB1通过虚拟接地而成为相同电压，并生成加热器控制电压VBQ。

通过恒温槽控制电路190生成的加热器控制电压VBQ经由输出端子TVBQ输出到设置于振荡器内的加热器191(图32的450、452)。输出端子TVBQ是包含于图5的第4端子组TG4中的端子。加热器191包含作为发热元件的发热功率双极晶体管192。通过加热器控制电压VBQ控制发热功率双极晶体管192的基极电压等，实现加热器191的发热控制。

另外，恒温槽控制电路190不限于图18的结构。例如也可以是将如下那样的加热器作为加热器控制对象的电路结构的加热器控制电路190，该加热器构成为使用二极管作为温度传感器，并设置发热式加热器MOS晶体管作为发热元件。

7.由老化导致的振荡频率变动

在OCXO、TCXO等振荡器中，由于称为老化的随时间的变化，振荡频率变动。而且，在振荡器的个体间的振荡频率的老化变动的特性中，存在由构成振荡器的部件的性能、部件和振荡器的安装状态、或者振荡器的使用环境等的个体偏差(以下，称为元件偏差)引起的差异。

图19的A1～A5是关于出货批号相同或者不同的多个振荡器的老化特性的测量结果的一例。如图19的A1～A5所示，在老化变动的方式中存在伴随着元件偏差的差异。

由老化导致的振荡频率的变动的原因被认为是在气密密封容器内产生的粉尘向振子的脱落和附着、基于某些逸出气体的环境变化、或者在振荡器中使用的粘接剂的随时间的变化。

作为用于抑制这样的由老化导致的振荡频率的变动的对策，存在如下方法：在出货前实施使振荡器工作一定期间的初始老化，使振荡频率初始变动之后再出货。但是，对于要求高频率稳定度的用途，仅采取这样的初始老化的对策是不够的，期望补偿由老化导致的振荡频率的变动的老化校正。

除此以外，在将振荡器用作基站的基准信号源的情况下，存在所谓的保持模式的问题。例如在基站中，通过使用PLL电路将振荡器的振荡信号(输出信号)与来自GPS或网络的基准信号同步，抑制频率变动。但是，当产生来自GPS或网络(互联网)的基准信号成为消失或者异常的保持模式时，无法得到用于同步的基准信号。

当产生这样的保持模式时，由振荡器的自激振荡而产生的振荡信号成为基站的基准信号源。因此，要求如下的保持模式性能：在从保持模式的产生时刻到从保持模式恢复的时刻(解除时刻)为止的保持模式期间，抑制由振荡器的自激振荡导致的振荡频率的变动。

但是，如上述那样，由于振荡器的振荡频率存在由老化导致的无法忽略的程度的变动，因此，由于此而存在无法实现高的保持模式性能的课题。例如在24小时等保持模式期间内，在规定了容许的频率偏差(Δf/f)的情况下，如果存在由老化导致的振荡频率的较大变动，则无法满足该容许频率偏差的规定。

例如作为基站与通信终端的通信方式，提出了FDD(Frequency Division Duplex：频分双工)、TDD(Time Division Duplex：时分双工)等各种方式。而且，在TDD方式中，上行和下行使用相同的频率按照时分方式收发数据，在分配给各设备的时隙之间设定有保护时间。因此，为了实现适当的通信，需要在各设备中进行时刻同步，要求有准确的绝对时刻的计时。

图20的B1表示产生了保持模式的情况下的理想的振荡频率的老化的特性。另一方面，B2(虚线)表示由于老化而导致振荡频率变动的特性。B3是由老化导致的振荡频率的变动幅度。此外，图21的B4表示产生了保持模式的情况下的用于接近B1的特性的频率控制电压的推移。另一方面，B5(虚线)表示从产生了基准信号消失或者异常的时刻起频率控制电压为恒定的状态。

为了进行使图20的B2所示的特性与B1所示的理想的特性接近的校正，进行老化校正。例如，如果通过老化校正，而如图21的B4所示那样使频率控制电压变化，则能够进行使图20的B2所示的特性接近B1所示的理想的特性的校正，例如，如果提高校正精度，则能够将B2所示的特性校正为B1所示的理想的特性。另一方面，在如图21的B5所示那样未进行老化校正的情况下，如图20的B2所示那样，在保持模式期间，振荡频率变动，例如，如果对保持模式性能的要求规格是图20所示的B1，则无法满足该要求。

例如表示保持模式期间的基于振荡频率的变动的时间的偏移量(总量)的保持模式时间θ_tot能够如下式(1)那样表示。

这里，T₁表示由保持模式导致的老化的经过时间。f₀是标称振荡频率，Δf/f₀是频率偏差。在上式(1)中，T₁×f₀表示总时钟数，(Δf/f₀)×(1/f₀)表示1时钟内的时刻的偏移量。而且，频率偏差Δf/f₀能够使用保持模式时间θ_tot和经过时间T₁，如上式(2)那样表示。

这里，假设频率偏差Δf/f₀相对于经过时间呈1次函数地以恒定的斜率变化。在该情况下，随着经过时间T₁变长，保持模式时间θ_tot呈2次函数地变长。

例如，在TDD方式的情况下，为了防止设定了保护时间的时隙重叠，要求保持模式时间为例如θ_tot＜1.5μs。因此，由上式(2)可知，作为振荡器所容许的频率偏差Δf/f₀，要求非常小的值。特别地，经过时间T₁越长，该容许频率偏差要求越小的值。例如，在作为从保持模式的产生时刻起、到利用维护作业从保持模式恢复的时刻为止的时间而假设的时间为例如T₁＝24小时的情况下，作为容许频率偏差，要求非常小的值。而且，由于在频率偏差Δf/f₀中包含例如温度依赖的频率偏差和由老化导致的频率偏差，因此，为了满足上述要求，需要非常高精度的老化校正。

8.使用了卡尔曼滤波处理的老化校正

在本实施方式中，采用了使用卡尔曼滤波处理的老化校正方法。具体而言，在本实施方式中，在检测到保持模式之前的期间，通过卡尔曼滤波处理估计针对频率控制数据(振荡频率)的观测值的真值。而且，在检测到保持模式的情况下，保存与检测到保持模式的时刻对应的时刻(时间点)的真值，并进行基于所保存的真值的运算处理，由此，实现老化校正。

图22是示出由老化导致的振荡频率的变动的测量结果例的图。横轴是经过时间(老化时间)，纵轴是振荡频率的频率偏差(Δf/f₀)。如图22的C1所示，在作为观测值的测量值中存在由***噪声、观测噪声引起的大的偏差。在该偏差中还包含由环境温度引起的偏差。

当这样在测量值中存在大的偏差的状况下，为了正确地求出真值，在本实施方式中，进行基于卡尔曼滤波处理(例如线性卡尔曼滤波处理)的状态估计。

图23示出时间序列的状态空间模型，该模型的离散时间状态方程式通过下式(3)、(4)的状态方程式、观测方程式来给出。

x(k+1)＝A·x(k)+v(k)···(3)

y(k)＝x(k)+w(k)···(4)

x(k)是时刻k的状态，y(k)是观测值。v(k)是***噪声，w(k)是观测噪声，A是***矩阵。在x(k)是振荡频率(频率控制数据)的情况下，A例如相当于老化速率(老化系数)。老化速率表示振荡频率相对于经过期间的变化率。

例如，设为在图22的C2所示的时刻产生了保持模式。在该情况下，根据基准信号RFCK中断的C2的时刻的真实状态x(k)、和相当于图22的C3所示的斜率的老化速率(A)执行老化校正。具体而言，作为用于减小由C3所示的老化速率导致的频率变化的补偿(校正)，例如以消除(抵消)该频率变化的校正值，进行使C2的时刻的振荡频率(频率控制数据)的真值x(k)依次变化的老化校正。即，消除图20的B2所示的老化速率下的频率变化，以使得成为B1所示的理想的特性的校正值使真值x(k)变化。这样，例如在保持模式的期间为24小时的情况下，能够通过老化校正来补偿作为经过24小时后的振荡频率的变动的图22的FDV。

这里，在图22的C1所示的振荡频率(频率偏差)的变动中包含由温度变动引起的变动以及由老化引起的变动。因此，在本实施方式中，例如通过采用具有恒温槽的恒温槽结构的振荡器(OCXO)，将由温度变动引起的振荡频率的变动抑制为最小限度。此外，使用图2的温度传感器10等执行降低由温度变动引起的振荡频率的变动的温度补偿处理。

而且，在PLL电路(内部PLL电路、外部PLL电路)与基准信号RFCK同步的期间(通常动作期间)内，监测频率控制数据(频率控制码)，求出去除误差(***噪声、观测噪声)后的真值，并保存于寄存器。而且，在由于基准信号RFCK的消失或者异常而解除了PLL电路的锁定的情况下，根据在锁定解除的时刻保存的真值(针对频率控制数据的观测值的真值)来执行老化校正。例如，作为用于减小由图22的C3的斜率即老化速率导致的频率变化的补偿，进行对所保存的频率控制数据的真值依次加上例如消除该频率变化的校正值的处理，由此，生成保持模式期间的自激振荡时的频率控制数据DFCQ，使振子XTAL振荡。这样，由于能够以最小误差求出进入保持模式的时刻的真值，并执行老化校正，因此，能够实现将由老化变动导致的不良影响抑制为最小限度的保持模式性能。

9.处理部的结构

图24示出处理部50的详细结构例。如图24所示，处理部50包含卡尔曼滤波部54、老化校正部56、温度补偿部58、选择器62、63、加法器65。

卡尔曼滤波部54输入有频率控制数据DFCI(去除了环境变动成分的频率控制数据)，执行卡尔曼滤波处理。而且，输出相当于通过卡尔曼滤波处理估计出的真值的后验估计值x^(k)。另外，在本说明书中，将表示是估计值的帽形的符号“^”适当地排列成2个字符来进行记载。

卡尔曼滤波处理是指如下处理：假设在观测值和表示***的状态的变量中包含噪声(误差)，使用从过去至现在取得的观测值来估计***的最佳状态。具体而言，反复进行观测更新(观测过程)与时间更新(预测过程)，估计状态。观测更新是使用观测值与时间更新的结果来更新卡尔曼增益、估计值、误差协方差的过程。时间更新是使用观测更新的结果来预测下一时刻的估计值、误差协方差的过程。另外，在本实施方式中，主要说明了使用线性卡尔曼滤波处理的方法，但也能够采用扩展卡尔曼滤波处理。关于本实施方式的卡尔曼滤波处理的详情，将在后文进行叙述。

老化校正部56从卡尔曼滤波部54输入后验估计值x^(k)和校正值D’(k)。而且，通过进行对相当于频率控制数据的真值的后验估计值x^(k)加上校正值D’(k)的运算处理，生成老化校正后的频率控制数据即AC(k)。这里D’(k)是滤波处理后(低通滤波处理后)的校正值D(k)。即，在设时间步k(时刻k)的校正值(滤波处理后的校正值)为D’(k)、时间步k的老化校正后的频率控制数据为AC(k)的情况下，老化校正部56通过AC(k+1)＝AC(k)+D’(k)求出时间步k+1(时刻k+1)的老化校正后的频率控制数据AC(k+1)。

温度补偿部58输入温度检测数据DTD，进行温度补偿处理，生成用于使振荡频率相对于温度变动保持为恒定的温度补偿数据TCODE(温度补偿码)。

振荡频率的温度特性根据每个产品的样本而有较大偏差。因此，在产品(振荡器)的制造、出货时的检查工序中，测量振荡频率的温度特性、和与周围温度对应的温度检测数据的变化特性。而且根据测量结果来求出下式(5)的多项式(近似函数)的系数A₀～A₅，将求得的系数A₀～A₅的信息写入到图2的存储部34(非易失性存储器)中进行存储。

TCODE＝A₅·X⁵+A₄·X⁴+A₃·X³+A₂·X²+A₁·X+A₀···(5)

在上式(5)中，X相当于由A/D转换部20得到的温度检测数据DTD(A/D转换值)。由于还测量了相对于周围温度变化的温度检测数据DTD的变化，因此，通过上式(5)的多项式所表示的近似函数，能够将周围温度与振荡频率对应起来。温度补偿部58从存储部34读出系数A₀～A₅的信息，根据该系数A₀～A₅和温度检测数据DTD(＝X)进行上式(5)的运算处理，生成温度补偿数据TCODE(温度补偿码)。由此，能够实现用于使振荡频率相对于周围温度的变化保持为恒定的温度补偿处理。

选择器62、63在选择端子S的输入信号的逻辑电平为“1”(有效)的情况下，选择“1”侧的端子的输入信号，并作为输出信号而输出。此外，在选择端子S的输入信号的逻辑电平为“0”(无效)的情况下，选择“0”侧的端子的输入信号，并作为输出信号而输出。

信号KFEN是卡尔曼滤波处理的使能信号。卡尔曼滤波部54在信号KFEN为逻辑电平“1”(以下，简记为“1”)的情况下执行卡尔曼滤波处理。信号PLLLOCK是在PLL电路为锁定状态的情况下成为“1”的信号。信号HOLDOVER是在检测到保持模式的保持模式期间成为“1”的信号。

信号TCEN是温度补偿处理的使能信号。以下，主要以信号TCEN为“1”、且选择器63选择“1”侧的输入信号的情况为例进行说明。此外，信号KFEN也是“1”。

在通常动作期间，由于信号HOLDOVER为逻辑电平“0”((以下，简记为“0”)，因此，选择器62选择“0”端子侧的频率控制数据DFCI。而且，通过加法器65对该频率控制数据DFCI加上温度补偿数据TCODE，温度补偿处理后的频率控制数据DFCQ被输出到后级的振荡信号生成电路140。

另一方面，在保持模式期间，信号HOLDOVER为“1”，选择器62选择“1”端子侧的AC(k)。AC(k)是老化校正后的频率控制数据。

图25是说明卡尔曼滤波部54的动作的真值表。在信号PLLLOCK、KFEN都是“1”的情况下，卡尔曼滤波部54执行真值估计处理(卡尔曼滤波处理)。即，在通常动作期间内PLL电路(内部或者外部的PLL电路)处于锁定状态的情况下，持续进行作为观测值的频率控制数据DFCI的真值估计处理。

而且，在成为保持模式的状态，解除PLL电路的锁定，从而信号PLLLOCK为“0”的情况下，卡尔曼滤波部54保持上次的输出状态。例如在图24中，保存并持续输出保持模式的检出时刻(PLL电路的锁定解除的时刻)下的值，作为估计为频率控制数据DFCI的真值的后验估计值x^(k)和老化校正的校正值D’(k)。

老化校正部56在保持模式期间内，使用来自卡尔曼滤波部54的后验估计值x^(k)、校正值D’(k)进行老化校正。具体而言，保存保持模式的检出时刻的后验估计值x^(k)、校正值D’(k)，进行老化校正。

此外，在图24中，在卡尔曼滤波部54中输入去除了温度变动成分(广义上说是环境变动成分)和老化变动成分中的温度变动成分的频率控制数据DFCI。卡尔曼滤波部54对去除了温度变动成分(环境变动成分)的频率控制数据DFCI进行卡尔曼滤波处理，估计针对频率控制数据DFCI的真值。即，求出后验估计值x^(k)。而且，老化校正部56根据估计出的真值即后验估计值x^(k)进行老化校正。更具体而言，根据来自卡尔曼滤波部54的后验估计值x^(k)和校正值D’(k)求出老化校正后的频率控制数据AC(k)。而且，老化校正后的频率控制数据即AC(k)经由选择器62输入到加法器65，加法器65进行对AC(k)加上温度补偿数据TCODE(环境变动成分的补偿用数据)的处理。

例如，如图26的示意图所示，当温度变动时，如E1所示，频率控制数据也与其对应地变动。因此，当使用像E1那样伴随着温度变动而变动的频率控制数据来进行卡尔曼滤波处理时，保持模式检出时刻的真值也产生波动。

因此，在本实施方式中，取得去除了温度变动成分的频率控制数据，并输入到卡尔曼滤波部54。即，将去除了温度变动成分(环境变动成分)和老化变动成分中的温度变动成分的频率控制数据输入到卡尔曼滤波部54。即，输入图26的E2所示的频率控制数据。E2的频率控制数据为去除了温度变动成分而残留有老化变动成分的频率控制数据。

卡尔曼滤波部54通过对这样去除了温度变动成分而残留有老化变动成分的频率控制数据DFCI进行卡尔曼滤波处理，求出被估计真值的后验估计值x^(k)、老化校正的校正值D’(k)。而且，将在保持模式的检出时刻估计出的真值即后验估计值x^(k)、校正值D’(k)保存到老化校正部56，用于执行老化校正。

例如通过加法器65进行加上温度补偿数据TCODE的处理，频率控制数据DFCQ成为被温度补偿后的频率控制数据。因此，输入有频率控制数据DFCQ的振荡信号生成电路140输出温度补偿后的振荡频率的振荡信号OSCK。因此，与该振荡信号生成电路140一起构成PLL电路的图2的频率控制数据生成部40(或者外部频率控制数据生成部200。以下同样)将如图26的E2所示那样去除了温度变动成分后的频率控制数据DFCI供给到处理部50。而且，如图26的E2所示，在去除了该温度变动成分的频率控制数据DFCI中残留有随着经过时间而变化的老化变动成分。因此，处理部50的卡尔曼滤波部54对残留有该老化变动成分的频率控制数据DFCI进行卡尔曼滤波处理，如果老化校正部56根据卡尔曼滤波处理的结果进行老化校正，则能够实现高精度的老化校正。

另外，作为图24的变形例，可以不进行加法器65中的加上温度补偿数据TCODE的处理，而进行用于去除频率控制数据DFCI的温度变动成分(环境变动成分)的运算处理，并将运算处理后的频率控制数据DFCI输入到卡尔曼滤波部54。例如省略图17的加法器65以及选择器63的结构，在卡尔曼滤波部54的前级设置从频率控制数据DFCI中减去温度补偿数据TCODE的减法器，将该减法器的输出输入到卡尔曼滤波部54。此外，在老化校正部56与选择器62之间设置将老化校正部56的输出与温度补偿数据TCODE相加的加法器，将加法器的输出输入到选择器62的“1”侧的端子。通过这样的结构，也能够将去除了温度变动成分而仅残留有老化变动成分的频率控制数据DFCI输入到卡尔曼滤波部54。

图27示出老化校正部56的详细结构例。由于在通常动作期间内，信号HOLDOVER为“0”，因此，选择器360、361选择“0”端子侧。由此，在通常动作期间内，由卡尔曼滤波部54运算出的后验估计值x^(k)、校正值D’(k)(滤波处理后的校正值)被分别保存到寄存器350、351。

当检测到保持模式，从而信号HOLDOVER为“1”时，选择器360、361选择“1”端子侧。由此，选择器361在保持模式期间中，持续输出在保持模式的检出时刻保存于寄存器351的校正值D’(k)。

而且，加法器340进行如下处理：按照各时间步，对在保持模式的检出时刻保存于寄存器350的后验估计值x^(k)依次加上保存于寄存器351并从选择器361输出的校正值D’(k)(校正值)。由此，实现了下式(6)所示的老化校正。

AC(k+1)＝AC(k)+D′(k)···(6)

即，进行如下处理来实现老化校正：对在图22的C2的时刻保存的真值即后验估计值x^(k)依次加上校正值D’(k)，该校正值D’(k)用于消除(补偿)由相当于C3的斜率的老化速率导致的频率变化。

10.卡尔曼滤波处理

接下来，对本实施方式的卡尔曼滤波处理的详情进行说明。卡尔曼滤波的模型的状态方程式、观测方程式如下式(7)、(8)那样表示。

x(k+1)＝A·x(k)+v(k)···(7)

y(k)＝C^T+x(k)+w(k)···(8)

K表示作为离散的时间的时间步。x(k)是时间步k(时刻k)的***的状态，例如是n维的向量。A被称为***矩阵。具体而言，A是n×n的矩阵，将不存在***噪声的情况下的时间步k的***的状态与时间步k+1的***的状态关联起来。v(k)是***噪声。y(k)是观测值，w(k)是观测噪声。C是观测系数向量(n维)，T表示转置矩阵。

在上式(7)、(8)的模型的卡尔曼滤波处理中，进行下式(9)～(13)的处理，估计真值。

P^-(k)＝A·P(k-1)·A^T+v(k)···(10)

P(k)＝(1-G(k)·C^T)·P^-(k)···(13)

x^(k)：后验估计值

x^^-(k)：先验估计值

P(k)：后验协方差

P^-(k)：先验协方差

G(k)：卡尔曼增益

上式(9)、(10)是时间更新(预测过程)的式子，上式(11)～(13)是观测更新(观测过程)的式子。作为离散的时间的时间步k每前进1个，则进行1次卡尔曼滤波处理的时间更新(式(9)、(10))以及观测更新(式(11)～(13))。

x^(k)、x^(k-1)是时间步k、k-1的卡尔曼滤波处理的后验估计值。x^^-(k)是得到观测值之前预测的先验估计值。P(k)是卡尔曼滤波处理的后验协方差，P^-(k)是得到观测值之前预测的先验协方差。G(k)是卡尔曼增益。

在卡尔曼滤波处理中，在观测更新中，通过上式(11)求出卡尔曼增益G(k)。此外，根据观测值y(k)，通过上式(12)，更新后验估计值x^(k)。此外，通过上式(13)，更新误差的后验协方差P(k)。

此外，在卡尔曼滤波处理中，在时间更新中，如上式(9)所示，根据时间步k-1的后验估计值x^(k-1)和***矩阵A，预测下一时间步k的先验估计值x^^-(k)。此外，如上式(10)所示，根据时间步k-1的后验协方差P(k-1)、***矩阵A、***噪声v(k)，预测下一时间步k的先验协方差P^-(k)。

另外，当要执行上式(9)～(13)的卡尔曼滤波处理时，有时处理部50的处理负荷过大，导致电路装置的大规模化。例如为了求出上式(9)的x^^-(k)＝Ax^(k-1)的A，需要扩展卡尔曼滤波处理。而且，扩展卡尔曼滤波处理的处理负荷非常重，当要通过能够进行扩展卡尔曼滤波处理的硬件来实现处理部50时，处理部50的电路面积容易变得非常大。因此，当对内置于振荡器的电路装置强烈要求小型化的状况下，是不恰当的。另一方面，当使用固定值的标量值作为***矩阵A时，实现恰当的老化校正时的难易度提高。

因此，作为需要避免这样的状况时的解决手段，在本实施方式中，不通过上式(9)～(13)，而通过基于下式(14)～(19)的处理来实现卡尔曼滤波处理。即，处理部50(卡尔曼滤波部54)执行基于下式(14)～(19)的卡尔曼滤波处理。

P^-(k)＝P(k-1)+v(k)···(15)

P(k)＝(1-G(k))·P^-(k)···(18)

另外，在本实施方式中，作为真值的估计处理的对象的x(k)是频率控制数据，观测值y(k)也是频率控制数据，因此，C＝1。此外，由于A的标量值无限接近于1，因此，能够使用上式(15)来替代上式(10)。

如上所述，与采用扩展卡尔曼滤波处理来作为卡尔曼滤波处理的情况相比，在本实施方式的卡尔曼滤波处理中，如上式(14)所示，通过时间步k-1的后验估计值x^(k-1)与校正值D(k-1)的相加处理来求出时间k的先验估计值x^^-(k)。因此，不需要使用扩展卡尔曼滤波处理，在实现处理部50的处理负荷的减轻、电路规模的增加抑制等方面优异。

在本实施方式中，通过下述式子的变形导出上式(14)。

例如上式(20)能够如上式(21)那样变形。这里，由于上式(21)的(A-1)是非常小的数，因此，如上式(22)、(23)所示，能够采用将(A-1)·x^(k-1)置换为(A-1)·F₀的近似。然后，将该(A-1)·F₀置换为校正值D(k-1)。

而且如上式(19)所示，在从时间步k-1向时间步k的时间更新时，进行校正值D(k)＝D(k-1)+E·(y(k)-x^^-(k))＝D(k-1)+E·ek的更新处理。这里，ek＝y(k)-x^^-(k)被称为卡尔曼滤波处理中的观测残差。此外，E是常数。另外，也能够替代常数E，而实施使用卡尔曼增益G(k)的变形。即，可以是D(k)＝D(k-1)+G(k)·ek。

这样，在式(19)中，在设观测残差为ek、常数为E的情况下，通过D(k)＝D(k-1)+E·ek求出校正值D(k)。这样，能够进行反映了卡尔曼滤波处理中的观测残差ek的、校正值D(k)的更新处理。

如上所述，在本实施方式中，如上式(14)所示，处理部50在卡尔曼滤波处理的先验估计值的更新处理(时间更新)中，进行如下处理：通过上次的时刻的后验估计值x^(k-1)与校正值D(k-1)的相加处理，求出此次的时刻的先验估计值x^^-(k)。而且，根据卡尔曼滤波处理的结果，进行频率控制数据的老化校正。即，进行上次的时刻即时间步k-1的后验估计值x^(k-1)与校正值D(k-1)的相加处理，通过x^^-(k)＝x^(k-1)+D(k-1)求出此次的时刻即时间步k的先验估计值x^^-(k)。

而且，处理部50(老化校正部56)根据该卡尔曼滤波处理的结果(真值、校正值)来进行老化校正。即，在设时间步k的校正值为D(k)(或者D’(k))、时间步k的老化校正后的频率控制数据为AC(k)的情况下，通过AC(k+1)＝AC(k)+D(k)(或者AC(k)+D’(k))求出时间步k+1的老化校正后的频率控制数据AC(k+1)。

此外，处理部50如上式(19)所示那样根据上次的时刻的校正值D(k-1)和卡尔曼滤波处理中的观测残差ek，求出此次的时刻的校正值D(k)。例如，通过进行对上次的时刻的校正值D(k-1)加上基于观测残差的值即E·ek(或者G(k)·ek)的处理，求出此次的时刻的校正值D(k)。具体而言，根据上次的时刻即时间步k-1的校正值D(k-1)和卡尔曼滤波处理中的观测残差ek，求出此次的时刻即时间步k的校正值D(k)。例如，在设观测残差为ek、常数为E的情况下，通过D(k)＝D(k-1)+E·ek求出校正值D(k)。

例如在本实施方式中，如图26中说明的那样，取得温度变动成分信息等环境变动成分信息，并利用取得的环境变动成分信息，取得去除了环境变动成分和老化变动成分中的环境变动成分的频率控制数据。这里，环境变动成分信息可以是电源电压变动成分、气压变动成分或者重力变动成分等。然后，根据去除了环境变动成分的频率控制数据，进行老化校正。具体而言，设环境变动成分为温度。根据温度检测数据DTD，取得作为环境变动成分信息的温度变动成分信息，该温度检测数据DTD是通过来自用于取得环境变动成分信息的作为环境变动信息取得部的图2的温度传感器10的温度检测电压VTD而求出的。而且，使用取得的温度变动成分信息，取得去除了温度变动成分的频率控制数据。例如图24的温度补偿部58取得温度补偿数据TCODE，通过加法器65进行温度补偿数据TCODE的相加处理，由此，去除了温度变动成分的频率控制数据DFCI从频率控制数据生成部40(或外部频率控制数据生成部200)输入，并由处理部50取得。即，如图26的E2所示，取得去除了温度变动成分而残留有老化变动成分的频率控制数据DFCI，并输入到卡尔曼滤波部54。

另外，去除了环境变动成分的频率控制数据除了包含完全去除了环境变动成分的适当状态的频率控制数据之外，还包含在频率控制数据内存在能够忽略的程度的环境变动成分的状态的频率控制数据。

例如，能够通过检测环境变动成分信息的、作为环境变动信息取得部的温度传感器和电压检测电路等取得温度变动成分信息或者电源电压变动成分信息等环境变动成分信息。另一方面，老化变动成分是随时间经过而变化的振荡频率的变动成分，难以通过传感器等直接检测该老化变动成分的信息。

因此，在本实施方式中，取得能够由传感器等检测的温度变动成分信息等环境变动成分信息，并利用该环境变动成分信息，取得去除了环境变动成分和老化变动成分中的环境变动成分的频率控制数据。即，通过进行从频率控制数据的变动成分中去除环境变动成分的处理(例如加法器65的加法处理)，能够如图26的E2所示那样，取得仅残留有老化变动成分的频率控制数据。然后，如果根据残留有老化变动成分的频率控制数据进行卡尔曼滤波处理等，则能够估计针对频率控制数据的真值。而且，如果根据这样估计出的真值来进行老化校正，则能够实现在现有例中无法实现的高精度的老化校正。

这样，在本实施方式中，在卡尔曼滤波部54中输入去除了温度变动成分(环境变动成分)、而残留有老化变动成分的频率控制数据DFCI。而且如图19、图22所示，如果限定期间，则在该期间内，能够假设振荡频率以恒定的老化速率变化。能够假设例如以图22的C3所示的恒定的斜率变化。

在本实施方式中，通过D(k)＝D(k-1)+E·ek的式子，求出了用于补偿(消除)由这样的老化变动成分导致的恒定的老化速率下的频率变化的校正值。即，求出了用于补偿由相当于图22的C3的斜率的老化速率导致的频率变化的校正值D(k)。这里，老化速率不是恒定的，而是如图19、图22所示，随着经过时间而变化。

对此，在本实施方式中，如D(k)＝D(k-1)+E·ek那样，根据卡尔曼滤波处理的观测残差ek＝y(k)-x^^-(k)，进行与老化速率对应的校正值D(k)的更新处理。因此，能够实现还反映了与经过时间对应的老化速率的变化的、校正值D(k)的更新处理。因此，能够实现更高精度的老化校正。

11.变形例

接着，说明本实施方式的各种变形例。图28示出本实施方式的变形例的电路装置的结构例。

在图28中，与图1、图2不同，在振荡信号生成电路140中未设置D/A转换部80。并且，由振荡信号生成电路140生成的振荡信号OSCK的振荡频率根据来自处理部50的频率控制数据DFCQ而被直接控制。即，不经由D/A转换部地控制振荡信号OSCK的振荡频率。

例如在图28中，振荡信号生成电路140具有可变电容电路142和振荡电路150。在该振荡信号生成电路140中未设置图1、图2的D/A转换部80。并且，取代图14的可变电容式电容器CX1而设置该可变电容电路142，可变电容电路142的一端与振子XTAL的一端连接。

该可变电容电路142的电容值根据来自处理部50的频率控制数据DFCQ而被控制。例如，可变电容电路142具有多个电容器(电容器阵列)、根据频率控制数据DFCQ控制各开关元件的接通及断开的多个开关元件(开关阵列)。这多个开关元件的各开关元件与多个电容器的各电容器电连接。并且，通过接通或断开这多个开关元件，多个电容器中的、一端与振子XTAL的一端连接的电容器的个数发生变化。由此，可变电容电路142的电容值被控制，振子XTAL的一端的电容值发生变化。因此，可利用频率控制数据DFCQ直接控制可变电容电路142的电容值，控制振荡信号OSCK的振荡频率。

12.振荡器、电子设备、移动体

图29示出包含本实施方式的电路装置500的振荡器400的结构例。如图29所示，振荡器400包含振子420和电路装置500。振子420和电路装置500安装于振荡器400的封装410内。并且，振子420的端子和电路装置500(IC)的端子(焊盘)利用封装410的内部布线而电连接。

图30示出包含本实施方式的电路装置500的电子设备的结构例。该电子设备包含本实施方式的电路装置500、石英振子等振子420、天线ANT、通信部510和处理部520。另外，还可以包含操作部530、显示部540和存储部550。由振子420和电路装置500构成振荡器400。此外，电子设备不限于图30的结构，可以实施省略其中一部分的结构要素、或追加其他结构要素等各种变形。

作为图30的电子设备，例如能够假设基站或者路由器等网络相关设备、高精度的测量设备、GPS内置时钟、活体信息测量设备(脉搏计、步数计等)或者头部佩戴式显示装置等可佩戴设备、智能手机、移动电话、便携式游戏装置、笔记本PC或者平板PC等便携信息终端(移动终端)、发布内容的内容提供终端、数字照相机或者摄像机等影像设备等各种设备。

通信部510(无线电路)进行经由天线ANT而从外部接收数据、或向外部发送数据的处理。处理部520进行电子设备的控制处理、以及对经由通信部510而收发的数据的各种数字处理等。该处理部520的功能例如可通过微型计算机等处理器而实现。

操作部530用于供用户进行输入操作，可通过操作按钮、触摸面板显示器等来实现。显示部540用于显示各种信息，可通过液晶、有机EL等的显示器来实现。另外，在使用触摸面板显示器来作为操作部530的情况下，该触摸面板显示器兼具操作部530以及显示部540的功能。存储部550用于存储数据，其功能可通过RAM、ROM等半导体存储器或HDD(硬盘驱动器)等实现。

图31示出包含本实施方式的电路装置的移动体的例子。本实施方式的电路装置(振荡器)例如可以组装到车辆、飞机、摩托车、自行车或者船舶等各种移动体中。移动体例如是具有发动机或马达等驱动机构、方向盘或舵等转向机构以及各种电子设备(车载设备)，且在陆地上、空中或海上移动的设备或装置。图31概要性示出作为移动体的具体例的汽车206。汽车206中组装了具有本实施方式的电路装置和振子的振荡器(未图示)。控制装置208根据由该振荡器生成的时钟信号而进行动作。控制装置208按照例如车体207的姿态对悬架的软硬度进行控制，或者对各个车轮209的制动进行控制。例如可以利用控制装置208实现汽车206的自动运转。此外，组装有本实施方式的电路装置或振荡器的设备不限于这种控制装置208，也可以组装在汽车206等移动体所设置的各种设备(车载设备)中。

图32是振荡器400的详细结构例。图32的振荡器400是双恒温槽结构(广义上说是恒温槽结构)的振荡器。

封装410由基板411和壳体412构成。在基板411上搭载有未图示的各种电子部件。在壳体412的内部设有第2容器414，在第2容器414的内部设有第1容器413。并且，在第1容器413的上表面的内侧面(下侧面)安装有振子420。此外，在第1容器413的上表面的外侧面(上侧面)安装有本实施方式的电路装置500、加热器450和温度传感器460。能够通过加热器450(发热元件)，调整例如第2容器414的内部的温度。并且，能够通过温度传感器460，检测例如第2容器414的内部的温度。

第2容器414设置在基板416上。基板416是能够搭载各种电子部件的电路基板。在基板416中的、设置有第2容器414的面的反面安装有加热器452和温度传感器462。能够通过例如加热器452(发热元件)，调整壳体412和第2容器414之间的空间的温度。并且，能够通过温度传感器462，检测壳体412和第2容器414之间的空间的温度。

作为加热器450、452的发热元件，例如，能够使用发热功率双极晶体管、发热式加热器MOS晶体管、发热电阻体、珀尔帖元件等。这些加热器450、452的发热的控制例如能够通过电路装置500的恒温槽控制电路来实现。作为温度传感器460、462，例如能够使用热敏电阻、二极管等。

在图32中，由于能够通过双恒温槽结构的恒温槽实现振子420等的温度调整，因此，实现了振子420的振荡频率的稳定化等。

图33是作为电子设备之一的基站(基站装置)的结构例。物理层电路600进行经由网络的通信处理中的物理层的处理。网络处理器602进行比物理层靠上位层的处理(链路层等)。开关部604进行通信处理的各种切换处理。DSP 606进行通信处理所需的各种数字信号处理。RF电路608包含：由低噪声放大器(LNA)构成的接收电路；由功率放大器构成的发送电路；D/A转换器以及A/D转换器等。

选择器612将来自GPS 610的基准信号RFCK1、来自物理层电路600的基准信号RFCK2(来自网络的时钟信号)中的任意一个作为基准信号RFCK而输出到本实施方式的电路装置500。电路装置500进行使振荡信号(基于振荡信号的输入信号)与基准信号RFCK同步的处理。而且生成频率不同的各种时钟信号CK1、CK2、CK3、CK4、CK5，并供给到物理层电路600、网络处理器602、开关部604、DSP606、RF电路608。

根据本实施方式的电路装置500，在图33所示的基站中，能够使振荡信号与基准信号RFCK同步，将根据该振荡信号而生成的频率稳定度高的时钟信号CK1～CK5供给到基站的各电路。

另外，如上所述对本实施方式进行了详细说明，而对本领域普通技术人员而言，应能容易理解未实际脱离本发明的新事项和效果的多种变形。因此，这样的变形例全部包含在本发明的范围内。例如，在说明书或者附图中，至少一次与更加广义或者同义的不同用语(环境变动成分等)一同记载的用语(温度变动成分等)在说明书或者附图的任意部分都可以置换为该不同用语。另外，本实施方式和变形例的所有组合也包含于本发明的范围内。此外，电路装置、振荡器、电子设备、移动体的结构/动作、电路块、端子的配置方法、老化校正处理、卡尔曼滤波处理、保持模式处理、温度补偿处理等也不限于本实施方式中说明的内容，可实施各种变形。

Claims (16)

1.一种电路装置，其中，该电路装置包含：

数字接口部；

处理部，其与所述数字接口部连接；

振荡信号生成电路，其使用振子和来自所述处理部的数据生成振荡信号；

时钟信号生成电路，其生成将所述振荡信号的振荡频率倍频后的频率的时钟信号；

所述数字接口部的连接用的端子组，在设电路装置的与第1边交叉的边为第2边、与所述第1边相对的边为第3边、与所述第2边相对的边为第4边的情况下，所述数字接口部的连接用的端子组配置于沿着所述第1边的第1区域；以及

所述时钟信号生成电路的连接用的端子组，其配置于沿着所述第2边的第2区域、沿着所述第3边的第3区域、沿着所述第4边的第4区域中的任意一个区域。

2.根据权利要求1所述的电路装置，其中，

该电路装置还包含配置于所述第2区域的、所述振荡信号生成电路的连接用的端子组。

3.根据权利要求2所述的电路装置，其中，

所述时钟信号生成电路的连接用的端子组配置于所述第3区域。

4.根据权利要求1所述的电路装置，其中，

所述第1边是所述电路装置的短边。

5.根据权利要求2所述的电路装置，其中，

在设所述数字接口部的连接用的端子组与所述振荡信号生成电路的连接用的端子组之间的距离为L12、所述数字接口部的连接用的端子组与所述时钟信号生成电路的连接用的端子组之间的距离为L13、所述振荡信号生成电路的连接用的端子组与所述时钟信号生成电路的连接用的端子组之间的距离为L23的情况下，L12以及L13中的至少一个比L23长。

6.根据权利要求1所述的电路装置，其中，

来自对基于所述振荡信号的输入信号与基准信号进行比较的外部装置的频率控制数据经由所述数字接口部的连接用的端子组和所述数字接口部输入到所述处理部，

所述处理部对所述频率控制数据进行信号处理，输出处理后的频率控制数据，

所述振荡信号生成电路根据所述处理后的频率控制数据生成所述振荡信号。

7.根据权利要求6所述的电路装置，其中，

该电路装置还包含相位比较部，所述相位比较部对基于所述振荡信号的输入信号的相位与所述基准信号的相位进行比较，

所述振荡信号生成电路在第1模式下，根据来自所述外部装置的所述频率控制数据生成所述振荡信号，

所述振荡信号生成电路在第2模式下，根据来自所述相位比较部的所述频率控制数据生成所述振荡信号。

8.根据权利要求1所述的电路装置，其中，

所述数字接口部是包含串行数据线以及串行时钟线的2线、3线或者4线的串行接口电路。

9.根据权利要求1所述的电路装置，其中，

所述处理部配置于所述第1区域与所述时钟信号生成电路之间。

10.根据权利要求9所述的电路装置，其特征在于，

所述振荡信号生成电路配置于所述处理部与所述时钟信号生成电路之间。

11.根据权利要求1所述的电路装置，其中，

该电路装置还包含配置于所述第4区域的、包含恒温槽型振荡器的恒温槽控制用端子的端子组，该恒温槽型振荡器包含所述振子以及恒温槽。

12.根据权利要求11所述的电路装置，其中，

该电路装置还包含与所述恒温槽控制用端子连接、并且进行所述恒温槽型振荡器的恒温槽控制的恒温槽控制电路。

13.根据权利要求12所述的电路装置，其中，

所述振荡信号生成电路包含配置于所述恒温槽控制电路与所述第2区域之间的振荡电路。

14.一种振荡器，其中，该振荡器包含振子和电路装置，

该电路装置包含：

数字接口部；

处理部，其与所述数字接口部连接；

振荡信号生成电路，其使用振子和来自所述处理部的数据生成振荡信号；

时钟信号生成电路，其生成将所述振荡信号的振荡频率倍频后的频率的时钟信号；

所述数字接口部的连接用的端子组，在设电路装置的与第1边交叉的边为第2边、与所述第1边相对的边为第3边、与所述第2边相对的边为第4边的情况下，所述数字接口部的连接用的端子组配置于沿着所述第1边的第1区域；以及

所述时钟信号生成电路的连接用的端子组，其配置于沿着所述第2边的第2区域、沿着所述第3边的第3区域、沿着所述第4边的第4区域中的任意一个区域。

15.一种电子设备，其中，该电子设备包含权利要求1所述的电路装置。

16.一种移动体，其中，该移动体包含权利要求1所述的电路装置。

Images