CN107039478A - 集成芯片与其形成方法 - Google Patents

集成芯片与其形成方法 Download PDF

Info

Publication number
CN107039478A
CN107039478A CN201611245732.2A CN201611245732A CN107039478A CN 107039478 A CN107039478 A CN 107039478A CN 201611245732 A CN201611245732 A CN 201611245732A CN 107039478 A CN107039478 A CN 107039478A
Authority
CN
China
Prior art keywords
hole
substrate
holes
supporting construction
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611245732.2A
Other languages
English (en)
Other versions
CN107039478B (zh
Inventor
黄信耀
洪丰基
王俊智
杨敦年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107039478A publication Critical patent/CN107039478A/zh
Application granted granted Critical
Publication of CN107039478B publication Critical patent/CN107039478B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本公开一些实施例关于集成芯片与其形成方法，集成芯片具有通孔支撑结构于接合垫下。集成芯片具有影像感测单元配置于基板中。接合垫区延伸穿过基板以达配置于介电结构中的第一金属内连线线路，接合垫区横向偏离影像感测单元，且介电结构沿着基板正面。接合垫配置于接合垫区中，并接触第一金属内连线线路。通孔支撑结构配置于介电结构中并具有一或多个通孔，且通孔与接合垫的间隔有第一金属内连线线路。一或多个其他通孔配置于介电结构中，并横向偏离接合垫区。通孔的尺寸大于其他通孔。

Description

集成芯片与其形成方法
技术领域
本公开涉及一种具有通孔支撑结构于接合垫下的集成芯片，以及其形成方法。
背景技术
集成电路与影像感测器已广泛应用于现今的电子装置中，比如相机与手机。近几年来，互补式金氧半影像感测器开始大量应用，大幅取代电荷耦合装置的影像感测器。与电荷耦合装置的影像感测器相比，互补式金氧半影像感测器具有优点如低耗电、小尺寸、快速数据处理、直接输出数据以及低制作成本。互补式金氧半影像感测器的种类可包含正照式影像感测器与背照式影像感测器。
发明内容
本公开一实施例的主要发明目的在于提供一种集成芯片，以降低接合应力造成的集成芯片损伤。
本公开一实施例的另一发明目的在于提供一种集成芯片的形成方法，以降低接合应力造成的集成芯片损伤。
本公开一实施例提供的集成芯片，包括影像感测单元、接合垫区、导电接合垫、通孔支撑结构以及一或多个其他通孔。影像感测单元配置于基板中。接合垫区延伸穿过基板，其中接合垫区自基板的背面延伸至介电结构中的第一金属内连线线路，且介电结构沿着基板的正面配置。导电接合垫配置于接合垫区中并接触第一金属内连线线路。通孔支撑结构配置于介电结构中并包含一或多个通孔，且通孔与导电接合垫的间隔有第一金属内连线线路。一或多个其他通孔配置于介电结构中并横向偏离接合垫区。通孔的尺寸大于其他通孔。
本公开一实施例提供的集成芯片，包含基板、接合垫区、通孔支撑结构。接合垫配置于延伸穿过基板的接合垫区中。接合垫区自该基板的背面延伸至一介电结构中的第一金属内连线线路，且介电结构沿着基板正面。通孔支撑结构包括一或多个通孔配置于介电结构中，且通孔与基板的间隔有第一金属内连线线线路。通孔支撑结构的金属图案密度大于或等于约40％。
本公开一实施例提供的集成芯片的形成方法，包括沿着基板的正面形成一或多个晶体管。此方法亦包括形成第一金属内连线线路于第一层间介电层中，且第一层间介电层沿着基板的正面。此方法亦包括形成通孔支撑结构于第二层间介电层中，通孔支撑结构包括一或多个通孔配置于第一金属内连线线路下，且第二层间介电层与基板的间隔有第一层间介电层。此方法亦包括形成一或多个其他通孔于第二层间介电层中，其中通孔的尺寸大于其他通孔。此方法亦包括减少基板的厚度，以及形成接合垫区于通孔支撑结构上，其中接合垫区延伸穿过基板以达该第一金属内连线线路。此方法亦包括形成接合垫于接合垫区中。
附图说明
图1为一实施例中，集成芯片的剖视图，其具有通孔支撑结构配置于接合垫下。
图2为一些实施例中，背照式影像感测芯片的剖视图，其具有通孔支撑结构配置于接合垫下。
图3为一些其他实施例中，背照式影像感测芯片的剖视图，其具有通孔支撑结构配置于接合垫下。
图4为一些实施例中，配置于三维集成芯片结构中的背照式影像感测器的剖视图，且三维集成芯片结构具有以面对面的方式相连的层状物。
图5A至图5C为多种实施例中，配置于接合垫下的通孔支撑结构的俯视图。
图6至图15为一些实施例中，具有通孔支撑结构配置于接合垫下的集成芯片其形成方法的剖视图。
图16为一些实施例中，具有通孔支撑结构配置于接合垫下的集成芯片其形成方法的流程图。
附图标记说明：
F 接合力
l1、l2 长度
s1 第一间距
s2 第二间距
t 厚度
t1 第一厚度
t2 第二厚度
w1 第一宽度
w2 第二宽度
w3 第三宽度
100 集成芯片
102、202、302、602 基板
102a 第一面
102b 第二面
104、204 后段工艺的金属化堆叠
106、206、410 介电结构
108a 第一内连线线路
108b 第二内连线线路
108c 第三内连线线路
110a、110b、110c、508、514、520 通孔
112、506、512、518 通孔支撑结构
114、303 接合垫区
116 导电接合垫
118 介电层
200、300 背照式影像感测芯片
202f、302f、602f 正面
206a、902 第一层间介电层
208 导电接点
210a、210b、210c 第一金属内连线线路
212a、212b、212c 第一金属通孔
214a 第一通孔支撑结构
214b 第二通孔支撑结构
216a、216b 第二金属通孔
218 第二金属内连线线路
220、307 导电凸块
222 影像感测单元
224 钝化层
226 彩色滤光片
228 格状结构
228a、318 介电材料
228b 金属
230 微透镜
302b、602b 背面
304 第一钝化层
306 接合垫
308 垫凹陷
310 凸起
312 介电填充层
314 介电隔离层
316 第二钝化层
319 画素区
320 光二极管
320a 第一区
320b 第二区
321 传输晶体管
322 传输晶体管栅极结构
324 源极/汲极区
326 隔离结构
400 三维集成芯片
402 第二层
404 第二基板
406 半导体装置
408 金属内连线层
412 接合结构
414 层间内连线结构
416 第一层
500、510、516 俯视图
502 第一方向
504 第二方向
522、1402 开口
600、700、800、900、1000、1100、1200、1300、1400、1500 剖视图
604、702 掺质
606、704 第一遮罩层
904 第二层间介电层
1002 层间介电层
1202 蚀刻品
1204 遮罩层
1600 方法
1602、1604、1606、1608、1610、1612、1614、1616、1618、1620、1622、1624、1626 步骤
具体实施方式
下述内容提供的不同实施例或实例可实施本公开的不同结构。特定构件与排列的实施例用以简化本公开而非局限本公开。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者的间隔有其他额外构件而非直接接触。此外，本公开实施例的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。
此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在附图中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于附图方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明附图中的方向。
集成芯片通常包含沿着基板正面配置的多个金属内连线层。多个金属内连线层设置使基板中的装置(如晶体管)电性连接在一起。背照式互补金氧半影像感测器包含的影像感测单元，配置于基板中并与基板的背侧相邻，因此影像感测单元可接收沿着基板背面的光。由于影像感测单元接收沿着基板背面的光，入射光不需穿过多个金属内连线层，因此可增加影像感测单元的光学效率。
由于背照式互补金氧半影像感测器设置以接收沿着基板背面的光，具有背照式互补金氧半影像感测器的基板通常位于正面朝下的封装结构中，以露出基板背面。由于基板背面露出，接合垫通常沿着基板背面配置，并连接至低介电常数介电材料中的小内连线线路。上述低介电常数介电材料柔软，且与相邻的介电层之间的粘着力差。当集成芯片构件的尺寸缩小，小内连线线路与包围其的低介电常数介电材料的尺寸与强度亦下降。如此一来，集成芯片在焊料凸块形成于接合垫上时易因接合应力损伤。上述问题在背照式互补金氧半影像感测器中会进一步恶化，因为背照式互补金氧半影像感测器中的基板通常会薄化以增加影像感测装置的光学效率。接合应力可能会使接合垫下的接合垫或层状物卷曲、弯折、碎裂及/或剥离，这亦降低集成电路的产能。
本公开关于集成芯片与其形成方法，其具有通孔支撑结构于接合垫下。集成芯片包含影像感测单元配置于基板中。接合垫区延伸穿过基板至第一金属内连线线路，并横向偏离影像感测单元。第一金属内连线线路配置于介电结构中，且介电结构沿着基板正面配置。导电接合垫配置于接合垫区中，并接触第一金属内连线线路。通孔支撑结构配置于介电结构中并包含一或多个通孔，且通孔与导电接合垫的间隔有第一金属内连线线路。一或多个其他通孔配置于介电结构中，并横向偏离接合垫区。一或多个通孔的尺寸大于一或多个其他通孔的尺寸。尺寸较大的通孔可增加接合垫区下的金属图案密度，使接合力得以分布于较大的金属区上，进而降低接合应力造成的集成芯片损伤。
图1为一些实施例中，集成芯片100的剖视图，其具有通孔支撑结构配置于导电接合垫下。
集成芯片100包含后段工艺的金属化堆叠104，其沿着基板102(如硅基板)的第一面102a配置。后段工艺的金属化堆叠104包含多个内连线层配置于介电结构106中。多个内连线层交替地位于第一内连线线路108a、第二内连线线路108b与第三内连线线路108c以及通孔110a、110b、与110c之间。第一内连线线路108a、第二内连线线路108b、与第三内连线线路108c设置以提供横向连接(平行于基板102的上表面的连接)，而通孔110a、110b、与110c设置以提供相邻的内连线线路108a、108b、与108c之间的垂直连接。
接合垫区114(如接合垫开口)自基板102的第二面102b延伸穿过基板102至第一内连线线路108a。在一些实施例中，第一内连线线路108a为最靠近基板102的内连线线路。在其他实施例中，第一内连线线路108a与基板102之间可隔有一或多个其他的内连线线路(未图示)。导电接合垫116配置于接合垫区114中。导电接合垫116电性接触第一内连线线路108a。在一些实施例中，接合垫区114的一或多个内表面衬垫有介电层118。介电层118提供导电接合垫116与基板102之间的电性隔离。
通孔支撑结构112配置于第一内连线线路108a与下方的第二内连线线路108b之间，且位于接合垫区114下。通孔支撑结构112延伸于配置在第二内连线线路108b下的多个下方的通孔110b上。通孔支撑结构112包含一或多个通孔110a，其图案密度设置以降低接合应力造成的损伤，且接合应力来自于导电接合垫116上的接合工艺的接合力F。在一些实施例中，通孔支撑结构112的图案密度可大于或等于约19％。在一些实施例中，上述图案密度可大于或等于约40％。
在一些实施例中，通孔支撑结构112中的通孔110a其尺寸大于相邻区域中的通孔尺寸，以达通孔支撑结构112所需的图案密度。举例来说，一些实施例中通孔支撑结构112中的一或多个通孔110a，其尺寸(上表面面积、体积、或类似尺寸)大于通孔支撑结构112之外但同一层间介电层中的其他通孔110c的尺寸。上述通孔110a与110c位于相同的通孔设计层。在一些实施例中，通孔支撑结构112中的一或多个通孔110a其尺寸，约为横向偏离通孔支撑结构112的其他通孔110c的尺寸的130％。在一些实施例中，通孔支撑结构112中的一或多个通孔110a其尺寸，约介于横向偏离通孔支撑结构112的其他通孔110c的尺寸的100％至200％之间。在一些其他实施例中，通孔支撑结构112中的一或多个通孔110a其尺寸，约介于横向偏离通孔支撑结构112的其他通孔110c的尺寸的120％至140％之间。
通孔支撑结构112中较大尺寸的一或多个通孔110a，可增加第一内连线线路108a下的图案密度(比如增加第一内连线线路108a下金属区对介电区的比例)。通孔支撑结构112的密度增加，可让接合工艺的接合力F得以分布于较大的金属表面积上，进而降低单位面积的金属承受的接合力。换言之，通孔支撑结构112其较大的金属图案密度，可改善接合工艺(比如打线接合工艺或覆晶工艺)的接合力转移至后段工艺的金属化堆叠104，进而限制内连线层上不需要的接合应力。降低内连线层上的接合应力，可减少损伤集成芯片100并改善导电接合垫116与下方层状物之间的接合。举例来说，在拉线测试或球切测试时，可避免导电接合垫116自下方的通孔支撑结构112剥离。
图2为一些实施例中，背照式影像感测芯片200的剖视图，其具有通孔支撑结构配置于接合垫下。
背照式影像感测芯片200包含后段工艺的金属化堆叠204，其沿着基板202的正面202f配置。基板202可为任何种类的半导体主体(如硅、硅锗、绝缘层上硅或类似物)，比如半导体晶圆及/或晶圆上的一或多个晶粒，如同相关的任何种类的半导体层及/或磊晶层。在一些实施例中，基板202可具有厚度t，其小于一般半导体晶圆的厚度(比如小于约700微米)。举例来说，一些实施例中的厚度t可介于约1微米至约10微米之间。
后段工艺的金属化堆叠204包含介电结构206，其具有一或多个堆叠的层间介电层。金属线路与金属通孔的交替层配置于介电结构206中。随着与基板202的距离增加，金属线路与金属通孔的交替层的尺寸亦随之增加。举例来说，一些实施例中后段工艺的金属化堆叠204包含导电接点208、多个第一金属内连线线路210a、210b、与210c、多个第一金属通孔212a、212b、与212c、多个第二金属通孔216a与216b、以及多个第二金属内连线线路218。第二金属通孔216a与216b的尺寸大于第一金属通孔212c，且第二金属内连线线路218的尺寸大于第一金属内连线线路210a、210b、与210c。在一些实施例中，第一金属内连线线路210a可小于第一金属内连线线路210b与210c。在一些实施例中，金属内连线线路与金属通孔的交替层可位于个别的层间介电层中。在一些实施例中，相邻的金属内连线线路与金属通孔的层状物可位于共用的层间介电层中。
在多种实施例中，一或多个堆叠的层间介电层可包含氧化物、极低介电常数介电材料及/或低介电常数介电材料(如碳氧化硅)。在一些实施例中，导电接点可配置于第一层间介电层(包含第一材料如聚氧化乙烯)中，而第一金属内连线线路210a可配置于第二层间介电层(包含不同于第一材料的第二材料如极低介电常数介电材料)中。在多种实施例中，导电接点208、第一金属内连线线路210a、210b、与210c、第二金属内连线线路218、第一金属通孔212a、212b、与212c以及第二金属通孔216a与216b可包含金属如铜、铝、钨或其他导电材料如导电高分子或奈米管。在一些实施例中，导电接点208、第一金属内连线线路210a、210b、与210c、第二金属内连线线路218、第一金属通孔212a、212b、与212c以及第二金属通孔216a与216b等导电结构与介电结构206之间，可隔有扩散阻障层(未图示)。
接合垫区114延伸穿过基板202以达后段工艺的金属化堆叠204中的第一金属内连线线路210a。导电接合垫116配置于接合垫区114中。导电接合垫116电性耦接至第一金属内连线线路210a。导电凸块220配置于导电接合垫116上。在多种实施例中，导电凸块220可包含镍或锌。在一些实施例中，第一金属内连线线路210a可包含固态金属层，其不具有开口配置于导电接合垫116下。在其他实施例中，第一金属内连线线路210a可包含狭缝状的金属层，其具有一或多个开口于导电接合垫116下。
一或多个通孔支撑结构(如第一通孔支撑结构214a与第二通孔支撑结构214b)与导电接合垫116的间隔有第一金属内连线线路210a。在一些实施例中，一或多个通孔支撑结构包含第一通孔支撑结构214a配置于第一金属内连线线路210a与第一金属内连线线路210b之间，以及第二通孔支撑结构214b配置于第一金属内连线线路210b与第一金属内连线线路210c之间。在一些实施例中，一或多个通孔支撑结构(如第一通孔支撑结构214a与第二通孔支撑结构214b)可配置于较薄的第一金属内连线线路210a、210b、与210c(其尺寸低于预定宽度)之间，而不配置于较厚的金属内连线线路(其尺寸高于预定宽度)之间。第一通孔支撑结构214a与第二通孔支撑结构214b彼此垂直堆叠。在一些实施例中，第一通孔支撑结构214a具有以第一图案配置的一或多个第一金属通孔212a，而第二通孔支撑结构214b具有以第二图案配置的一或多个第二金属通孔212b。在一些实施例中，第一图案与第二图案实质上相同。在其他实施例中，第一图案不同于第二图案。
第一通孔支撑结构214a与第二通孔支撑结构214b中的一或多个第一金属通孔212与212b，设置使第一通孔支撑结构214a与第二通孔支撑结构214b具有大于或等于约19％的金属图案密度。金属图案密度可提供结构支撑至上方的导电接合垫116。在一些实施例中，第一通孔支撑结构214a与第二通孔支撑结构214b的金属图案密度可大于或等于36％。在一些其他实施例中，第一通孔支撑结构214a与第二通孔支撑结构214b的金属图案密度可大于或等于40％。在一些实施例中，第一通孔支撑结构214a与第二通孔支撑结构214b的金属图案密度，可大于第一通孔支撑结构214a与第二通孔支撑结构214b之外的第一金属通孔212c其阵列的金属图案密度(以符合设计规则的最小间距及空间配置)。
在一些实施例中，第一通孔支撑结构214a与第二通孔支撑结构214b中的一或多个第一金属通孔212a与212b其尺寸及/或形状，不同于横向偏离第一通孔支撑结构214a与第二通孔支撑结构214b的其他第一金属通孔212c。第一通孔支撑结构214a与第二通孔支撑结构214b中的第一金属通孔212a与212b的尺寸及/或形状不同，可让第一通孔支撑结构214a与第二通孔支撑结构214b具有所需的金属图案密度。在一些实施例中，与其他的第一金属通孔212c相较，第一通孔支撑结构214a与第二通孔支撑结构214b中的第一金属通孔212a与212b可具有拉长的形状。在一些实施例中，第一通孔支撑结构214a与第二通孔支撑结构214b包含的第一金属通孔212a与212b具有第一宽度w1，其他的第一金属通孔212c具有第二宽度w2，且第二宽度w2小于第一宽度w1。在一些实施例中，在一些实施例中，第一通孔支撑结构214a与第二通孔支撑结构214b包含的第一金属通孔212a与212b的间隔有第一间距s1。在一些实施例中，第一宽度w1可大于第一间距s1，比如第一宽度w1为第一间距s1的两倍。在其他实施例中，第一宽度w1可小于第一间距s1。
在一些实施例中，第一通孔支撑结构214a与第二通孔支撑结构214b中的一或多个第一金属通孔212a与212b，以及其他第一金属通孔212c可具有面向基板的表面，且这些表面共平面。举例来说，上述共平面的程度取决于化学机械研磨工具的工艺容忍度。在一些实施例中，第二金属通孔216a与216b可包含通孔阵列，其与基板202的间隔有第一通孔支撑结构214a与第二通孔支撑结构214b。第二金属通孔216a以及与其横向偏离的第二金属通孔216b可具有相同尺寸，即第二金属通孔216a与216b可具有实质上相同的尺寸。
影像感测单元222配置于基板202中，且横向偏离接合垫区114。影像感测单元222设置以自入射射线产生电荷载子(如电子-电洞对)。在一些实施例中，影像感测单元222可包含光二极管。
在一些实施例中，一或多个钝化层224配置于基板202的背侧202b上。彩色滤光片226配置于一或多个钝化层224上。彩色滤光片设置以通过特定波长的射线。在一些实施例中，格状结构228可围绕彩色滤光片226。在一些实施例中，格状结构228可包含堆叠结构，其具有介电材料228a(如氮化硅)与上方的金属228b。格状结构228形成的网状结构，可定义开口于下方的影像感测单元222上。微透镜230配置于彩色滤光片226上。微透镜230对准彩色滤光片226。在一些实施例中，微透镜230具有实质上平坦的下表面以邻接彩色滤光片226，以及弧状上表面使入射射线聚焦至下方的影像感测单元222的中心上，进而增加影像感测单元的效率。
图3为一些实施例中，背照式影像感测芯片300的剖视图，其具有通孔支撑结构配置于接合垫下。
背照式影像感测芯片300包含接合垫区303，其自基板背面302b延伸至后段工艺的金属化堆叠204中的第一金属内连线线路210a。上述后段工艺的金属化堆叠204沿着基板302的正面302f配置。第一钝化层304衬垫接合垫区303的侧壁与下表面。接合垫306配置于接合垫区303中。接合垫306包含导电材料(比如金属如铝)，且接合垫区303露出接合垫306的上表面。在一些实施例中，介电填充层312配置于接合垫区303中的接合垫306上。介电填充层312可包含氧化物如氧化硅。导电凸块307亦可配置于接合垫306上。
在一些实施例中，接合垫306可包含凸起310，其自接合垫306的下表面垂直延伸至电性连接第一金属内连线线路210a。在一些实施例中，凸起310可延伸穿过介电隔离层314。上述介电隔离层314沿着基板302的正面302f配置。介电隔离层314可改善接合垫306以及与接合垫306相邻的基板202之间的隔离。在一些实施例中，凸起310可延伸穿过第一层间介电层206a，且第一层间介电层206a围绕导电接点。在一些实施例中，垫凹陷308配置于接合垫306的上表面中。
背照式互补金氧半影像感测器的画素区319，配置于基板302中并横向偏离接合垫区303。在一些实施例中，画素区319与相邻的画素区(未图示)之间可隔离有一或多个隔离结构326(如浅沟槽隔离区)，且隔离结构326配置于画素区319的相反两侧上。一或多个隔离结构326可包含介电材料配置于基板302的正面302f中的沟槽内。
画素区319包含光二极管320，其设置自入射射线产生电荷载子(如电子-电洞对)。在一些实施例中，光二极管320可包含第一掺杂型态(比如n型掺杂)的第一区320a，以及第二掺杂型态(不同于第一掺杂型态，比如p型掺杂)的第二区320b。在一些实施例中，光二极管320可包含掺杂浓度大于或等于约5e15原子/cm3的区域。在一些实施例中，基板302可具有第二掺杂型态。
传输晶体管321包含传输晶体管栅极结构322，其沿着基板302的正面302f配置。传输晶体管栅极结构322包含栅极，其与基板302的间隔有栅极介电层。在一些实施例中，侧壁间隔物(未图示)配置于栅极介电层与栅极的相反两侧上。传输晶体管栅极结构322横向地配置在光二极管320与源极/汲极区324(如浮置扩散节点)之间，其设置以控制自光二极管320至源极/汲极区324的电荷载子流。源极/汲极区324还耦接至重置晶体管与源极追随晶体管(未图示)。重置晶体管设置以重置曝光时段之间的光二极管320。若源极/汲极区324中的电荷等级够高，源极追随晶体管将启动，并依据用于定址的列选择晶体管的操作以选择性地输出电荷。
第二钝化层316配置于基板302的背面320b上，而介电材料318的层状物配置于第二钝化层316上。在一些实施例中，第二钝化层316可包含抗反射涂层。在其他实施例中，第二钝化层316可包含有机高分子或金属氧化物。在一些实施例中，介电材料318的层状物可包含氧化物或高介电常数介电层，比如氧化铪、氧化铪硅、氧化铪铝或氧化铪钽。
图4为一些实施例中，三维集成芯片400的剖视图，其包含背照式互补金氧半影像感测器。
三维集成芯片400包含第一层416与第二层402。第一层416包含基板302，其具有背照式互补金氧半影像感测器，如图3所示。第二层402包含第二基板404，以及沿着第二基板404的正面配置的介电结构410。一或多个半导体装置406配置于第二基板404中。在多种实施例中，一或多个半导体装置406可包含晶体管装置及/或被动装置。多个金属内连线层408配置于介电结构410中。
第二层402以面对面的方式耦接至第一层416，其中介电结构206与410配置于基板302与第二基板404之间。在一些实施例中，介电结构206与410经接合结构412相连。在这些实施例中，层间内连线结构414设置以电性耦接第二层402与第一层416。层间内连线结构414自多个金属内连线层408的一者穿过接合结构412，并延伸至介电结构206中的金属内连线线路。在其他实施例中，介电结构206与410可直接邻接。
虽然图4中的三维集成芯片具有面对面的相连方式，但应理解本公开实施例并不限于上述三维集成芯片的相连方式。在其他实施例中，三维集成芯片可具有面对背的相连方式。
图5A至图5C为多种实施例中，第一金属内连线线路下的通孔支撑结构其俯视图。
图5A为一些实施例中，通孔支撑结构506的的俯视图500，其包含多个通孔508配置于第一内连线线路108a下。通孔支撑结构506中的多个通孔508以周期性图案配置，且其图案周期符合工艺容忍度。多个通孔508的长度l1实质上等于第一宽度w1，且沿着第一方向502与第二方向504的相邻通孔508的间隔有第一间距s1。在一些实施例中，多个通孔508的第一宽度w1大于两相邻的通孔508之间的第一间距s1。在其他实施例中，多个通孔508的第一宽度w1小于两相邻的通孔508之间的第一间距s1。虽然附图中的通孔508其俯视形状为方形，但其他实施例中的通孔508其俯视形状可为圆形、矩形、卵形或其他形状。
在一些实施例中，第一宽度w1与第一间距s1之间的比例可介于约0.75至约2之间(即0.75<w1/s1<2)。在一些实施例中，通孔支撑结构506中的多个通孔508其金属图案密度大于或等于约19％。在一些其他实施例中，通孔支撑结构506中的多个通孔508其金属图案密度大于或等于约37％。在一些实施例中，通孔支撑结构506中的多个通孔508其金属图案密度小于约50％，因为大于50％的金属图案密度可能会造成接合垫的接合性降低。
图5B为一些其他实施例中，通孔支撑结构512的俯视图510，其包含多个通孔514配置于第一内连线线路108a下。多个通孔514具有伸长的形状，其第二宽度w2沿着第一方向502延伸，且其长度l2沿着第二方向504延伸。在一些实施例中，多个通孔514的长度l2可大于两倍的第二宽度w2。举例来说，多个通孔514的长度l2可大于三倍的第二宽度w2。沿着第一方向502的相邻的通孔514，彼此的间隔有第二间距s2。在一些实施例中，第二间距s2可小于或等于第二宽度w2。在其他实施例中，第二间距s2可大于第二宽度w2。在一些实施例中，通孔支撑结构512中的多个通孔514其金属图案密度可大于或等于约19％。在一些其他实施例中，通孔支撑结构512中的多个通孔514其金属图案密度可大于或等于约37％。在一些其他实施例中，通孔支撑结构512中的多个通孔514其金属图案密度可大于19％。
图5C为一些其他实施例中，具有通孔520配置于第一内连线线路108a下的通孔支撑结构518其俯视图516。通孔520沿着第一方向502与第二方向连续地延伸，并围绕穿过通孔520的一或多个开口522。在一些实施例中，通孔520的第三宽度w3延伸外侧侧壁于邻接开口522的侧壁之间。在一些实施例中，通孔520其金属图案密度可大于或等于约19％。在一些其他实施例中，通孔520其金属图案密度可大于或等于约37％。在一些实施例中，通孔520其金属图案密度可大于50％。
图6至图15为一些实施例中，具有通孔支撑结构配置于接合垫下的集成芯片其形成方法的剖视图。应理解的是，若图6至图15中的单元已描述于前述实施例中，其将采用相同标号以利理解。
如图6的剖视图600所示，形成影像感测单元于基板602的画素区319中。在一些实施例中，影像感测单元可包含光二极管320。在这些实施例中，光二极管320的方法可为以一或多个掺质604选择性地布植基板602，以形成掺杂的第一区320a与第二区320b于基板602中。举例来说，一些实施例依据第一遮罩层606(如光阻)进行第一布植以形成具有第一掺杂型态的第一区320a，并依据第二遮罩层(未图示)进行第二布植以形成具有第二掺杂型态(不同于第一掺杂型态)的第二区320b。上述第一遮罩层606沿着基板602的正面602f配置。
在一些实施例中，一或多个隔离结构326(如浅沟槽隔离区)可形成于基板602的正面602f中，并位于画素区319的相反两侧上。一或多个隔离结构326的形成方法可为选择性蚀刻基板602的正面602f以形成浅沟槽，接着形成介电材料(如氧化物)于浅沟槽中。在一些实施例中，可在形成光二极管320之前，先形成一或多个隔离结构326。
如图7的剖视图700所示，形成源极/汲极区324于基板602的正面602f中。源极/汲极区324的形成方法可为依据第一遮罩层704(如光阻)，将第一掺杂型态的掺质702布植至基板602中。上述第一遮罩层704沿着基板602的正面602f配置。
如图8的剖视图800所示，沿着基板602的正面形成传输晶体管321的传输晶体管栅极结构322于光二极管320与源极/汲极区324之间。传输晶体管栅极结构322的形成方法可为沉积栅极介电膜与栅极膜于基板602上。接着图案化栅极介电膜与栅极膜以形成栅极介电层与栅极。
如图9的剖视图900所示，形成第一金属内连线线路210a于基板602的正面602f上。第一金属内连线线路210a形成于第一层间介电层902上的第二层间介电层904中，且第一层间介电层902围绕多个导电接点。在一些实施例中，第一金属内连线线路210a的形成方法可为镶嵌工艺，其形成第二层间介电层904后蚀刻第二层间介电层904，以形成金属沟槽。接着将导电材料填入金属沟槽，以形成第一金属内连线线路210a。在一些实施例中，第二层间介电层904的沉积方法可为物理气相沉积、化学气相沉积或类似技术，而导电材料的形成方法可为沉积工艺及/或电镀工艺(如电镀、无电电镀或类似工艺)。在多种实施例中，导电材料可包含钨、铜或铝铜合金。
如图10的剖视图1000所示，形成第一通孔支撑结构214a于第一金属内连线线路210a上的层间介电层1002上。上述第一通孔支撑结构214a包含一或多个第一金属通孔212a。一或多个其他第一金属通孔212c亦可形成于层间介电层1002中，且横向偏离第一通孔支撑结构214a。第一通孔支持结构214a的图案密度大于或等于约19％。在一些实施例中，第一通孔支撑结构214a可包含具有第一宽度w1的多个金属通孔，且相邻的金属通孔的间隔有第一间距s1。在一些实施例中，第一宽度w1可大于第一间距s1。在一些实施例中，一或多个第一金属通孔212a的尺寸(如上表面、体积或类似物)可大于一或多个其他第一金属通孔212c的尺寸。
一或多个其他金属内连线层之后可形成于第一通孔支撑结构214a上的层间介电层中，使介电结构206包含多个金属内连线层。在一些实施例中，一或多个其他金属内连线层可包含第二通孔支撑结构214b。在一些实施例中，可同时形成一或多个第一金属通孔212a与一或多个其他第一金属通孔212c。在一些实施例中，一或多个第一金属通孔212a、一或多个其他第一金属通孔212c以及一或多个其他金属内连线层的形成方法可为镶嵌工艺(如单镶嵌工艺或双镶嵌工艺)。
如图11的剖视图1100所示，薄化基板602以形成基板302。薄化基板602的步骤使其厚度由第一厚度t1变成第二厚度t2。在一些实施例中，第二厚度t2介于约1微米至约10微米之间。薄化基板厚度可改善穿过基板302的背面302b至光二极管320的射线的穿透率。在多种实施例中，基板602的薄化方法可为蚀刻或机械研磨基板602的背面602b。
在一些实施例中，在薄化基板前先将介电结构206接合至第二基板404。第二基板404可包含互补金氧半基板，其具有一或多个半导体装置406与介电结构410。上述介电结构410包含多个金属内连线层408。在其他实施例中，第二基板404可为处理基板(未图示)。在一些实施例中，第二基板404可经由接合层接合至介电结构206。在一些实施例中，接合层可包含中间接合氧化物层(未图示)。在一些实施例中，接合工艺可包含熔融接合工艺。
如图12的剖视图1200所示，可选择性地蚀刻基板302的背面302b以形成接合垫区303(如接合垫开口)延伸穿过基板302。在一些实施例中，蚀刻工艺可包含多重蚀刻工艺。在一些实施例中，可依据遮罩层1204将基板302的背面302b选择性地暴露至蚀刻品1202。在多种实施例中，蚀刻品1202可包含干蚀刻品(如选择性离子蚀刻)及/或湿蚀刻品(如氢氧化四乙基铵、氢氧化钾或类似物)。在一些实施例中，第一钝化层304形成于接合垫区303中。第一钝化层304可包含介电层，其沉积方法可为气相沉积工艺如物理气相沉积、化学气相沉积、电浆增强化学气相沉积或类似沉积方法。
在一些实施例中，在形成接合垫区303之前，可先形成第二钝化层316与介电材料318的层状物于基板302的背面302b上。在一些实施例中，第二钝化层316可包含抗反射涂层。介电材料318的层状物可形成于第二钝化层316上。在一些实施例中，介电材料318的层状物可包含氧化物。在一些实施例中，第二钝化层316与介电材料318的层状物的沉积方法可为气相沉积工艺如化学气相沉积、物理气相沉积、电浆增强化学气相沉积或类似沉积方法。
如图13的剖视图1300所示，形成接合垫306于接合垫区303中的第一钝化层304上。接合垫306延伸至电性接触第一金属内连线线路210a。在一些实施例中，介电填充层312形成于接合垫区303中的接合垫306上。介电填充层312可包含氧化物(如氧化硅)，其覆盖部分的接合垫306。在后续接合工艺中，导电凸块307可形成于接合垫306上。上述接合工艺可为打线接合工艺、覆晶接合工艺或类似接合工艺。
如图14的剖视图1400所示，格状结构228形成于介电材料318的层状物上。在一些实施例中，格状结构228的形成方法可为形成介电材料228a(如氧化硅)至介电材料318的层状物的上表面上，以及形成金属228b于介电材料228a上。介电材料228a的形成方法可为沉积工艺。金属228b的形成方法可为沉积工艺及/或电镀工艺(如电镀、无电电镀或类似工艺)。在多种实施例中，金属228b可包含钨、铜或铝铜。接着可蚀刻介电材料228a与金属228b以定义开口1402于格状结构228中。
在形成格状结构228后，形成彩色滤光片226以填入开口1402中。在一些实施例中，彩色滤光片226的形成方法可为形成并图案化彩色滤光层。彩色滤光层形成以填入开口1402的曝光区。彩色滤光层的材料可让特定波长范围的射线(如光)穿透，并阻挡特定范围的波长以外的光。图案化彩色滤光层的方法可为图案化彩色滤光层上的光阻层，并依据光阻层图案施加蚀刻品至彩色滤光层，以及移除光阻层图案。在一些实施例中，在形成彩色滤光层后平坦化彩色滤光层。
如图15的剖视图1500所示，形成微透镜230于彩色滤光片226上。在一些实施例中，微透镜230的形成方法可为沉积微透镜材料于彩色滤光片226上，比如旋转涂布法或沉积工艺。在微透镜材料上，图案化具有弧状上表面的微透镜模板(未图示)。在一些实施例中，微透镜模板可包含光阻材料，其曝光方式可采用分布的曝光剂量(以负光阻为例，曲面底部的曝光量较高，而曲面顶部的曝光量较低)，之后再显影并烘烤微透镜模板使其具有圆形的形状。接着依据微透镜模板选择性地蚀刻微透镜材料，以形成微透镜230。
图16为一些实施例中，具有通孔支撑结构配置于接合垫下的集成芯片其形成方法1600的流程图。
附图中的下述方法1600为一系列的动作或事件，但应理解这些动作或事件的顺序并非用以局限本公开实施例。举例来说，可采用不同顺序进行一些动作及/或与其他动作或事件同时进行，不需依附图及/或下述内容的顺序进行。此外，一或多个实施例不需进行所有的步骤。另一方面，可在一或多个分离的步骤及/或态样中进行一或多个下述步骤。
在步骤1602中，形成影像感测单元于基板中。在一些实施例中，影像感测单元包含光二极管，其形成方法为在基板正面中进行一或多个布植工艺。图6为一些实施例中，对应步骤1602的剖视图600。
在步骤1604中，沿着基板正面形成一或多个晶体管。在一些实施例中，一或多个晶体管可包含互补金氧半影像感测器的一或多个传输晶体管、重置晶体管及/或源极追随晶体管。图7与图8为一些实施例中，对应步骤1604的剖视图700与800。
在步骤1606中，形成第一金属内连线线路于层间介电层中，且层间介电层沿着基板的正面。图9为一些实施例中，对应步骤1606的剖视图900。
在步骤1608中，形成通孔支撑结构于第一金属内连线线路上的层间介电层中，且通孔支撑结构包含一或多个通孔配置于第一金属内连线线路上。图10为一些实施例中，对应步骤1608的剖视图1000。
在步骤1610中，一些实施例形成一或多个其他通孔于横向偏离通孔支撑结构处。这些其他通孔比通孔支撑结构中的通孔小。在一些实施例中，可同时形成通孔支撑结构中的一或多个通孔与一或多个其他通孔。图10为一些实施例中，对应步骤1610的剖视图1000。
在步骤1612中，形成一或多个其他金属内连线层于通孔支撑结构上。图10为一些实施例中，对应步骤1612的剖视图1000。
在步骤1614中，一些实施例将基板接合至第二基板。在一些实施例中，基板可经由一或多个中间的层间介电层间接地接合至第二基板。图11为一些实施例中，对应步骤1614的剖视图1100。
在步骤1616中，减少基板厚度。图11为一些实施例中，对应步骤1616的剖视图1100。
在步骤1618中，一些实施例可形成介电材料的钝化层于基板背面上。图12为一些实施例中，对应步骤1618的附图。
在步骤1620中，形成接合垫区。接合垫区自基板背面延伸穿过基板至第一金属内连线线路。图12为一些实施例中，对应步骤1620的剖视图1200。
在步骤1622中，形成接合垫于接合垫区中。图13为一些实施例中，对应步骤1622的剖视图1300。
在步骤1624中，形成彩色滤光片于介电材料层上。图14为一些实施例中，对应步骤1624的剖视图1400。
在步骤1626中，形成微透镜于彩色滤光片上。图15为一些实施例中，对应步骤1626的剖视图1500。
如此一来，本公开实施例关于具有通孔支撑结构于接合垫下的集成芯片，以及其形成方法。
本公开一些实施例关于集成芯片，包括影像感测单元、接合垫区、导电接合垫、通孔支撑结构以及一或多个其他通孔。影像感测单元配置于基板中。接合垫区延伸穿过基板，其中接合垫区自基板的背面延伸至介电结构中的第一金属内连线线路，且介电结构沿着基板的正面配置。导电接合垫配置于接合垫区中并接触第一金属内连线线路。通孔支撑结构配置于介电结构中并包含一或多个通孔，且通孔与导电接合垫的间隔有第一金属内连线线路。一或多个其他通孔配置于介电结构中并横向偏离接合垫区。通孔的尺寸大于其他通孔。
本公开其他实施例关于集成芯片，包含基板、接合垫区、以及通孔支撑结构。接合垫配置于接合垫区中。接合垫区自基板的背面延伸至介电结构中的第一金属内连线线路，且该介电结构沿着基板正面。通孔支撑结构包括一或多个通孔配置于介电结构中，且通孔与基板的间隔有第一金属内连线线线路。通孔支撑结构的金属图案密度大于或等于约40％。
本公开其他实施例关于集成芯片的形成方法，包括以下步骤：沿着基板的正面形成一或多个晶体管。此方法亦包括形成第一金属内连线线路于第一层间介电层中，且第一层间介电层沿着基板的正面。此方法亦包括形成通孔支撑结构于第二层间介电层中，通孔支撑结构包括一或多个通孔配置于第一金属内连线线路下，且第二层间介电层与基板的间隔有第一层间介电层。此方法亦包括形成一或多个其他通孔于第二层间介电层中，其中通孔的尺寸大于其他通孔。此方法亦包括减少基板的厚度，以及形成接合垫区于通孔支撑结构上，其中接合垫区延伸穿过基板以达该第一金属内连线线路。此方法亦包括形成接合垫于接合垫区中。
上述实施例的特征有利于本技术领域技术人员理解本公开。本技术领域技术人员应理解可采用本公开实施例作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域技术人员亦应理解，这些等效置换并未脱离本公开实施例的精神与范畴，并可在未脱离本公开实施例的精神与范畴的前提下进行改变、替换、或更动。
本公开的一种具体实施方式，其中一或多个所述通孔与所述其他通孔的下表面实质上共平面并面对该基板。
本公开的一种具体实施方式，其中一或多个所述通孔的尺寸大于约130％的一或多个所述其他通孔的尺寸。
本公开的一种具体实施方式，其中一或多个所述通孔各自具有第一尺寸的宽度，并隔有第二尺寸的间距，且第二尺寸的间距小于第一尺寸的宽度。
本公开的一种具体实施方式，其中该通孔支撑结构的金属图案密度大于或等于约19％。
本公开的一种具体实施方式，其中该通孔支撑结构的金属图案密度大于或等于约40％。
本公开的一种具体实施方式，其中一或多个所述通孔其长度延着一第一方向延伸，其宽度沿着一第二方向延伸，且该第一方向垂直于该第二方向；以及其中长度大于宽度。
本公开的一种具体实施方式，其中长度大于两倍的宽度。
本公开的一种具体实施方式，其中一或多个所述通孔各自包含侧壁围绕一或多个开口，且一或多个所述开口延伸穿过一通孔。
本公开的一种具体实施方式，所述集成芯片还包括一通孔阵列和多个第二通孔，所述通孔阵列包含多个第一通孔配置于该通孔支撑结构下；所述第二通孔配置于横向偏离开接合垫区处，其中多个所述第二通孔的尺寸与多个所述第一通孔的尺寸相同。
本公开的一种具体实施方式，所述集成芯片还包括多个导电接点配置于一该第一金属内连线线路与该基板之间的一第一层间介电层上，其中该接合垫区延伸穿过该第一层间介电层。
本公开提供一种集成芯片，包括基板、接合垫、通孔支撑结构，所述接合垫配置于延伸穿过该基板的一接合垫区中，其中该接合垫区自该基板的背面延伸至一介电结构中的一第一金属内连线线路，且该介电结构沿着该基板正面；以及所述通孔支撑结构包括一或多个通孔配置于该介电结构中，且一或多个所述通孔与该基板的间隔有该第一金属内连线线线路，其中该通孔支撑结构的金属图案密度大于或等于约40％。
本公开的一种具体实施方式，其中一或多个所述通孔各自具有一宽度，并隔有一间距，且该间距小于该宽度。
本公开的一种具体实施方式，其中一或多个所述通孔其长度延着一第一方向延伸，其宽度沿着一第二方向延伸，且该第一方向垂直于该第二方向；以及其中长度大于宽度。
本公开的一种具体实施方式，其中一或多个所述通孔各自包含侧壁围绕一或多个开口，且一或多个所述开口延伸穿过一通孔。
本公开的一种具体实施方式，所述集成芯片还包括一或多个其他通孔，其具有面对该基板的下表面，且一或多个所述其他通孔的下表面与一或多个所述通孔面对该基板的下表面共平面，其中一或多个所述其他通孔小于一或多个所述通孔。
本公开提供一种集成芯片的形成方法，包括以下步骤：
沿着该基板的正面形成一或多个晶体管；
形成一第一金属内连线线路于一第一层间介电层中，且该第一层间介电层沿着该基板的正面；
形成一通孔支撑结构于一第二层间介电层中，该通孔支撑结构包括一或多个通孔配置于该第一金属内连线线路下，且该第二层间介电层与该基板的间隔有该第一层间介电层；
形成一或多个其他通孔于该第二层间介电层中，其中一或多个所述通孔的尺寸大于一或多个所述其他通孔；
减少该基板的厚度；
形成一接合垫区于该通孔支撑结构上，其中该接合垫区延伸穿过该基板以达该第一金属内连线线路；以及
形成一接合垫于该接合垫区中。
本公开的一种具体实施方式，其中一或多个所述通孔与一或多个所述其他通孔的下表面实质上共平面且面对该基板。
本公开的一种具体实施方式，其中一或多个所述通孔各自具有第一尺寸的宽度，并隔有第二尺寸的间距，且间距小于宽度。
本公开的一种具体实施方式，其中该通孔支撑结构的金属图形密度大于或等于约40％。

Claims (1)

1.一种集成芯片，包括：
一影像感测单元，配置于一基板中；
一接合垫区，延伸穿过该基板，其中该接合垫区自该基板的背面延伸至一介电结构中的一第一金属内连线线路，且该介电结构沿着该基板的正面配置；
一导电接合垫，配置于该接合垫区中并接触该第一金属内连线线路；
一通孔支撑结构，配置于该介电结构中并包含一或多个通孔，且一或多个所述通孔与该导电接合垫的间隔有该第一金属内连线线路；以及
一或多个其他通孔，配置于该介电结构中并横向偏离该接合垫区，其中一或多个所述通孔的尺寸大于一或多个所述其他通孔。
CN201611245732.2A 2015-12-29 2016-12-29 集成芯片与其形成方法 Active CN107039478B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562272138P 2015-12-29 2015-12-29
US62/272,138 2015-12-29
US15/380,186 US10038025B2 (en) 2015-12-29 2016-12-15 Via support structure under pad areas for BSI bondability improvement
US15/380,186 2016-12-15

Publications (2)

Publication Number Publication Date
CN107039478A true CN107039478A (zh) 2017-08-11
CN107039478B CN107039478B (zh) 2020-06-30

Family

ID=59086582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611245732.2A Active CN107039478B (zh) 2015-12-29 2016-12-29 集成芯片与其形成方法

Country Status (4)

Country Link
US (4) US10038025B2 (zh)
JP (1) JP6388631B2 (zh)
CN (1) CN107039478B (zh)
TW (1) TWI665793B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119433A (zh) * 2018-08-29 2019-01-01 德淮半导体有限公司 堆叠式图像传感器及其制造方法
CN112736066A (zh) * 2019-10-28 2021-04-30 南亚科技股份有限公司 半导体元件及其制备方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038025B2 (en) 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10249675B1 (en) * 2017-09-18 2019-04-02 OmniVision Technolgies, Inc. Backside illuminated image sensor with self-aligned metal pad structures
US10510794B2 (en) * 2017-10-31 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor image sensor
KR102578569B1 (ko) * 2019-01-22 2023-09-14 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
KR102581170B1 (ko) * 2019-01-22 2023-09-21 주식회사 디비하이텍 후면 조사형 이미지 센서 및 그 제조 방법
US11075161B2 (en) 2019-06-13 2021-07-27 International Business Machines Corporation Large via buffer
US10991667B2 (en) 2019-08-06 2021-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structure for bond pad structure
US11424204B2 (en) * 2019-08-15 2022-08-23 Mediatek Inc. Semiconductor component and manufacturing method thereof
US11217547B2 (en) * 2019-09-03 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure with reduced step height and increased electrical isolation
US11239164B2 (en) 2020-02-26 2022-02-01 Nanya Technology Corporation Semiconductor device with metal plug having rounded top surface
US11652127B2 (en) * 2020-04-17 2023-05-16 Taiwan Semiconductor Manufacturing Company Limited Image sensor device and methods of forming the same
TWI756860B (zh) * 2020-10-08 2022-03-01 緯創資通股份有限公司 訊號傳輸之通道結構
US20220367554A1 (en) * 2021-05-17 2022-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with high via density

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466207A (zh) * 2002-07-02 2004-01-07 台湾积体电路制造股份有限公司 金属垫与接合垫区的结构
CN1505140A (zh) * 2002-12-03 2004-06-16 台湾积体电路制造股份有限公司 接合垫区的结构
US20100263913A1 (en) * 2009-04-15 2010-10-21 International Business Machines Corporation Metal wiring structures for uniform current density in c4 balls
CN101989610A (zh) * 2009-07-29 2011-03-23 台湾积体电路制造股份有限公司 集成电路与背面及正面受光型图像传感器
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6459150B1 (en) * 2000-08-17 2002-10-01 Industrial Technology Research Institute Electronic substrate having an aperture position through a substrate, conductive pads, and an insulating layer
US6528857B1 (en) * 2000-11-13 2003-03-04 Amkor Technology, Inc. Chip size image sensor bumped package
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
EP1519411A3 (en) 2003-09-26 2010-01-13 Panasonic Corporation Semiconductor device and method for fabricating the same
JP4579621B2 (ja) 2003-09-26 2010-11-10 パナソニック株式会社 半導体装置
JP2005243907A (ja) 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US7973380B2 (en) * 2005-11-23 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for providing metal extension in backside illuminated sensor for wafer level testing
KR100881458B1 (ko) * 2007-02-23 2009-02-06 삼성전자주식회사 마이크로렌즈 보호패턴을 갖는 촬상소자, 카메라모듈, 및그 제조방법
US7675131B2 (en) * 2007-04-05 2010-03-09 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabricating the same
US9136259B2 (en) * 2008-04-11 2015-09-15 Micron Technology, Inc. Method of creating alignment/centering guides for small diameter, high density through-wafer via die stacking
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
US7932170B1 (en) * 2008-06-23 2011-04-26 Amkor Technology, Inc. Flip chip bump structure and fabrication method
US8344471B2 (en) 2009-07-29 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process
US8748305B2 (en) * 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US20110156260A1 (en) 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
JP2010199602A (ja) 2010-04-16 2010-09-09 Sony Corp 固体撮像素子及びその製造方法
US8426961B2 (en) * 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US20120162928A1 (en) * 2010-10-22 2012-06-28 Endicott Interconnect Technologies, Inc. Electronic package and method of making same
US9559137B2 (en) * 2010-11-05 2017-01-31 Visera Technologies Company Limited Color filter of illumination image sensor and method for fabricating the same
US8546900B2 (en) * 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US9013022B2 (en) * 2011-08-04 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure including glue layer and non-low-k dielectric layer in BSI image sensor chips
US20130328151A1 (en) * 2012-06-07 2013-12-12 Ching-Hung Kao Integrated circuit structure, back side illumination image sensor and integrated circuit process thereof
US10600657B2 (en) * 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9490292B1 (en) * 2013-03-15 2016-11-08 Hrl Laboratories, Llc Dual-band detector array
JP6200188B2 (ja) 2013-04-08 2017-09-20 キヤノン株式会社 固体撮像装置、その製造方法及びカメラ
US9165877B2 (en) * 2013-10-04 2015-10-20 Mediatek Inc. Fan-out semiconductor package with copper pillar bumps
US9806119B2 (en) * 2014-01-09 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC seal ring structure and methods of forming same
US9634053B2 (en) * 2014-12-09 2017-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor chip sidewall interconnection
US10038026B2 (en) * 2015-06-25 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for bonding improvement
US10833119B2 (en) * 2015-10-26 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for front side illuminated image sensor
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10297631B2 (en) * 2016-01-29 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Metal block and bond pad structure
US9899443B2 (en) * 2016-07-22 2018-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Complementary metal-oxide-semiconductor (CMOS) image sensor (CIS) package with an image buffer
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
US10163773B1 (en) * 2017-08-11 2018-12-25 General Electric Company Electronics package having a self-aligning interconnect assembly and method of making same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466207A (zh) * 2002-07-02 2004-01-07 台湾积体电路制造股份有限公司 金属垫与接合垫区的结构
CN1505140A (zh) * 2002-12-03 2004-06-16 台湾积体电路制造股份有限公司 接合垫区的结构
US20100263913A1 (en) * 2009-04-15 2010-10-21 International Business Machines Corporation Metal wiring structures for uniform current density in c4 balls
CN101989610A (zh) * 2009-07-29 2011-03-23 台湾积体电路制造股份有限公司 集成电路与背面及正面受光型图像传感器
CN102867832A (zh) * 2011-07-07 2013-01-09 台湾积体电路制造股份有限公司 具有接合焊盘结构的背照式传感器及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109119433A (zh) * 2018-08-29 2019-01-01 德淮半导体有限公司 堆叠式图像传感器及其制造方法
CN112736066A (zh) * 2019-10-28 2021-04-30 南亚科技股份有限公司 半导体元件及其制备方法
CN112736066B (zh) * 2019-10-28 2024-05-28 南亚科技股份有限公司 半导体元件及其制备方法

Also Published As

Publication number Publication date
US20190057998A1 (en) 2019-02-21
US20180350865A1 (en) 2018-12-06
US20200135794A1 (en) 2020-04-30
CN107039478B (zh) 2020-06-30
JP6388631B2 (ja) 2018-09-12
US11069736B2 (en) 2021-07-20
TW201725715A (zh) 2017-07-16
US10038025B2 (en) 2018-07-31
US10283549B2 (en) 2019-05-07
JP2017120912A (ja) 2017-07-06
US10566374B2 (en) 2020-02-18
TWI665793B (zh) 2019-07-11
US20170186802A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
CN107039478A (zh) 集成芯片与其形成方法
US11817470B2 (en) Stacked substrate structure with inter-tier interconnection
JP6259418B2 (ja) 縦方向に集積化される背面照射型イメージセンサ装置
US10510912B2 (en) Image sensor device and method
CN109585466A (zh) 互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法
US9406711B2 (en) Apparatus and method for backside illuminated image sensors
US10818720B2 (en) Stacked image sensor having a barrier layer
CN106611766A (zh) 背照式图像传感器及其形成方法
TW201517256A (zh) 半導體裝置與其形成方法與影像感測裝置
TWI815124B (zh) 影像感測器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant