CN107025090A - 具对数计算功能的解码模块 - Google Patents

具对数计算功能的解码模块 Download PDF

Info

Publication number
CN107025090A
CN107025090A CN201610515499.9A CN201610515499A CN107025090A CN 107025090 A CN107025090 A CN 107025090A CN 201610515499 A CN201610515499 A CN 201610515499A CN 107025090 A CN107025090 A CN 107025090A
Authority
CN
China
Prior art keywords
parameter
output
decoder module
difference
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610515499.9A
Other languages
English (en)
Inventor
顾育先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MStar Semiconductor Inc Taiwan
Original Assignee
MStar Semiconductor Inc Taiwan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MStar Semiconductor Inc Taiwan filed Critical MStar Semiconductor Inc Taiwan
Publication of CN107025090A publication Critical patent/CN107025090A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
    • H03M13/112—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule with correction functions for the min-sum rule, e.g. using an offset or a scaling factor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/40—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using contact-making devices, e.g. electromagnetic relay
    • G06F7/42—Adding; Subtracting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及一种用于通信装置的解码模块，包含有第一计算单元，用来输出第一参数与第二参数中具有最大数值者作为第一输出参数；第一算术单元，用来计算第三参数与第一斜率相乘的第一乘积，及计算第一常数与第一乘积间的第一差值；第二算术单元，用来计算第三参数与第二斜率相乘的第二乘积，及第二常数与第二乘积间的第二差值；第二计算单元，从第三常数、第一差值及第二差值中取具有最大数值者，并产生第二输出参数，其中第三常数为零；以及加法单元，用来累加第一输出参数及第二输出参数，以产生输出资讯；其中通信装置根据输出资讯，决定数据位元。

Description

具对数计算功能的解码模块
技术领域
本发明涉及一种解码模块，尤指一种利用多条曲线实施对数方程式计算的解码模块。
背景技术
在一无线通信***的无线通道传送无线信号时，无线信号可能会在通过无线通道的过程中遭受频率及时间选择性衰落衰退，从而导致信号失真。为了降低无线通道所造成的影响，无线通信***中一传送器会预先对传输数据进行编码(Encoding)、调制(Modulating)、交错(Interleaving)等程序，再透过无线方式进行传输。如此一来，于无线通信***中一接收器接收无线信号时，接收器即可利用接收到的无线信号进行通道估测(Channel Estimation)、解调(Demodulating)、错误更正解码(Error CorrectionDecoding，ECC Decoding)等程序，以回复受损的接收信号。
典型接收器包含一通道估测器及一错误更正解码器。通道估测器用来估测通道响应(Channel Response)以回复接收信号相位及振幅的失真，而错误更正解码器则根据一错误更正码，校正接收信号中决策错误的位元。常用的错误更正码有回旋码(ConvolutionalCode)、低密度奇偶校验码(Low Density Parity Check Code，LDPC)及涡轮码(TurboCode)等等。由于涡轮码已被证实可接近传输理论的谢农极限(Shannon Limit)，因此近年来涡轮码被广泛地使用在卫星通信、数位影像传输以及第三代合作伙伴计画(3GPP)长程演进计画(Long Term Evolution,LTE)中。
然而，在进行涡轮码的解码程序时，错误更正解码器可能需要实施对数(Logarithm)方程式的计算。计算对数方程式造成涡轮码的解码程序复杂度大幅上升，从而影响接收器的解码效能。因此，如何以简洁的方式来计算对数方程式便成为业界亟欲探讨的议题。
发明内容
为了解决上述的问题，本发明提供一种利用多条曲线实施对数方程式计算的解码模块。
在一方面，本发明揭示一种解码模块，用于一通信装置。该通信装置接收一输入信号并根据该输入信号中一数据位元、对应于该数据位元的一第一检查位元及一第二检查位元产生一第一参数及一第二参数。该解码模块包含有一第一计算单元，用来输出该第一参数与该第二参数中具有最大数值者作为一第一输出参数；一第一算术单元，用来计算一第三参数与一第一斜率相乘的一第一乘积，及计算一第一常数与该第一乘积间的一第一差值；一第二算术单元，用来计算该第三参数与一第二斜率相乘的一第二乘积，及一第二常数与该第二乘积间的一第二差值；一第二计算单元，从一第三常数、该第一差值及该第二差值中取具有最大数值者，并产生一第二输出参数，其中该第三常数为零；以及一加法单元，用来累加该第一输出参数及一第二输出参数，以产生一输出资讯；其中该通信装置根据该输出资讯，决定该数据位元。
在另一方面，本发明揭示露一种解码模块，用于一通信装置。该通信装置接收一输入信号并根据该输入信号中一数据位元、对应于该数据位元的一第一检查位元及一第二检查位元产生一第一参数及一第二参数。该解码模块包含有一第一计算单元，用来输出该第一参数与该第二参数中具有最大数值者作为一第一输出参数；一第一算术单元，用来计算一第三参数代入一第一曲线函数所取得的一第一数值；一第二算术单元，用来计算该第三参数代入一第二曲线函数所取得的一第二数值；一第二计算单元，从一常数、该第一数值及该第二数值中取具有最大数值者，并产生一第二输出参数，其中该常数为零；以及一加法单元，用来累加该第一输出参数及一第二输出参数，以产生一输出资讯；其中该通信装置根据该输出资讯，决定该数据位元；其中该第一曲线函数及该第二曲线函数为n次函数且n大于等于1。
附图说明
图1为本发明实施例一解码装置的示意图。
图2为本发明实施例中对数曲线与直线间关系的示意图。
图3为本发明实施例一解码模块的示意图。
图4为本发明实施例一计算单元的示意图。
图5为本发明实施例一解码模块的示意图。
图6为本发明实施例一解码模块的示意图。
符号说明
10 解码装置
30、50、60 解码模块
300、306、40、500、506 计算单元
302、304、502、504、600 算术单元
308 乘法单元
310、508 加法单元
312、316、510、514、602 乘法器
314、318、512、516、604 加法器
400 比较器
402 多工器
ARI1、ARI2 算术模块
A、B、d、D 参数
C1、C2、o1～o3 常数项
DEI1、DEI2 解交织器
INT1、INT2 交织器
LLR(ui)、LLR(p)、LLR(q) 输入资讯
LLR1(ui)、LLR2(ui)、LLR1e(ui)、LL 外部资讯
LLR_p1(ui)、LLR_p2(ui) 事前资讯
m1～m3 斜率
OUT 输出资讯
p、q 检查位元
SISO1、SISO2 软式输入输出解码模块
ui 数据位元
具体实施方式
请参考图1，图1为本发明实施例中一解码装置10的示意图。解码装置10用于一通信***的涡轮码(Turbo Code)解码器，用来产生用于判断数据位元ui的输出资讯OUT。如第1图所示，解码装置10包含有软式输入输出(Soft-In Soft-out，SISO)解码模块SISO1、SISO2、算术模块ARI1、ARI2、交织器(Interleaver)INT1、INT2及解交织器(De-Interleaver)DEI1、DEI2。解码装置10具有3个输入资讯LLR(ui)、LLR(p)及LLR(q)，其中p、q为数据位元ui的检查位元且LLR(ui)、LLR(p)及LLR(q)分别为数据位元ui、检查位元p、q的对数概似比(Log-Likelihood Ratio，LLR)。软式输入输出解码模块SISO1用来根据输入资讯LLR(ui)、LLR(p)及事前资讯LLR_p1(ui)，产生外部资讯LLR1(ui)。算术单元ARI1将外部资讯LLR1(ui)减去输入资讯LLR(ui)及事前资讯LLR_p1(ui)后，产生外部资讯LLR1e(ui)至交织器INT1，以使交织器INT1重新排列外部资讯LLR1e(ui)来产生输出至软式输入输出解码模块SISO2的事前资讯LLR_p2(ui)。相似地，软式输入输出解码模块SISO2根据交织后的输入资讯LLR(ui)及输入资讯LLR(q)及事前资讯LLR_p2(ui)，产生外部资讯LLR2(ui)。算术单元ARI2将外部资讯LLR2(ui)减去交织后的输入资讯LLR(ui)及事前资讯LLR_p2(ui)后，产生外部资讯LLR2e(ui)至解交织器DEI1，以使解交织器DEI1重新排列外部资讯LLR2e(ui)来产生输出至软式输入输出解码模块SISO1的事前资讯LLR_p1(ui)。透过重复上述递回式解码程序，解码装置10可产生可靠的软式输出资讯OUT。如此一来，通信***即可根据输出资讯OUT，决定数据位元ui的值。
为了进行递回式解码程序，解码装置10必须具有计算对数的功能。举例来说，于计算对数概似比时，软式输入输出解码模块SISO1、SISO2需要计算下列方程式：
ln(eA+eB) (1)
其中，于软式输入输出解码模块SISO1中，参数A、B可为依据输入资讯LLR(ui)、LLR(p)与外部资讯LLR1(ui)所产生的的数值，而于软式输入输出解码模块SISO2中，参数A、B可为依据输入资讯LLR(p)、LLR(q)与外部资讯LLR2(ui)所产生的数值。方程式(1)可被化简为：
ln(eA+eB)＝max(A,B)+llrscale*ln(1+e-d) (2)
其中，且llrscale为一比例参数。在一实施例中，软式输入输出解码模块SISO1与SISO2可利用3条直线L1～L3来近似ln(1+e-d)的数值，以降低实现计算对数功能的硬体成本。请参考图2，图2绘示有ln(1+e-d)及直线L1～L3。在图2中，直线L1～L3可以下列函数表示：
L1:Y＝0 (3)
L2:Y＝o1-m1*d (4)
L3:Y＝o2-m2*d (5)
其中，(－m1)、(－m2)分别为直线L2、L3的斜率，o1、o2则分别为直线L2、L3的常数项。在一实施例中，常数项o1、o2及斜率(－m1)、(－m2)可利用最小平方法取得。如图2所示，此实施例是以直线L1～L3中的最大值来近似ln(1+e-d)的数值(即在此状况下，方程式(2)可改写为：
ln(eA+eB)＝max(A,B)+llrscale*max(0,o1-m1*d,o2-m2*d) (6)
由方程式(6)可知，藉由利用直线L1～L3来近似ln(1+e-d)的数值，本发明实施例可使用简单的计算程序来完成自然对数的计算。如此一来，实现计算对数功能的硬件成本可获得大幅的下降。
根据不同应用及设计理念，实现计算对数功能的硬件可以各式各样的方式来实现。请参考图3，图3为本发明一解码模块30的示意图。解码模块30可用于图1所示的软式输入输出模块SISO1、SISO2中，用来实现对数计算功能。如图3所示，解码模块30包含有计算单元300、306、算术单元302、304、乘法单元308及加法单元310。计算单元300用来接收参数A、B，并输出参数A、B中具有最大数值者至加法单元310。算术单元302包含有乘法器312及加法器314，用来计算常数项o1减去参数d与斜率m1乘积的值，并将计算结果输出至计算单元306。其中，参数且llrscale为一比例参数。相似地，算术单元304包含有乘法器316及加法器318，用来计算常数项o2减去参数d与斜率m2乘积的值，并将计算结果输出至计算单元306。于接收到算术单元304、306的计算结果后，计算单元310输出所接收到的参数中具有最大数值者至乘法单元308。乘法单元308用来将计算单元310的输出乘上比例参数llrscale后，输出至加法单元310。加法单元310将所接收到的信号相加即可产生方程式(6)的计算结果来实现对数计算功能。
请参考图4，图4为本发明实施例中一计算单元40的示意图，其中计算单元40可用来实现图3所示的计算单元300。在图4中，计算单元40包含有一比较器400及一多工器402。比较器400用来比较输入参数A、B之数值大小，并据以输出控制信号CON至多工器402。根据控制信号CON，多工器402输出输入参数A、B中具有最大数值者。本领域具通常知识者应可依据图4所示计算单元40的架构，实现图3所示的计算单元306，为求简洁，在此不赘述。
进一步地，方程式(6)可被改写为：
ln(eA+eB)＝max(A,B)+llrscale*max(0,o1-m1*d,o2-m2*d)
＝max(A,B)+max(0,llrscale*o1-llrscale*m1*d,llrscale*o2-llrscale*m2*d)
＝max(A,B)+max(0,C1-m1*D,C2-m2*D) (7)
其中，C1＝llrscale*o1，C2＝llrscale*o2，
在方程式(7)中，比例参数llrscale被整合入max(0,o1-m1*d,o2-m2*d)的计算过程中。由方程式(7)可知，透过改变用来近似ln(1+e-d)参数的直线函数的常数项及变数，计算对数的过程可被进一步简化。
请参考图5，图5为本发明实施例中一解码模块50的示意图。解码模块50可用于图1所示的软式输入输出解码模块SISO1、SISO2中，用来实现对数计算功能。如图5所示，解码模块50包含有计算单元500、506、算术单元502、504及加法单元508。计算单元500用来接收参数A、B，并输出参数A、B中具有最大数值者至加法单元508。算术单元502包含有乘法器510及加法器512，用来计算常数项C1减去参数D与斜率m1乘积的值，并将计算结果输出至计算单元506。相似地，算术单元504包含有乘法器514及加法器516，用来计算常数项C2减去参数D与斜率m2乘积的值，并将计算结果输出至计算单元506。在此实施例中，由于比例参数llrscale已并入常数项C1、C2及参数D，因此计算单元510可直接输出所接收到的参数中具有最大数值者至加法单元508。加法单元510将所接收到的信号相加后，即可产生方程式(7)的计算结果来实现对数计算功能。相较于图3所示的计算单元300，计算单元500节省了一个乘法器，从而进一步降低实现对数计算功能的硬件成本。
根据不同应用及设计理念，本领域具通常知识者针对上述实施例应可据以实施合适的更动及修改。举例来说，具有对数计算功能的解码模块30、50不限于应用在涡轮码解码器，而可应用于任何需要实现对数计算功能(如计算事后机率)的运算装置内，且不限于此。
在一实施例中，用来近似ln(1+e-d)的直线L1～L3可改为多次方函数(如n次函数，n大于等于1)所形成的曲线。值得注意的是，直线L1～L3为多次方函数的次数为1时的实施例。多次方函数的系数可使用多项式拟合法(Polynomial Fitting)计算取得，且不限于此。在此实施例中，第3图所示的算术单元302将参数d代入一曲线函数CUR1，并将所得的一第一数值输出至计算单元306。相似地，算术单元304将参数d代入另一曲线函数CUR2，并将所得的一第二数值输出至计算单元306。如此一来，解码模块30即可以多条曲线来近似对数曲线，从而实现对数计算。
此外，用来近似ln(1+e-d)的直线数目亦可被合适地调整。在一实施例中，用来近似ln(1+e-d)的直线数目由3条更动为4条(如图2所示的直线L1～L3与新增的直线L4)。在此实施例中，方程式(2)可改写为：
ln(eA+eB)＝max(A,B)+llrscale*max(0,o1-m1*d,o2-m2*d,o3-m3*d) (8)
其中，(－m1)、(－m2)、(－m3)分别为直线L2～L4的斜率，o1～o3则分别为直线L2～L4的常数项，且L1为Y＝0的直线。
请参考图6，第6图为本发明一解码模块60的示意图。解码模块60可用于图1所示的软式输入输出解码模块SISO1、SISO2中，用来实现对数计算功能。解码模块60相似于图3所示的解码模块30，因此具有相似功能的信号及元件沿用相同的符号。相较于第3图所示的解码模块30，解码模块60新增一算术单元600。算术单元600包含有乘法器602及加法器604，用来计算计算常数项o3减去参数d与斜率m3乘积的值，并将计算结果输出至计算单元306。计算单元306改为输出算术单元302、304、600的计算结果及0中具有最大数值者至乘法单元308。如此一来，加法单元310将所接收到的信号相加后，即可产生方程式(8)的计算结果来实现对数计算功能。
综上所述，透过利用多条直线来近似对数曲线，上述实施例的解码装置可利用简洁的硬件架构来实现对数计算功能，从而大幅降低硬体成本及运算成本。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (9)

1.一种解码模块，用于一通信装置，其中该通信装置接收一输入信号并根据该输入信号中一数据位元、对应于该数据位元的一第一检查位元及一第二检查位元产生一第一参数及一第二参数，该解码模块包含有：
一第一计算单元，用来输出该第一参数与该第二参数中具有最大数值者作为一第一输出参数；
一第一算术单元，用来计算一第三参数与一第一斜率相乘的一第一乘积，及计算一第一常数与该第一乘积间的一第一差值；
一第二算术单元，用来计算该第三参数与一第二斜率相乘的一第二乘积，及一第二常数与该第二乘积间的一第二差值；
一第二计算单元，从一第三常数、该第一差值及该第二差值中取具有最大数值者，并产生一第二输出参数，其中该第三常数为零；以及
一加法单元，用来累加该第一输出参数及一第二输出参数，以产生一输出资讯；
其中该通信装置根据该输出资讯，决定该数据位元。
2.如权利要求1所述的解码模块，其特征在于，还包含有：
一乘法单元，用来将第三常数、该第一差值及该第二差值中具有最大数值者乘以一比例参数后作为该第二输出参数；
其中该第三参数为该比例参数的倒数与第一参数及第二参数间的绝对差值间乘积的绝对值。
3.如权利要求1所述的解码模块，其特征在于，该第三参数为该第一参数及第二参数间的差值的绝对值。
4.如权利要求1所述的解码模块，其特征在于，该第一计算单元包含有：
一比较器，用来比较该第一参数及该第二参数，以产生用来指示该第一参数与该第二参数间大小关系的一控制信号；以及
一多工器，用来根据该控制信号，选择该第一参数及该第二参数其中一者作为该第一输出参数。
5.如权利要求1所述的解码模块，其特征在于，该第一算术单元包含有：
一乘法器，用来计算该第三参数与该第一斜率的该第一乘积；以及
一加法器，用来计算该第一常数与该第一乘积间的该第一差值。
6.一种解码模块，用于一通信装置，其中该通信装置接收一输入信号并根据该输入信号中一数据位元、对应于该数据位元的一第一检查位元及一第二检查位元产生一第一参数及一第二参数，该解码模块包含有：
一第一计算单元，用来输出该第一参数与该第二参数中具有最大数值者作为一第一输出参数；
一第一算术单元，用来计算一第三参数代入一第一曲线函数所取得的一第一数值；
一第二算术单元，用来计算该第三参数代入一第二曲线函数所取得的一第二数值；
一第二计算单元，从一常数、该第一数值及该第二数值中取具有最大数值者，并产生一第二输出参数，其中该常数为零；以及
一加法单元，用来累加该第一输出参数及一第二输出参数，以产生一输出资讯；
其中该通信装置根据该输出资讯，决定该数据位元；
其中该第一曲线函数及该第二曲线函数为n次函数且n大于等于1。
7.如权利要求6所述的解码模块，其特征在于，还包含有：
一乘法单元，用来将该常数、该第一数值及该第二数值中具有最大数值者乘以一比例参数后作为输出至该加法单元的该第二输出参数；
其中该第三参数为该比例参数的倒数与第一参数及第二参数间的绝对差值间乘积的绝对值。
8.如权利要求6所述的解码模块，其特征在于，该第三参数为该第一参数及第二参数间的差值的绝对值。
9.如权利要求6所述的解码模块，其特征在于，该第一计算单元包含有：
一比较器，用来比较该第一参数及该第二参数，以产生用来指示该第一参数与该第二参数间大小关系的一控制信号；以及
一多工器，用来根据该控制信号，选择该第一参数及该第二参数其中一者作为该第一输出参数。
CN201610515499.9A 2016-01-29 2016-07-01 具对数计算功能的解码模块 Pending CN107025090A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662288455P 2016-01-29 2016-01-29
US62/288,455 2016-01-29

Publications (1)

Publication Number Publication Date
CN107025090A true CN107025090A (zh) 2017-08-08

Family

ID=59367567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610515499.9A Pending CN107025090A (zh) 2016-01-29 2016-07-01 具对数计算功能的解码模块

Country Status (3)

Country Link
US (1) US20170222755A1 (zh)
CN (1) CN107025090A (zh)
TW (1) TWI583140B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109995691A (zh) * 2017-12-29 2019-07-09 晨星半导体股份有限公司 接收装置及对数概度比产生方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922711B2 (en) * 2001-01-23 2005-07-26 Denso Corporation Approximate calculator for non-linear function and map decoder using same
CN1787423A (zh) * 2004-12-10 2006-06-14 韩国电子通信研究院 接收机及其信号处理方法
JP2008078839A (ja) * 2006-09-20 2008-04-03 Nec Corp 復号器及びその復号方法
TW201516710A (zh) * 2013-10-22 2015-05-01 Nat Univ Tsing Hua 一種決定對數函數單元的硬體實現方法以及執行該方法的電腦程式產品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1547633A (fr) * 1967-10-16 1968-11-29 Labo Cent Telecommunicat Circuit d'addition de nombres binaires provenant du codage non linéaire de signaux
US5365465A (en) * 1991-12-26 1994-11-15 Texas Instruments Incorporated Floating point to logarithm converter
US6594318B1 (en) * 1999-12-02 2003-07-15 Qualcomm Incorporated Method and apparatus for computing soft decision input metrics to a turbo decoder
EP2273494A3 (en) * 2004-09-17 2012-11-14 Panasonic Corporation Scalable encoding apparatus, scalable decoding apparatus
US7539717B2 (en) * 2005-09-09 2009-05-26 Via Technologies, Inc. Logarithm processing systems and methods
CN101919164B (zh) * 2007-12-11 2013-10-30 日本电信电话株式会社 编码方法、解码方法、使用了这些方法的装置、程序、记录介质
WO2010028292A1 (en) * 2008-09-06 2010-03-11 Huawei Technologies Co., Ltd. Adaptive frequency prediction
US8284971B2 (en) * 2008-11-21 2012-10-09 Envoy Medical Corporation Logarithmic compression systems and methods for hearing amplification

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6922711B2 (en) * 2001-01-23 2005-07-26 Denso Corporation Approximate calculator for non-linear function and map decoder using same
CN1787423A (zh) * 2004-12-10 2006-06-14 韩国电子通信研究院 接收机及其信号处理方法
JP2008078839A (ja) * 2006-09-20 2008-04-03 Nec Corp 復号器及びその復号方法
TW201516710A (zh) * 2013-10-22 2015-05-01 Nat Univ Tsing Hua 一種決定對數函數單元的硬體實現方法以及執行該方法的電腦程式產品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109995691A (zh) * 2017-12-29 2019-07-09 晨星半导体股份有限公司 接收装置及对数概度比产生方法

Also Published As

Publication number Publication date
TW201810960A (zh) 2018-03-16
US20170222755A1 (en) 2017-08-03
TWI583140B (zh) 2017-05-11

Similar Documents

Publication Publication Date Title
JP6542957B2 (ja) 連結コーディング・システムの先進繰り返しデコーディングおよびチャネル評価のためのシステムおよび方法
US6725411B1 (en) Iterated soft-decision decoding of block codes
US7237183B2 (en) Parallel decoding of a BCH encoded signal
WO2019026981A2 (en) ENCODER, DECODER AND TRANSMITTER
US20050185735A1 (en) Method and device for evaluating the noise associated with turbocodes, and systems using them
JP2002185336A (ja) 大最小距離を用いたターボ符号化方法及びそれを実現するシステム
Gabay et al. Joint source-channel coding using real BCH codes for robust image transmission
CN108809477B (zh) 重叠复用***的处理方法、装置及***
Boiko et al. Productivity of telecommunication systems with modified signal-code constructions
CN107025090A (zh) 具对数计算功能的解码模块
US20030088823A1 (en) Decoder an decoding method
CN109412752A (zh) 极化码的非相干检测接收机、***及方法
KR20070058429A (ko) 터보디코더 위상 시프트를 보상하기 위한 시스템
EP2639962B1 (en) Joint message-passing decoding of a differential code and a channel code
TWI650954B (zh) 用於通訊系統中迴旋碼解碼裝置的解碼方法及相關的判斷模組
CN104935407B (zh) 一种非正交频谱的Turbo‑DFH编译码方法
US20120076216A1 (en) MIMO Communication Method And Devices
US20180115324A1 (en) Data processing apparatus, and data processing method
Zhang et al. An effective method for automatic recognition of Turbo codes
Li et al. An efficient decoding algorithm for concatenated RS-convolutional codes
Shukhratovich Development and research of a codec based on a high-precision iterative algorithm
EP3361659B1 (en) Dpsk receiver module
Bahirgonde et al. BER analysis of turbo decoding algorithms
Television Technische Univ~ rsiUillt~ Eindhoven
Lwin et al. Convergence acceleration of turbo decoding iterations with the Epsilon algorithm

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170808