CN107017876B - 高频程控容性阻抗电路及测量装置 - Google Patents

Abstract

本发明提供了一种高频程控容性阻抗电路及测量装置，所述高频程控容性阻抗电路包括至少一个高频容性阻抗单元，所述高频容性阻抗单元包括：程控放大器及电容，所述程控放大器与所述电容串联，其中，所述程控放大器的信号输入端作为所述高频容性阻抗单元的信号输入端，所述电容的输出端作为所述高频容性阻抗单元的信号输出端。利用本发明，可以减小现有技术中的程控容性阻抗电路的开关元件导通电阻和寄生电容的影响，提高了程控容性阻抗电路的高频性能。

Description

高频程控容性阻抗电路及测量装置

技术领域

本发明涉及测量技术领域，尤其涉及一种高频程控容性阻抗电路及测量装置。

背景技术

在滤波器、放大器反馈网络等电路结构中往往需要用到容性阻抗元件，该容性阻抗元件通常使用电容器。如果滤波器和放大器反馈网络的频率特性需要调节，就需要用到程控容性阻抗电路，比如：在集成电路***中，由于电容的初始误差比较大，为了获得预期的容性阻抗，需要在集成电路生产和使用过程中调节容性阻抗的大小，这就需要程控容性阻抗电路。

图1是一种现有的程控容性阻抗电路。端子A和端子B是容性阻抗电路的信号端子，这两个端子之间的电路为容性阻抗特性。PMOS(P型绝缘栅场效应管，下简称PMOS)M1和固定电容器C1(下简称电容C1)串联组成一个程控容性阻抗单元，PMOS M2和电容C2串联组成另一个程控容性阻抗单元，这两个程控容性阻抗单元并联组成一个程控容性阻抗电路。

端子E1和端子E2是程控容性阻抗电路的控制端。控制端电位大于等于A端子和B端子电平时，与之连接的PMOS截止；控制端电位低于端子A或端子B电平超过一个阈值电压时，PMOS导通。

当PMOS M1截止，PMOS M2截止时，电容C1和电容C2跟端子A的通路断开，A和B端子之间无容性阻抗特性；当PMOS M1导通，PMOS M2截止时，电容C1跟端子A的通路接通，电容C2跟端子A的通路断开，A和B端子之间的容性阻抗等同于电容C1的容抗；当PMOS M1截止，PMOSM2导通时，电容C1跟端子A的通路断开，电容C2跟端子A的通路接通，A和B端子之间容性阻抗等同于电容C2的容抗；当PMOS M1导通，PMOS M2也导通时，电容C1和电容C2跟端子A的通路均接通，A端子和B端子之间的容性阻抗等同于电容C1与电容C2的容抗之和。

如上所述，通过改变端子E1和端子E2的电平，使得电容C1或电容C2跟端子A的通路接通或断开，从而改变端子A和端子B之间的容性阻抗的大小，实现程控容性阻抗。

图1中现有技术方案中PMOS元件也可以替换为NMOS(N型绝缘栅场效应管，下简称NMOS)元件实现相同的调整容性阻抗的效果。

由于PMOS或NMOS的导通状态下的沟道电阻(下简称导通电阻)和其各个端子之间的寄生电容关联，要使得导通电阻减小，则须要较大尺寸的PMOS或NMOS，同时各个端子之间的寄生电容也会增大；要使得各个端子之间的寄生电容小，则须要减小PMOS或NMOS的尺寸，这时导通电阻会增加。

PMOS或NMOS的导通电阻和各个端子的寄生电容都会降低容性阻抗元件在高频应用下的阻抗和带宽性能，比如频率非常高时容性元件的容抗非常低可以忽略，这时导通电阻阻抗就会在总阻抗中占有主导作用，而往往电路中希望串联电阻越小越好。由于PMOS和NMOS的导通电阻和各个端子间的寄生电容互相矛盾，因此现有方案在高频应用时存在困难。

发明内容

为了减小现有技术中程控容性阻抗电路中的开关元件导通电阻和寄生电容的影响，提高程控容性阻抗电路的高频性能，本发明提供了一种高频程控容性阻抗电路及测量装置。

本发明一方面提供了一种高频程控容性阻抗电路，所述高频程控容性阻抗电路包括至少一个高频容性阻抗单元，所述高频容性阻抗单元包括：程控放大器及电容，所述程控放大器与所述电容串联，其中，所述程控放大器的信号输入端作为所述高频容性阻抗单元的信号输入端，所述电容的输出端作为所述高频容性阻抗单元的信号输出端。

在一实施例中，当所述高频容性阻抗单元为多个时，各高频容性阻抗单元并联连接。

在一实施例中，所述程控放大器为共集电极跟随放大器，所述共集电极跟随放大器包括：第一三极管及第一可控电流源；

所述第一三极管用于对输入信号进行放大或隔离；

所述第一可控电流源包括一电流输出端及一控制端，其中所述电流输出端与所述第一三极管的发射极连接，所述第一可控电流源用于根据所述控制端的信号控制所述三极管的偏置状态。

在一实施例中，所述第一可控电流源为第二三极管，所述第二三极管的基极作为控制端，所述第二三极管的发射极连接接地公共端，所述第二三极管的集电极作为电流输出端，与所述第一三极管的发射极连接。

在一实施例中，所述第一可控电流源还包括一电阻，所述第二三极管的发射极通过所述电阻连接接地公共端。

在一实施例中，所述第一可控电流源为第一场效应晶体管，所述第一场效应晶体管的栅极作为控制端，所述第一场效应晶体管的源极连接接地公共端，所述第一场效应晶体管的漏极作为电流输出端，与所述第一三极管的发射极连接。

在一实施例中，所述第一可控电流源还包括一电阻，所述第一场效应晶体管的源极通过所述电阻连接接地公共端。

在一实施例中，所述第一可控电流源为电压控制电流源。

在一实施例中，所述第一可控电流源包括一恒流源及电子开关，所述恒流源与电子开关串联连接，所述控制端用于控制电子开关接通或断开，以控制所述电流输出端输出的电流为非零值或0。

在一实施例中，所述程控放大器为共漏极跟随放大器，所述共漏极跟随放大器包括：第二场效应晶体管及第二可控电流源；

所述第二场效应晶体管用于对输入信号进行放大或隔离；

所述第二可控电流源包括一电流输出端及一控制端，其中所述电流输出端与所述场效应晶体管的源极连接，所述第二可控电流源用于根据所述控制端的信号控制所述第二场效应晶体管的偏置状态。

在一实施例中，所述第二可控电流源为第三三极管，所述第三三极管的基极作为控制端，所述第三三极管的发射极连接接地公共端，所述第三三极管的集电极作为电流输出端，与所述第二场效应晶体管的源极连接。

在一实施例中，所述第二可控电流源还包括一电阻，所述第三三极管的发射极通过所述电阻连接接地公共端。

在一实施例中，所述第二可控电流源为第三场效应晶体管，所述第三场效应晶体管的栅极作为控制端，所述第三场效应晶体管的源极连接接地公共端，所述第三场效应晶体管的漏极作为电流输出端，与所述第二场效应晶体管的源极连接。

在一实施例中，所述第二可控电流源还包括一电阻，所述第三场效应晶体管的源极通过所述电阻连接接地公共端。

在一实施例中，所述第二可控电流源为电压控制电流源。

在一实施例中，所述第二可控电流源包括一恒流源及电子开关，所述恒流源与电子开关串联连接，所述控制端用于控制电子开关接通或断开，以控制所述电流输出端输出的电流为非零值或0。

在一实施例中，所述第二场效应晶体管为N型MOS管、P型MOS管、N型JFET管或者P型JFET管。

在一实施例中，所述程控放大器为第一运算放大器，所述第一运算放大器的同相输入端为所述高频容性阻抗单元的信号输入端，所述第一运算放大器的反相输入端及其输出端之间连接一反馈电路，所述第一运算放大器的输出端连接所述电容，所述第一运算放大器的使能端为控制端，用于根据加在所述第一运算放大器的控制端的信号控制所述第一运算放大器的工作状态。

本发明另一方面还提供了一种测量装置，所述测量装置包括：第二运算放大器、AD转换器和所述的高频程控容性阻抗电路；

所述高频程控容性阻抗电路与第一电阻并联之后，再并联到所述第二运算放大器的反相输入端和输出端之间，其中所述高频程控容性阻抗电路的输入端与所述第二运算放大器的输出端连接，所述高频程控容性阻抗电路的输出端与所述第二运算放大器的反相输入端连接；

所述第二运算放大器的输出端连接所述AD转换器的输入端，所述第二运算放大器的同相输入端连接接地公共端，其反相输入端与所述测量装置的信号输入端通过一阻抗网络连接。

在一实施例中，所述测量装置还包括一第二电阻，所述高频程控容性阻抗电路与所述第二电阻串联之后再与所述第一电阻并联。

利用本发明，可以减小现有技术中的高频程控容性阻抗电路的开关元件导通电阻和寄生电容的影响，提高了高频程控容性阻抗电路的高频性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有的高频程控容性阻抗电路示意图；

图2为本发明实施例单个高频容性阻抗单元的结构示意图；

图3为本发明实施例一包含共集电极跟随放大器的高频程控容性阻抗电路的示意图；

图4为本发明实施例二包含共集电极跟随放大器的高频程控容性阻抗电路的示意图；

图5为本发明实施例三包含共集电极跟随放大器的高频程控容性阻抗电路的示意图；

图6为本发明实施例四包含共集电极跟随放大器的高频程控容性阻抗电路的示意图；

图7A～图7F为本发明实施例三极管或场效应晶体管组成可控电流源的第一种形式；

图8A～图8F为本发明实施例三极管或场效应晶体管及电阻组成可控电流源的第二种形式；

图9为本发明实施例五包含共集电极跟随放大器的高频程控容性阻抗电路的示意图；

图10为本发明实施例“恒流源和电子开关”组成的可控电流源的示意图；

图11A～图11E为本发明实施例“晶体管+电子开关”组成的可控电流源的示意图；

图12为本发明实施例“运算放大器+晶体管+电阻”组成的可控电流源的示意图；

图13为本发明实施例一包含共漏极跟随放大器的高频程控容性阻抗电路的示意图；

图14为本发明实施例二包含共漏极跟随放大器的高频程控容性阻抗电路的示意图；图15为本发明实施例三包含共漏极跟随放大器的高频程控容性阻抗电路的示意图；

图16为本发明实施例四程控放大器为共漏极跟随放大器的高频程控容性阻抗电路的示意图；

图17为本发明实施例程控放大器为运算放大器的高频程控容性阻抗电路的示意图；

图18为本发明实施例测量装置的结构示意图；

图19为本发明实施例测量装置的另一结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种高频程控容性阻抗电路，该高频程控容性阻抗电路包括至少一个高频容性阻抗单元，此高频容性阻抗单元又包括程控放大器及电容，并且程控放大器与电容串联，其中，上述程控放大器的信号输入端作为上述高频容性阻抗单元的信号输入端，上述电容的输出端作为上述高频容性阻抗单元的信号输出端。

利用本发明，可以减小现有技术中的程控容性阻抗电路的开关元件导通电阻和寄生电容的影响，提高了程控容性阻抗电路的高频性能。

上述高频容性阻抗单元的基本结构如图2所示，高频容性阻抗单元由依次串联的输入端A、程控放大器Amp、容性阻抗元件C和输出端B组成。程控放大器还具有一个控制端E，改变施加在该控制端上的信号状态可以控制该程控放大器的增益为0或者为某一个非零值。

当上述高频程控容性阻抗电路中包括多个高频容性阻抗单元时，这多个高频容性阻抗单元并联连接，即各高频容性阻抗单元的信号输入端连接在一起，各高频容性阻抗单元的信号输出端连接在一起。本发明实施例中仅以高频程控容性阻抗电路包含两个高频容性阻抗单元为例进行说明，但在实际应用中，高频程控容性阻抗电路可以只包含一个高频容性阻抗单元，也可以包括多个高频容性阻抗单元，本发明并不此为限。

上述程控放大器可以为程控跟随放大器。程控跟随放大器通常包含以下几种类型：由运算放大器组成的程控跟随放大器以及由晶体管组成的程控跟随放大器。按照晶体管类型，由晶体管组成的程控跟随放大器的还可以分为共集电极跟随放大器和共漏极跟随放大器。

通常地，共集电极跟随放大器包括一三极管及一可控电流源。三极管又称双极晶体管，按照极性不同可分为PNP或NPN两种，三极管用于对输入信号进行放大或隔离。可控电流源用于控制三极管的偏置状态，使三极管偏置为放大状态或截止状态。通常地，上述三极管的基极作为信号输入端，其集电极与电源公共端连接；上述可控电流源包括一电流输出端及一控制端，其中电流输出端与上述三极管的发射极连接，可控电流源用于根据施加在控制端上的信号状态控制该三极管的偏置状态，即控制该三极管导通或者关断。可控电流源输出非零(此时电流大小一般有数十微安到数十毫安之间)电流时，三极管处于放大状态，该共集电极跟随放大器的增益接近1(一般为0.99)；可控电流源输出电流为0时，三极管处于截止状态，可控放大器的增益接近0，即该共集电极跟随放大器的输出和输入互相隔离。

共集电极跟随放大器及共漏极跟随放大器中的可控电流源都可以为电压控制电流源型的可控电流源。

图3为包含共集电极跟随放大器的高频程控容性阻抗电路的实施例一。图3中所示的其中一个共集电极跟随放大器由NPN型三极管Q1(以下简称三极管Q1)及可控电流源G1(以下简称电流源G1)组成，三极管Q1的集电极接电源公共端VCC，其发射极接电流源G1的电流输出端，该共集电极跟随放大器的信号输入端为三极管Q1的基极，信号输出端为三极管Q1的发射极，控制端为与电流源G1的“+”控制端连接的端子E1。该共集电极跟随放大器的输出端与电容C1串联组成第一个高频容性阻抗单元。

同上，三极管Q2和电流源G2组成第二个共集电极跟随放大器，第二个共集电极跟随放大器和电容C2组成第二个高频容性阻抗单元。多个这样的高频容性阻抗单元并联，通过控制各个高频容性阻抗单元的偏置电流的通断，可以调节总体的容性阻抗，从而实现一个高频程控容性阻抗电路。本发明仅以两个相同的高频容性阻抗单元并联为例进行说明，在具体实施时，高频容性阻抗单元的数量以及高频容性阻抗单元的组成形式可根据实际需求做灵活变化，并不以此为限。

上述两个高频容性阻抗单元并联，组成一个高频程控容性阻抗电路，该电路的输入端为端子A，输出端为端子B。

施加在控制端E1上的控制信号为高电平时，电流源G1的电流输出端输出电流，为三极管Q1提供偏置电流，三极管Q1导通，第一个共集电极跟随放大器组成一个增益接近1的放大器，相当于一个导通的开关；施加在控制端E1上的控制信号为低电平时，电流源G1不输出电流，三极管Q1由于无偏置电流而截止，第一个共集电极跟随放大器的增益接近0，相当于一个断开的开关。同理，施加在控制端E2上的控制信号为高电平时，第二个共集电极跟随放大器相当于一个导通的开关；施加在控制端E2上的控制信号为低电平时，第二个共集电极跟随放大器相当于一个断开的开关。

当施加在控制端E1上的控制信号为低电平且施加在控制端E2上的控制信号也为低电平时，端子A端的信号无法传输到电容C1和电容C2，此时端子A到端子B的容性阻抗为0。

当施加在控制端E1上的控制信号为高电平且施加在控制端E2上的控制信号为低电平时，端子A端的信号按接近1:1的比例传输到电容C1而无法传输到电容C2，此时端子A到端子B的容性阻抗接近C1的容抗。

当施加在控制端E1上的控制信号为低电平且施加在控制端E2上的控制信号为高电平时，端子A端的信号按接近1:1的比例传输到电容C2而无法传输到电容C1，此时端子A到端子B的容性阻抗接近C2的容抗。

当施加在控制端E1上的控制信号为高电平且施加在控制端E2上的控制信号也为高电平时，端子A端的信号按接近1:1的比例传输到电容C1和电容C2，此时端子A到端子B的容性阻抗接近C1与C2的容抗之和。

如上所述，通过改变施加在控制端E1和E2上的控制信号的状态，即可以改变端子A到端子B之间的容性阻抗，从而实现程控容性阻抗的功能。

图4为包含共集电极跟随放大器的高频程控容性阻抗电路的又一实施例，与图3中的高频程控容性阻抗电路的区别在于，图4中的两个共集电极跟随放大器都是由PNP型三极管及可控电流源组成的。其中一个共集电极跟随放大器是由PNP型三极管Q3(以下简称三极管Q3)及可控电流源G1(以下简称电流源G1)组成的，三极管Q3的集电极接电源公共端VCC，其发射极接电流源G1的电流输出端，该共集电极跟随放大器的信号输入端为三极管Q3的基极，信号输出端为三极管Q3的发射极，控制端为与电流源G1的“+”控制端连接的端子E1。该共集电极跟随放大器的输出端与电容C1串联组成第一个高频容性阻抗单元。

同理，三极管Q4和电流源G2组成第二个共集电极跟随放大器，第二个共集电极跟随放大器和电容C2组成第二个高频容性阻抗单元。上述两个高频容性阻抗单元并联，组成一个高频程控容性阻抗电路，该电路的输入端为端子A，输出端为端子B。

施加在控制端E1上的控制信号为高电平时，电流源G1的电流输出端输出电流，三极管Q3截止，第一个共集电极跟随放大器截止，增益接近0，相当于一个断开的开关。同理，施加在控制端E2上的控制信号为低电平时，第二个共集电极跟随放大器的增益接近1，相当于一个导通的开关。施加在控制端E1上的控制信号为低电平时，电流源G1不输出电流，第一个共集电极跟随放大器相当于一个导通的开关；同理，施加在控制端E2上的控制信号为高电平时，第二个共集电极跟随放大器相当于一个断开的开关。

与图3所示电路的工作原理类似，在图4中，同样是通过改变施加在控制端E1和E2上的控制信号状态，来改变端子A到端子B之间的容性阻抗，实现程控容性阻抗功能的。

如图4所示，当施加在控制端E1上的控制信号为高电平且施加在控制端E2上的控制信号也为高电平时，端子A端的信号无法传输到电容C1和电容C2，此时端子A到端子B的容性阻抗为0。

当施加在控制端E1上的控制信号为低电平且施加在控制端E2上的控制信号为高电平时，端子A端的信号按接近1:1的比例传输到电容C1而无法传输到电容C2，此时端子A到端子B的容性阻抗接近C1的容抗。

当施加在控制端E1上的控制信号为高电平且施加在控制端E2上的控制信号为低电平时，端子A端的信号按接近1:1的比例传输到电容C2而无法传输到电容C1，此时端子A到端子B的容性阻抗接近C1的容抗。

当施加在控制端E1上的控制信号为低电平且施加在控制端E2上的控制信号为低电平时，端子A端的信号按接近1:1的比例传输到电容C1和电容C2，此时端子A到端子B的容性阻抗接近C1与C2的容抗之和。

图3、图4中的可控电流源G1、G2都可以由三极管实现，如图7A所示。本发明在图3的基础上给出了可控电流源由NPN三极管实现的高频程控容性阻抗电路，如图5所示。在图5中，三极管Q5组成第一个可控电流源电路，并与三极管Q1组成第一个共集电极跟随放大器。三极管Q5的基极与控制端E1连接以作为控制端，其发射极连接接地公共端，其集电极作为电流输出端与三极管Q1的发射极连接，三极管Q5、Q1及电容C1组成第一个高频容性阻抗单元。同理，三极管Q6组成第二个可控电流源，并与三极管Q2组成第二个共集电极跟随放大器。三极管Q6的基极与控制端E2连接以作为控制端，其发射极与接地公共端连接，其集电极作为电流输出端与三极管Q2的发射极连接，三极管Q6、Q2及电容C2组成第二个高频容性阻抗单元。上述两个高频容性阻抗单元并联组成一个高频程控容性阻抗电路，该电路的输入端为端子A，输出端为端子B。

在图5中，当施加在控制端E1上的控制信号为高电平时，三极管Q5的集电极输出电流，为三极管Q1提供偏置电流，第一个共集电极跟随放大器组成一个增益接近1的放大器，相当于一个导通的开关；施加在控制端E1上的控制信号为低电平时，三极管Q5的集电极不输出电流，三极管Q1由于无偏置电流而截止，第一个共集电极跟随放大器的增益接近0，相当于一个断开的开关。同理，施加在控制端E2上的控制信号为高电平时，第二个共集电极跟随放大器相当于一个导通的开关；施加在控制端E2上的控制信号为低电平时，第二个共集电极跟随放大器相当于一个断开的开关。与图3所示高频程控容性阻抗电路的控制原理类似，通过改变施加在控制端E1和E2上的控制信号，即可以改变图5中端子A到端子B之间的容性阻抗，从而实现程控容性阻抗的功能。

上述由三极管组成的可控电流源还也可以包括一个电阻，该三极管的发射极通过该电阻连接接地公共端，如图8A所示，并且图6给出了可控电流源由NPN三极管和电阻组成的实施例。在图6中，三极管Q5和电阻R1串联组成第一个可控电流源电路，三极管Q6和电阻R2组成第二个可控电流源。在可控电流源中加入电阻可以提高可控电流源的性能，使可控电流源更接近一个理想的可控电流源。

图5、图6中仅给出了组成可控电流源的三极管Q5为NPN型三极管的实施例，具体实施时，可控电流源中的NPN型三极管Q5也可以替换为PNP型三极管，分别如7B和图8B所示，本发明并不以此为限。

在一实施例中，图5所示高频程控容性阻抗电路的共集电极跟随放大器中的可控电流源还可以由场效应晶体管，如图7C～图7F所示，并且图9给出了共集电极跟随放大器中的可控电流源由N型MOS管组成的实施例。在图9中，由N型MOS管M1(以下简称MOS管M1)组成第一个可控电流源，与三极管Q1共同组成第一个共集电极跟随放大器。MOS管M1的栅极(G)与控制端E1连接以作为控制端，其源极(S)连接接地公共端，其漏极(D)作为电流输出端与三极管Q1的发射极连接，三极管Q1、MOS管M1及电容C1组成第一个高频容性阻抗单元。同理，N型MOS管M2(以下简称MOS管M2)组成第二个可控电流源，与三极管Q2共同组成第二个共集电极跟随放大器。MOS管M2的栅极(G)与控制端E2连接以作为控制端，其源极(S)连接接地公共端，其漏极(D)作为电流输出端与三极管Q2的发射极连接，三极管Q2、MOS管M2及电容C2组成第二个高频容性阻抗单元。上述两个高频容性阻抗单元并联组成一个高频程控容性阻抗电路，该电路的输入端为端子A，输出端为端子B。

在图9中，当施加在控制端E1上的控制信号为高电平时，MOS管M1的漏极输出电流，为三极管Q1提供偏置电流，第一个共集电极跟随放大器组成一个增益接近1的放大器，相当于一个导通的开关；施加在控制端E1上的控制信号为低电平时，MOS管M1的漏极不输出电流，三极管Q1由于无偏置电流而截止，第一个共集电极跟随放大器的增益接近0，相当于一个断开的开关。同理，施加在控制端E2上的控制信号为高电平时，第二个共集电极跟随放大器相当于一个导通的开关；施加在控制端E2上的控制信号为低电平时，第二个共集电极跟随放大器相当于一个断开的开关。与图3所示高频程控容性阻抗电路的控制原理类似，通过改变施加在图9中高频程控容性阻抗电路的控制端E1和E2上的控制信号，即可改变图9中端子A到端子B之间的容性阻抗，从而实现程控容性阻抗的功能。

与图6中所示的其中一个可控电流源为“三极管Q5+电阻R1”组成形式类似，由MOS管组成的可控电流源还可以包括一个电阻，MOS管的源极通过该电阻连接接地公共端，如图8C及8D所示。MOS管的源极通过电阻连接接地公共端时，可控电流源的电流输出端为MOS管的漏极，控制端为与MOS管的栅极连接的端子E1。此处的电阻通过提供一定的负反馈，可以起到降低电压到电流转换的增益(也称为跨导)并提高电路的稳定性可控电流源输出阻抗的作用。此处还可以由JFET管及电阻串联组成可控电流源，如图8E及图8F所示，其工作原理与“MOS管+电阻”形式的可控电流源类似。

共集电极跟随放大器中的可控电流源除以上形式外，还可以由图10、图11A～图11E及图12所示形式实现，本发明并不以此为限。

在图10中，可控电流源由一恒流源I1和电子开关S组成，其中，恒流源I1、电子开关S及电流输出端Io依次串联，控制端E1通过控制电子开关S的接通或关断，从而控制电流输出端Io端的电流等于恒流源I1输出的电流或0。

图11A中所示的可控电流源由三极管Q7及MOS管M3组成，三极管Q7的集电极作为可控电流源的电流输出端，三极管Q7的基极作为可控电流源的控制端。图11B中所示的可控电流源由两个JFET管组成，JFET管J1的漏极(即端子3)作为可控电流源的电流输出端，JFET管J1的栅极(即端子2)作为可控电流源的控制端。图11C中所示的可控电流源由两个三极管组成，三极管Q8的集电极作为可控电流源的电流输出端，三极管Q8的基极作为可控电流源的控制端。图11D中所示的可控电流源由两个MOS管组成，MOS管M4的漏极作为可控电流源的电流输出端，MOS管M4的栅极作为可控电流源的控制端。图11E中所示的可控电流源由两个JFET管与一个电阻R3组成，其中JFET管J4和电阻R3组成自偏置恒流源，JFET管J3的漏极(即端子3)作为可控电流源的电流输出端，JFET管J3的栅极(即端子2)作为可控电流源的控制端。

在图11A～图11D中，Vb为偏置电压，使得晶体管M3、J2、Q9和M5分别输出特定大小的电流，以作为恒流源。在图11A～图11E中，施加在控制端E1处的电压分别用于控制晶体管Q7、J1、Q8、M4及J3的导通和关断，从而控制电流输出端Io处电流的有无。

图12所示的可控电流源除由运算放大器、晶体管及电阻组成。在图12中，运算放大器U1的输出端(即端子6)与三极管Q10的基极连接，其反相输入端(即端子5)与三极管Q10的发射极连接之后再通过电阻R4连接接地公共端，运算放大器U1的同相输入端(即端子4)作为可控电流源的控制端E1，三极管Q10的集电极作为可控电流源的电流输出端。

本发明通过使用偏置可控的共集电极放大器作为开关，降低了程控容性阻抗电路的串联电阻和寄生电容，使得程控容性阻抗电路更加适合高频应用。

由于本发明中的高频程控容性阻抗电路的输入端为共集电极放大器的输入端，由于共集电极放大器的阻抗变换作用，使得该高频程控容性阻抗电路的输入电容的大小跟电路中包含的电容元件(C1和C2)的大小无关，并且可以比容性元件的电容值小很多，这样可以降低上一级驱动单路的容性负载，更加适合于高频应用。

共集电极放大器的输出阻抗主要受偏置电流影响，偏置电流越大，输出阻抗越低；偏置电流越小，输出阻抗越高。共集电极放大器的寄生电容主要是组成共集电极放大器的三极管的基极输入电容，主要受三极管的尺寸影响，尺寸越大；电容越大，尺寸越小，电容越小。由于共集电极放大器的寄生电容和输出阻抗关联度很小，可以分别调节，没有明显的矛盾，因此三接管的寄生电容和输出阻抗均可以做得非常小，由其组成的高频程控容性阻抗电路的寄生电容和寄生电阻均可以做的非常小，从而使高频程控容性阻抗电路高频性能得到提升。

通常地，共漏极跟随放大器包括一场效应晶体管及一可控电流源。场效应晶体管包括MOS管和JFET管等类型，在共漏极跟随放大器中，场效应晶体管用于对输入信号进行放大或隔离，可控电流源用于控制场效应晶体管的偏置状态，使场效应晶体管偏置为放大状态或截止状态。通常地，此处的场效应晶体管的栅极作为信号输入端，其漏极与电源公共端连接；此处的可控电流源包括一电流输出端及一控制端，其中电流输出端与该场效应晶体管的源极连接，该可控电流源用于根据控制端的信号控制该场效应晶体管的偏置状态，即控制该场效应晶体管的导通或者关断。可控电流源输出的电流非零(此时电流大小一般有数十微安到数十毫安之间)时，场效应晶体管处于放大状态，该共漏极跟随放大器的增益接近1(一般为0.99)；可控电流源输出的电流为0时，场效应晶体管处于截止状态，该共漏极跟随放大器的增益接近0，即该共漏极跟随放大器的输出和输入互相隔离。

图13为包含共漏极跟随放大器的高频程控容性阻抗电路。图13中所示的其中一个共漏极跟随放大器由N型MOS管M5(以下简称MOS管M5)及可控电流源G1组成，MOS管M5的漏极接电源公共端VCC，其源极接电流源G1的电流输出端，该共漏极跟随放大器的信号输入端为MOS管M5的栅极，信号输出端为MOS管M5的源极，控制端为与电流源G1的“+”控制端连接的端子E1。该共漏极跟随放大器的输出端与电容C1串联组成第一个高频容性阻抗单元。

同上，MOS管M6和电流源G2组成第二个共漏极跟随放大器，第二个共漏极跟随放大器和电容C2组成第二个高频容性阻抗单元。上述两个高频容性阻抗单元并联，组成一个高频程控容性阻抗电路，该电路的输入端为端子A，输出端为端子B。

在图13中，当施加在控制端E1上的控制信号为高电平时，电流源G1的电流输出端输出电流，MOS管M5截止，第一个共漏极跟随放大器截止，增益接近0，相当于一个断开的开关。同理，施加在控制端E2上的控制信号为低电平时，第二个共漏极跟随放大器的增益接近1，相当于一个导通的开关。施加在控制端E1上的控制信号为低电平时，电流源G1不输出电流，第一个共漏极跟随放大器相当于一个导通的开关；同理，施加在控制端E2上的控制信号为高电平时，第二个共漏极跟随放大器相当于一个断开的开关。

与图4所示电路类似，图13中的电路也是通过改变施加在控制端E1和E2上的控制信号，来改变端子A到端子B之间的容性阻抗，实现程控容性阻抗功能的。

如图13所示，当施加在控制端E1上的控制信号为高电平且施加在控制端E2上的控制信号也为高电平时，端子A端的信号无法传输到电容C1和电容C2，此时端子A到端子B的容性阻抗为0。

当施加在控制端E1上的控制信号为低电平且施加在控制端E2上的控制信号为高电平时，端子A端的信号按接近1:1的比例传输到电容C1而无法传输到电容C2，此时端子A到端子B的容性阻抗接近C1的容抗。

当施加在控制端E1上的控制信号为高电平且施加在控制端E2上的控制信号为低电平时，端子A端的信号按接近1:1的比例传输到电容C2而无法传输到电容C1，此时端子A到端子B的容性阻抗接近C2的容抗。

当施加在控制端E1上的控制信号为低电平且施加在控制端E2上的控制信号也为低电平时，端子A端的信号按接近1:1的比例传输到电容C1和电容C2，此时端子A到端子B的容性阻抗接近C1与C2的容抗之和。

相应地，图13中的共漏极跟随放大器也可以由P型MOS管和可控电流源组成，即将图13中的MOS管M5、M6替换成P型MOS管M7、M8也同样适用，其示意图如图14所示，图14中高频程控容性阻抗电路的工作原理与图13中高频程控容性阻抗电路的工作原理类似，此处不再赘述。

图15为本发明包含共漏极跟随放大器的高频程控容性阻抗电路的又一实施例，与图13所示的高频程控容性阻抗电路区别在于，图15中的第一个共漏极跟随放大器由N型JFET管J5(以下简称JFET管)及可控电流源G1组成，JFET管J5的漏极(即端子1)接电源公共端VCC，其源极(即端子2)接电流源G1的电流输出端。该共漏极跟随放大器的信号输入端为JFET管J5的栅极(即端子2)，信号输出端为JFET管J5的源极，控制端为电流源G1的“+”控制端连接的端子E1。该共漏极跟随放大器的输出端与电容C1串联组成第一个高频容性阻抗单元。

同上，JFET管J6和电流源G2组成第二个共漏极跟随放大器，第二个共楼极跟随放大器和电容C2组成第二个高频容性阻抗单元。上述两个高频容性阻抗单元并联，组成一个高频程控容性阻抗电路，该电路的输入端为端子A，输出端为端子B。

施加在控制端E1上的控制信号为高电平时，电流源G1的电流输出端输出电流，为JFET管J5提供偏置电流，第一个共漏极跟随放大器组成一个增益接近1的放大器，相当于一个导通的开关；施加在控制端E1上的控制信号为低电平时，电流源G1不输出电流，JFET管J5由于无偏置电流而截止，第一个共漏极跟随放大器的增益接近0，相当于一个断开的开关。同理，施加在控制端E2上的控制信号为高电平时，第二个共漏极跟随放大器相当于一个导通的开关；施加在控制端E2上的控制信号为低电平时，第二个共漏极跟随放大器相当于一个断开的开关。通过改变施加在控制端E1和E2上的控制信号，即可以改变端子A到端子B之间的容性阻抗，从而实现程控容性阻抗的功能。图15中所示高频程控容性阻抗电路的工作原理与图3中高频程控容性阻抗电路的工作原理类似，此处不再赘述。

图16为本发明实施例包含共漏极跟随放大器的高频程控容性阻抗电路，与图15所示高频程控容性阻抗电路的区别在于，图16中的其中一个共漏极跟随放大器是由P型JFET管J7及可控电流源G1组成，图16中所示高频程控容性阻抗电路的工作原理与图15中高频程控容性阻抗电路的工作原理类似，此处不再赘述。

本发明提供的高频程控容性阻抗电路中程控放大器为共漏极跟随放大器时的实现形式不限于图13～图16，与共集电极跟随放大器类似，共漏极跟随放大器中的可控电流源也有多种实现形式，如图7A～图7F、图8A～图8F、图10、图11A～图11E及图12等形式，但以上实施例仅用于对本发明进行说明，并非用于限定。

图17为高频程控容性阻抗电路中的程控放大器为运算放大器时的又一实施例。如图17所示，当其中一个高频容性阻抗单元中的程控放大器由运算放大器构成时，运算放大器U2的同相输入端(即端子4)作为上述高频容性阻抗单元的信号输入端，其反相输入端(端子5)及输出端(端子6)之间连接一反馈电路，并且运算放大器U2的输出端连接电容，运算放大器U2的使能端为控制端E1，用于根据加在运算放大器U1的使能端上的信号控制运算放大器U2的工作状态。

同理，运算放大器U3组成第二个程控放大器，第二个程控放大器和电容C2组成第二个高频容性阻抗单元。上述两个高频容性阻抗单元并联，组成一个高频程控容性阻抗电路，该电路的输入端为端子A，输出端为端子B。

如本领域技术人员所公知，本发明实施例中使用的是两个高频容性阻抗单元的并联结构，在高频容性阻抗单元调节分辨率小时也可以使用单个高频容性阻抗单元，或者也可以使用三个及以上的高频容性阻抗单元并联来实现更大的容性阻抗调节分辨率和调节范围。

本发明还提供了一种测量装置，该测量装置包括上述任一形式的高频程控容性阻抗电路，以及一运算放大器、AD转换器，其结构示意图如图18所示。在图18中，高频程控容性阻抗电路与电阻R5并联后，再并联到运算放大器U4的反相输入端(端子5)和输出端(端子6)之间，其中该高频程控容性阻抗电路的输入端与运算放大器U4的输出端连接，高频程控容性阻抗电路的输出端与运算放大器U4的反相输入端连接，运算放大器U4的输出端连接AD转换器的输入端，运算放大器U4的同相输入端(端子4)连接接地公共端，其反相输入端与测量装置的信号输入端(端子in)之间还通过一阻抗网络连接，测量装置的输出端(端子out)用于数字信号输出。

为了调节本发明提供的测量装置中除AD转换器外的电路的频率响应，具体实施时通常在图18所示的测量装置中连接一电阻R6，其中上述高频程控容性阻抗电路与电阻R6串联之后再与电阻R5并联，之后再并联到运算放大器U4的反相输入端和输出端之间，具体连接方式如图19所示。

现有技术中的测量装置的结构跟本发明的测量装置基本相同，只是其中高频程控容性阻抗电路使用的是图1所示的方案。由于图1所示的方案存在寄生串联电阻大的问题、对运算放大器而言的容性负载大的问题，使得该方案组成的测量装置频率响应差，高频性能不佳。本发明克服了这些问题，从而使得测量装置可以具有更高的带宽。

此外，现有技术方案中使用场效应管作为开关，只有具有场效应管的集成电路工艺才能实施该方案。而本发明即能够使用双极型集成电路工艺实现，也可以使用场效应管集成电路工艺实现，还能够使用双极型和场效应管混合集成电路工艺实现，具有很好的工艺灵活性。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种测量装置，其特征在于，所述测量装置包括：第二运算放大器、AD转换器和高频程控容性阻抗电路；所述高频程控容性阻抗电路包括至少一个高频容性阻抗单元，所述高频容性阻抗单元包括：程控放大器及电容，所述程控放大器与所述电容串联，其中，所述程控放大器的信号输入端作为所述高频容性阻抗单元的信号输入端，所述电容的输出端作为所述高频容性阻抗单元的信号输出端，所述程控放大器包含可控电流源，所述可控电流源用于控制所述程控放大器；

所述高频程控容性阻抗电路与第一电阻并联之后，再并联到所述第二运算放大器的反相输入端和输出端之间，其中所述高频程控容性阻抗电路的输入端与所述第二运算放大器的输出端连接，所述高频程控容性阻抗电路的输出端与所述第二运算放大器的反相输入端连接；

所述第二运算放大器的输出端连接所述AD转换器的输入端，所述第二运算放大器的同相输入端连接接地公共端，其反相输入端与所述测量装置的信号输入端通过一阻抗网络连接；

所述程控放大器为共集电极跟随放大器，所述共集电极跟随放大器包括：第一三极管及第一可控电流源；

所述第一三极管用于对输入信号进行放大或隔离；

所述第一可控电流源包括一电流输出端及一控制端，其中所述电流输出端与所述第一三极管的发射极连接，所述第一可控电流源用于根据所述控制端的信号控制所述第一三极管的偏置状态；

所述第一可控电流源包括一恒流源及电子开关，所述恒流源与电子开关串联连接，所述控制端用于控制电子开关接通或断开，以控制所述电流输出端输出的电流为非零值或0；

或者

所述程控放大器为共漏极跟随放大器，所述共漏极跟随放大器包括：第二场效应晶体管及第二可控电流源；

所述第二场效应晶体管用于对输入信号进行放大或隔离；

所述第二可控电流源包括一电流输出端及一控制端，其中所述电流输出端与所述场效应晶体管的源极连接，所述第二可控电流源用于根据所述控制端的信号控制所述第二场效应晶体管的偏置状态；

或者

所述程控放大器为第一运算放大器，所述第一运算放大器的同相输入端作为所述高频容性阻抗单元的信号输入端，所述第一运算放大器的反相输入端及其输出端之间连接一反馈电路，所述第一运算放大器的输出端连接所述电容，所述第一运算放大器的使能端为控制端，用于根据加在所述第一运算放大器的控制端的信号控制所述第一运算放大器的工作状态。

2.根据权利要求1所述的测量装置，其特征在于，所述测量装置还包括一第二电阻，所述高频程控容性阻抗电路与所述第二电阻串联之后再与所述第一电阻并联。

3.根据权利要求1所述的测量装置，其特征在于，当所述高频容性阻抗单元为多个时，各高频容性阻抗单元并联连接。

4.根据权利要求1所述的测量装置，其特征在于，所述第一可控电流源为第二三极管，所述第二三极管的基极作为控制端，所述第二三极管的发射极连接接地公共端，所述第二三极管的集电极作为电流输出端，与所述第一三极管的发射极连接。

5.根据权利要求4所述的测量装置，其特征在于，所述第一可控电流源还包括第三电阻，所述第二三极管的发射极通过所述第三电阻连接接地公共端。

6.根据权利要求1所述的测量装置，其特征在于，所述第一可控电流源为第一场效应晶体管，所述第一场效应晶体管的栅极作为控制端，所述第一场效应晶体管的源极连接接地公共端，所述第一场效应晶体管的漏极作为电流输出端，与所述第一三极管的发射极连接。

7.根据权利要求6所述的测量装置，其特征在于，所述第一可控电流源还包括第四电阻，所述第一场效应晶体管的源极通过所述第四电阻连接接地公共端。

8.根据权利要求1所述的测量装置，其特征在于，所述第一可控电流源为电压控制电流源。

9.根据权利要求1所述的测量装置，其特征在于，所述第二可控电流源为第三三极管，所述第三三极管的基极作为控制端，所述第三三极管的发射极连接接地公共端，所述第三三极管的集电极作为电流输出端，与所述第二场效应晶体管的源极连接。

10.根据权利要求9所述的测量装置，其特征在于，所述第二可控电流源还包括第五电阻，所述第三三极管的发射极通过所述第五电阻连接接地公共端。

11.根据权利要求1所述的测量装置，其特征在于，所述第二可控电流源为第三场效应晶体管，所述第三场效应晶体管的栅极作为控制端，所述第三场效应晶体管的源极连接接地公共端，所述第三场效应晶体管的漏极作为电流输出端，与所述第二场效应晶体管的源极连接。

12.根据权利要求11所述的测量装置，其特征在于，所述第二可控电流源还包括第六电阻，所述第三场效应晶体管的源极通过所述第六电阻连接接地公共端。

13.根据权利要求1所述的测量装置，其特征在于，所述第二可控电流源为电压控制电流源。

14.根据权利要求1所述的测量装置，其特征在于，所述第二可控电流源包括一恒流源及电子开关，所述恒流源与电子开关串联连接，所述控制端用于控制电子开关接通或断开，以控制所述电流输出端输出的电流为非零值或0。

15.根据权利要求1所述的测量装置，其特征在于，所述第二场效应晶体管为N型MOS管、P型MOS管、N型JFET管或者P型JFET管。