CN107017872A - 输入电路 - Google Patents

Abstract

本发明涉及一种输入电路，具备第一检测部和切换部，第一检测部包括连接于第二端子的电阻和检测第二端子的电状态的检测元件，切换部具有：第一切换部，其能够在使第一端子与电源导通和不导通的第一导通状态和第一非导通状态之间切换；第二切换部，其能够在使第一端子与GND导通和不导通的第二导通状态和第二非导通状态之间切换；第三切换部，其能够在使电阻中的与第二端子连接的一侧的相反侧与电源导通和不导通的第三导通状态和第三非导通状态之间切换；以及第四切换部，其能够在使电阻的相反侧与GND导通和不导通的第四导通状态和第四非导通状态之间切换。使用者能够将形式不同的外部设备容易地连接于适当的端子。

Description

输入电路

技术领域

本发明涉及一种能够检测漏型(sink)输出形式的信号和源型(source)输出形式的信号的输入电路。

背景技术

输入电路与外部设备所输出的信号的形式(漏型或源型)相应地切换用于检测信号的检测电路。日本专利第4807431号公报公开一种具备端子A和B的输入电路。输入电路与开关的设定相应地以NPN输入对应模式、PNP输入对应模式以及NPN/PNP混合输入对应模式中的某一模式进行动作。输入电路在以NPN输入对应模式进行动作时，将端子A设定为NPN输入端子，将端子B设定为0V。输入电路在以PNP输入对应模式进行动作时，将端子A设定为24V，将端子B设定为PNP输入端子。输入电路在以NPN/PNP混合输入对应模式进行动作时，将端子A设定为NPN输入端子，将端子B设定为PNP输入端子。

输入电路与所述模式相应地将端子A设定为NPN输入端子或24V，将端子B设定为PNP输入端子或0V。使用者必须与外部设备的输出信号的形式相应地切换将外部设备的布线连接于端子A还是连接于端子B。因此，使用者有时将布线连接于错误的端子。

发明内容

本发明的目的在于提供一种即使外部设备的输出信号的形式不同也能够将外部设备的布线容易地连接于适当的端子的输入电路。

技术方案1的输入电路具有第一端子和第二端子，检测由连接于所述第一端子和所述第二端子的外部设备输出的输出信号，该输入电路的特征在于，具备：第一检测部，其包括连接于所述第二端子的电阻和检测所述第二端子的电状态的检测元件；第一切换部，其能够在使所述第一端子与电源导通的第一导通状态和使所述第一端子与所述电源不导通的第一非导通状态之间进行切换；第二切换部，其能够在使所述第一端子与GND导通的第二导通状态和使所述第一端子与所述GND不导通的第二非导通状态之间进行切换；第三切换部，其能够在使所述电阻中的同所述第二端子连接的一侧的相反侧与所述电源导通的第三导通状态和使所述电阻的所述相反侧与所述电源不导通的第三非导通状态之间进行切换；第四切换部，其能够在使所述电阻的所述相反侧与所述GND导通的第四导通状态和使所述电阻的所述相反侧与所述GND不导通的第四非导通状态之间进行切换；以及控制部，其对所述第一切换部、所述第二切换部、所述第三切换部以及所述第四切换部进行控制，其中，所述控制部使所述第一切换部成为所述第一导通状态，使所述第二切换部成为所述第二非导通状态，使所述第三切换部成为所述第三非导通状态以及使所述第四切换部成为所述第四导通状态，或者所述控制部使所述第一切换部成为所述第一非导通状态，使所述第二切换部成为所述第二导通状态，使所述第三切换部成为所述第三导通状态以及使所述第四切换部成为所述第四非导通状态。

在技术方案1中，第一端子在第一导通状态和第二非导通状态时与电源导通。第二端子在第三非导通状态和第四导通状态时经由第一检测部的电阻连接于GND。因此输入电路能够利用第一检测部经由第二端子来检测由外部设备输出的源型的输出信号。外部设备能够将与第一端子导通的电源作为输出信号用的电源来使用。第一端子在第一非导通状态和第二导通状态时与GND导通。第二端子在第三导通状态和第四非导通状态时经由第一检测部的电阻连接于电源。因此，输入电路能够利用第一检测部经由第二端子来检测由外部设备输出的漏型的输出信号的电状态。外部设备能够将与第一端子导通的GND作为输出信号用的GND来使用。如上所述，输入电路将第一端子切换为与电源导通的状态或与GND导通的状态。输入电路经由第二端子检测来自外部设备的输出信号。使用者只要将外部设备的输出信号的布线始终连接于第二端子即可。因此，即使外部设备的输出信号的形式不同，使用者也能够将布线容易地连接于适当的端子。

技术方案2的输入电路也可以是，具备多组具有一个所述第一端子和一个所述第二端子的端子组，具有所述第一切换部、所述第二切换部、所述第三切换部以及所述第四切换部各一个，各所述端子组的所述第一端子与所述第一切换部和所述第二切换部连接，针对各所述端子组的每个所述第二端子设置所述第一检测部，各所述第一检测部与所述第三切换部和所述第四切换部连接。此时，输入电路能够与多组端子组的数量无关地将第一切换部、所述第二切换部、所述第三切换部以及所述第四切换部的数量设为固定。因此，即使输入电路的多组端子组的数量增加，所述第一切换部、所述第二切换部、所述第三切换部以及所述第四切换部的数量也不会变化，从而能够抑制成本。

技术方案3的输入电路的所述端子也可以具有三个以上的第二端子。此时，输入电路与针对每个端子具有一个切换部的结构相比，能够抑制切换部的数量。

技术方案4的输入电路也可以还具备第二检测部，该第二检测部检测所述第一端子的电状态。此时，输入电路能够利用第二检测部检测是第一端子与电源导通的状态还是第一端子与GND导通的状态。因此，输入电路能够利用第二检测部确认第一端子是否为适当的导通状态。

技术方案5的输入电路也可以还具备第三检测部，该第三检测部检测所述电阻的所述相反侧的电状态。此时，输入电路能够利用第三检测部检测是第二端子经由电阻与电源导通的状态还是第二端子经由电阻与GND导通的状态。因此，输入电路能够利用第三检测部确认第二端子是否为适当的导通状态。

技术方案6的输入电路的所述第一检测部也可以具有晶体管，该晶体管的集电极连接有上拉电阻，发射极连接有所述GND，并利用基极接收所述第二端子的电状态来进行动作。此时，输入电路能够以简单的结构将第一电平变换为第二电平。

技术方案7的输入电路的所述第一切换部、所述第二切换部、所述第三切换部以及所述第四切换部也可以是FET(Field Effect Transistor，场效应晶体管)。此时，输入电路能够以简单的结构实现两点间的导通/非导通的切换。

附图说明

图1是表示输入电路1的框图。

图2是表示输入电路1的电路图。

图3是表示控制部2、驱动部3、切换部5的电状态的表。

图4是表示第一端子801和第二端子802的电状态的表。

图5是表示外部设备96与输入电路1的连接状态的图。

图6是表示外部设备97与输入电路1的连接状态的图。

具体实施方式

参照附图来说明本发明的一个实施方式。输入电路1设置于机床的数值控制装置。如图1、图2所示，输入电路1具有控制部2、驱动部3、切换部5、检测部61、62、63、64……(统称为第一检测部6)、第二检测部71、第三检测部72、后述的端子组8以及开关10。外部设备91、92、93、94……(统称为外部设备9)连接于输入电路1的端子组81、82、83、84……(统称为端子组8)。端子组81、82、83、84……设置于未图示的端子台。端子组81具备端子811和端子812。端子组82具备端子821和端子822。端子组83具备端子831和端子832。端子组84具备端子841和端子842。端子811、821、831、841……称为第一端子801。端子812、822、832、842……称为第二端子802。端子组8的数量为三组以上。输入电路1与端子组8的数量无关地具有第一切换部51、第二切换部52、第三切换部53、第四切换部54、第二检测部71以及第三检测部72各一个。输入电路1针对每个第二端子802具有一个第一检测部6。外部设备9存在输出源型的信号的设备和输出漏型的信号的设备。源型也叫做PNP型，漏型也叫做NPN型。作为外部设备9的具体例，存在传感器、开关等。机床能够经由输入电路1检测由外部设备9输出的信号。机床与由外部设备9输出的信号相应地驱动其它外部设备9或输出警告信号。机床与由外部设备9输出的信号相应地执行的处理并不限于上述例子。输入电路1也可以设置于机床以外的设备。

图2详细地表示图1的切换部5、第一检测部6、第二检测部71以及第三检测部72的电路结构，省略检测部63、64……、端子组83、84……、外部设备9以及省略驱动部3的电路结构。

控制部2具有CPU 21、ROM 22、RAM 23以及输入输出(I/O)部24。CPU 21经由I/O部24与ROM 22、RAM 23、驱动部3、第一检测部6、第二检测部71、第三检测部72以及开关10连接。CPU 21与开关10的设定相应地经由I/O部24向驱动部3输出0V的信号(称为L电平的信号)或3.3V的信号(称为3.3H电平的信号)。CPU 21经由I/O部24检测由第一检测部6、第二检测部71以及第三检测部72输出的信号。ROM 22存储CPU 21的控制程序。RAM 23存储暂时性的信息。I/O部24在CPU 21与ROM 22、RAM 23、驱动部3、第一检测部6、第二检测部71、第三检测部72及开关10之间对信号进行中继。控制部2利用3.3V的电源进行驱动。

驱动部3与由I/O部24输出的信号相应地向切换部5输出信号，来对切换部5的电状态进行切换。驱动部3具有晶体管和电阻。在I/O部24输出了L电平的信号时，驱动部3向切换部5输出L电平的信号。在I/O部24输出了3.3H电平的信号时，驱动部3向切换部5输出24V的信号(称为24H电平的信号)。驱动部3具有第一驱动部31、第二驱动部32、第三驱动部33以及第四驱动部34。第一驱动部31向后述的第一切换部51输出信号。第二驱动部32向后述的第二切换部52输出信号。第三驱动部33向后述的第三切换部53输出信号。第四驱动部34向后述的第四切换部54输出信号。

切换部5具有第一切换部51、第二切换部52、第三切换部53以及第四切换部54。第一切换部51和第二切换部52对后述的第一端子801的电状态进行切换。第三切换部53和第四切换部54对后述的第二端子802的电状态进行切换。第一切换部51具有FET 501。FET 501的源极连接于第一电源11。第一电源11的电压是24V。FET 501的栅极连接于第一驱动部31。FET 501的漏极连接于第一端子801。在第一驱动部31输出了L电平的信号时，FET 501将漏极-源极之间导通。此时，第一端子801与第一电源11导通。将第一端子801与第一电源11导通的状态称为第一导通状态。在第一驱动部31输出了24H电平的信号时，FET 501不将漏极-源极之间导通。此时，第一端子801与第一电源11不导通。将第一端子801与第一电源11不导通的状态称为第一非导通状态。

第二切换部52具有FET 502。FET 502的源极连接于GND 16。FET 502的栅极连接于第二驱动部32。FET 502的漏极连接于第一端子801。在第二驱动部32输出了24H电平的信号时，FET 502将漏极-源极之间导通。此时，第一端子801与GND 16导通。将第一端子801与GND16导通的状态称为第二导通状态。在第二驱动部32输出了L电平的信号时，FET 502不将漏极-源极之间导通。此时，第一端子801与GND 16不导通。将第一端子801与GND 16不导通的状态称为第二非导通状态。此外，GND表示接地。

第三切换部53具有FET 503。FET 503的源极连接于第一电源11。FET 503的栅极连接于第三驱动部33。FET 503的漏极连接于后述的电阻67。在第三驱动部33输出了L电平的信号时，FET 503将漏极-源极之间导通。此时，第二端子802经由电阻67与第一电源11导通。将第二端子802经由电阻67与第一电源11导通的状态称为第三导通状态。在第三驱动部33输出了24H电平的信号时，FET 503不将漏极-源极之间导通。此时，第二端子802与第一电源11不导通。将第二端子802与第一电源11不导通的状态称为第三非导通状态。

第四切换部54具有FET 504。FET 504的源极连接于GND 16。FET 504的栅极连接于第四驱动部34。FET 504的漏极连接于电阻67。在第四驱动部34输出了24H电平的信号时，FET 504将漏极-源极之间导通。此时，第二端子802经由电阻67与GND 16导通。将第二端子802经由电阻67与GND 16导通的状态称为第四导通状态。在第四驱动部34输出了L电平的信号时，FET 504不将漏极-源极之间导通。此时，第二端子802与GND 16不导通。将第二端子802与GND 16不导通的状态称为第四非导通状态。

如图3所示，第一切换部51将第一端子801与第一电源11切换为第一导通状态或第一非导通状态。第二切换部52将第一端子801与GND 16切换为第二导通状态或第二非导通状态。第三切换部53将一端侧连接于第二端子802的电阻67与第一电源11切换为第三导通状态或第三非导通状态。第四切换部54将一端侧连接于第二端子802的电阻67与GND 16切换为第四导通状态或第四非导通状态。如图2所示，将FET 501、502、503、504统称为FET 50。

检测部61、62、63、64……具有检测元件611、621、631、641……(统称为检测元件66)和电阻612、622、632、642……(统称为电阻67)。检测元件66连接于第二端子802。检测元件66检测第二端子802的电状态。检测元件66将表示检测结果的信号输出到I/O部24。电阻67的一端侧连接于第三切换部53和第四切换部54。电阻67的另一端侧连接于第二端子802。电阻67在一端侧与第一电源11导通时，作为第二端子802的上拉电阻发挥功能。电阻67在一端侧与GND 16导通时，作为第二端子802的下拉电阻发挥功能。检测部61具有：检测元件611；电阻612、613、616；以及电容器618。检测元件611具有：电阻614、615；二极管617；以及NPN型的晶体管619。电阻612的一端侧连接于FET 503、504的漏极。电阻612的另一端侧连接于端子812。电阻613的一端侧连接于端子812。电阻613的另一端侧连接于电容器618的一端侧和二极管617的负极。电容器618的另一端侧连接于GND 16。二极管617的正极连接于电阻614的一端侧。电阻614的另一端侧连接于晶体管619的基极和电阻615的一端侧。电阻615的另一端侧和晶体管619的发射极连接于GND 16。晶体管619的集电极连接于电阻616的一端侧和控制部2的I/O部24(参照图1)。电阻616的另一端侧连接于第二电源12。第二电源12的电压是3.3V。电阻616作为将晶体管619的集电极上拉的上拉电阻发挥功能。电阻612在第三非导通状态和第四导通状态时作为端子812的下拉电阻发挥功能。电阻612在第三导通状态和第四非导通状态时作为端子812的上拉电阻发挥功能。检测元件611检测输入到端子812的信号。检测元件611将表示检测结果的信号从晶体管619的集电极输出到I/O部24。在端子812的电压是24V(最大值)时，检测元件611输出的信号是L电平。在端子812的电压是0V(最小值)时，检测元件611输出的信号是3.3H电平。检测元件611向控制部2输出的信号的电压的最大值与最小值之差(3.3V)与控制部2的电源的电压大致一致，比端子812的电压的最大值与最小值之差(24V)小。

检测部62具有与检测部61相同的结构。检测部62具有：检测元件621；电阻622、623、626；以及电容器628。检测元件621具有：电阻624、625；二极管627；以及晶体管629。检测元件621、电阻622～626、二极管627、电容器628以及晶体管629分别对应于检测部61的检测元件611、电阻612～616、二极管617、电容器618以及晶体管619。电阻622中的与FET 503、504的漏极连接的一侧的相反侧连接于端子822。电阻622在第三非导通状态和第四导通状态时，作为端子822的下拉电阻发挥功能。电阻623中的与二极管627和电容器628连接的一侧的相反侧连接于端子822。电阻622在第三导通状态和第四非导通状态时，作为端子822的上拉电阻发挥功能。检测元件621检测输入到端子822的信号。检测元件621将表示检测结果的信号从晶体管629的集电极输出到I/O部24。虽然在图2中省略，但图1的检测部63、64具有与检测部61、62相同的结构。检测部63、64分别检测输入到端子832、842的信号。检测部63、64将表示检测结果的信号输出到I/O部24。

第二检测部71具备检测元件711。第二检测部71具有与检测部61大致相同的结构。第二检测部71与检测部61不同的地方是不具有与电阻67对应的电阻。第二检测部71具有：检测元件711；电阻713、716；以及电容器718。检测元件711具有：电阻714、715；二极管717；以及晶体管719。检测元件711、电阻713～716、二极管717、电容器718以及晶体管719分别对应于检测部61的检测元件611、电阻613～616、二极管617、电容器618以及晶体管619。检测元件711检测FET 501、502的漏极的电压电平，换句话说检测第一端子801的电压电平。检测元件711将表示检测结果的信号输出到I/O部24。在第一端子801的电压电平是24H电平时，检测元件711输出的信号是L电平。在第一端子801的电压电平是L电平时，检测元件711输出的信号是3.3H电平。

第三检测部72具有与第二检测部71相同的结构。第三检测部72具有：检测元件721；电阻723、726；以及电容器728。检测元件721具有：电阻724、725；二极管727；以及晶体管729。检测元件721、电阻723～726、二极管727、电容器728以及晶体管729分别对应于第二检测部71的检测元件711、电阻713～716、二极管717、电容器718以及晶体管719。检测元件721检测FET 503、504的漏极的电压电平，换句话说检测电阻67中的与第二端子802连接的一侧的相反侧的电压电平。检测元件721将表示检测结果的信号输出到I/O部24。在电阻67的相反侧的电压电平是24H电平时，检测元件721输出的信号是L电平。在电阻67的相反侧的电压电平是L电平时，检测元件721输出的信号是3.3H电平。

开关10能够切换为接通或断开。控制部2的CPU 21能够经由I/O部24检测开关10的状态(接通或断开)。

如图3、图4所示，输入电路1的使用者在将输出源型的信号的外部设备9连接于端子组8时，将开关10接通。此时，控制部2向第一驱动部31和第二驱动部32输出L电平的信号。控制部2向第三驱动部33和第四驱动部34输出3.3H电平的信号。第一切换部51将第一端子801与第一电源11切换为第一导通状态。第二切换部52将第一端子801与GND 16切换为第二非导通状态。第三切换部53将一端侧连接于第二端子802的电阻67的另一端侧与第一电源11切换为第三非导通状态。第四切换部54将一端侧连接于第二端子802的电阻67的另一端侧与GND 16切换为第四导通状态。第一端子801连接于第一电源11，从而成为24H电平。

输入电路1的使用者在将输出漏型的信号的外部设备9连接于端子组8时将开关10断开。此时，控制部2向第一驱动部31和第二驱动部32输出3.3H电平的信号。控制部2向第三驱动部33和第四驱动部34输出L电平的信号。第一切换部51将第一端子801与第一电源11切换为第一非导通状态。第二切换部52将第一端子801与GND 16切换为第二导通状态。第三切换部53将第二端子802与第一电源11切换为第三导通状态。第四切换部54将第二端子802与GND16切换为第四非导通状态。第一端子801连接于GND 16，从而成为L电平。

图5所示的外部设备96是输出源型的信号的外部设备9的一例。外部设备96具有PNP型的晶体管901、输入端子961以及输出端子962。输入端子961连接于端子组8的第一端子801。输出端子962连接于端子组8的第二端子802。晶体管901的发射极连接于输入端子961。晶体管901的集电极连接于输出端子962。输入端子961和输出端子962在不与输入电路1连接时是高阻抗状态。晶体管901与发射极-基极之间的电压相应地在发射极-集电极之间导通的状态和发射极-集电极之间不导通的状态之间进行切换。外部设备96通过切换晶体管901的发射极-集电极之间的导通状态来控制从输出端子962输出的信号的电平。外部设备96利用24V电压的电源进行驱动。在晶体管901的发射极-集电极之间不导通时，输入端子961与第一端子801连接，由此成为24H电平。输出端子962与第二端子802连接，由此成为L电平，第一检测部6的检测元件66将3.3H电平的信号输出到控制部2。控制部2判断为外部设备96从输出端子962输出了L电平的信号。在晶体管901的发射极-集电极之间导通时，输出端子962与输入端子961同样为24H电平。与输出端子962连接的第二端子802成为24H电平，第一检测部6的检测元件66将L电平的信号输出到控制部2。控制部2判断为外部设备96从输出端子962输出了24H电平的信号。如上所述，第一端子801在开关10接通时作为向外部设备96供给24V电源的输出端子发挥功能。第二端子802在开关10接通时作为能够输入源型的输出信号的PNP输入端子发挥功能。

图6所示的外部设备97是输出漏型的信号的外部设备9的一例。外部设备97具有NPN型的晶体管902、输入端子971以及输出端子972。输入端子971连接于端子组8的第一端子801。输出端子972连接于端子组8的第二端子802。晶体管902的发射极连接于输入端子971。晶体管902的集电极连接于输出端子972。输入端子971和输出端子972在不与输入电路1连接时是高阻抗状态。晶体管902与发射极-基极之间的电压相应地在发射极-集电极之间导通的状态和发射极-集电极之间不导通的状态之间进行切换。外部设备97通过切换晶体管902的发射极-集电极之间的导通状态来控制从输出端子972输出的信号的电平。外部设备97利用24V电压的电源进行驱动。在晶体管902的发射极-集电极之间不导通时，输入端子971与第一端子801连接，由此成为L电平。输出端子972与第二端子802连接，由此成为24H电平，第一检测部6的检测元件66将L电平的信号输出到控制部2。控制部2判断为外部设备97从输出端子972输出了24H电平的信号。

在晶体管902的发射极-集电极之间导通时，输出端子972与输入端子971同样为L电平。与输出端子972连接的第二端子802成为L电平，第一检测部6的检测元件66将3.3H电平的信号输出到控制部2。控制部2判断为外部设备97从输出端子972输出了L电平的信号。如上所述，第一端子801在开关10断开时作为向外部设备97输出GND电平的输出端子发挥功能。第二端子802在开关10断开时作为能够输入漏型的输出信号的NPN输入端子发挥功能。

第一端子801在第一导通状态和第二非导通状态时与第一电源11导通。第二端子802在第三非导通状态和第四导通状态时经由电阻67连接于GND16。电阻67将第二端子802下拉。此时，输入电路1能够利用第一检测部6经由第二端子802来检测由外部设备96输出的源型的输出信号的电状态。外部设备96能够将与第一端子801导通的第一电源11作为输出信号用的电源来使用。第一端子801在第一非导通状态和第二导通状态时与GND 16导通。第二端子802在第三导通状态和第四非导通状态时经由电阻67连接于第一电源11。电阻67将第二端子802上拉。此时，输入电路1能够利用第一检测部6经由第二端子802来检测由外部设备97输出的漏型的输出信号的电状态。外部设备97能够将与第一端子801导通的GND 16作为输出信号用的GND来使用。

如上所述，输入电路1将第一端子801切换为与第一电源11导通的状态或与GND 16导通的状态。输入电路1经由第二端子802检测来自外部设备9的输出信号。使用者只要将外部设备9的输出信号的布线始终连接于第二端子802即可。因此，在外部设备9的输出信号的形式为漏型和源型这两种不同形式时，使用者能够容易地将布线连接于适当的端子。

输入电路1通过与外部设备9的输出信号的形式相应地设定开关10，能够将能够检测的输出信号的形式容易地在漏型和源型之间进行切换。输入电路1无需为了在漏型和源型之间进行切换而更换基板。因此，输入电路1无需准备多种基板，因此能够降低成本。

输入电路1具有三个以上的第二端子802。输入电路1与第二端子802的数量无关地具有第一切换部51、第二切换部52、第三切换部53、第四切换部54、第二检测部71以及第三检测部72各一个。在第二端子802的数量增加时，第一切换部51、第二切换部52、第三切换部53、第四切换部54、第二检测部71、第三检测部72不增加。因此，输入电路1能够与第二端子802的数量无关地将切换部5的数量设为固定。输入电路1能够对由于第二端子802的数量增加导致的切换部5的数量的增加进行抑制，因此能够抑制成本。

输入电路1具有检测第一端子801的电压电平的第二检测部71。输入电路1能够利用第二检测部71检测是第一端子801与第一电源11导通的状态还是第一端子801与GND 16导通的状态。因此，输入电路1能够利用第二检测部71确认第一切换部51和第二切换部52是否在控制部2的控制下进行着驱动。

输入电路1具有第三检测部72，该第三检测部72检测电阻67中的与第二端子802连接的一侧的相反侧的电压电平。输入电路1能够利用第三检测部72检测是第二端子802经由电阻67与第一电源11导通的状态还是第二端子802经由电阻67与GND 16导通的状态。因此，输入电路1能够利用第三检测部72确认第三切换部53和第四切换部54是否在控制部2的控制下进行着驱动。

第一检测部6的检测元件66检测输入到第二端子802的信号。检测元件66将表示检测结果的信号输出到控制部2。检测元件66向控制部2输出的信号的电压的最大值与最小值之差(3.3V)比第二端子802的电压的最大值与最小值之差(24V)小。信号的电压的最大值与最小值之差(3.3V)与控制部2的电源的电压大致一致。因此，输入电路1能够将第二端子802的电压电平变换为在控制部2的I/O部24中能够检测的电压电平。

第一检测部6的检测元件66具有晶体管619、629……。电阻616、626连接于晶体管619、629……的集电极。GND 16连接于晶体管619、629……的发射极。晶体管619、629……利用基极接收第二端子802的电状态来进行动作。因此，第一检测部6能够以简单的结构将第二端子802的电压电平变换为更小的电压电平来输出到控制部2。输入电路1使用比光电耦合器小型的晶体管，从而能够小型化。

切换部5利用FET 50来切换导通状态和非导通状态。因此，输入电路1能够以简单的结构实现两点间的导通/非导通的切换。输入电路1能够抑制切换部5的部件个数，因此能够降低成本。

<变形例>

本发明不限于上述实施方式，例如切换部5也可以利用FET以外的元件来切换导通状态和非导通状态，还可以利用晶体管、机械性地切换接触状态的开关等来切换导通状态和非导通状态。第一电源11的电压并不限于24V，也可以是其它电压。例如第一电源11和第二电源12的电压也可以与控制部2的电源的电压同样为3.3V。此时，控制部2与切换部5也可以不经由驱动部3地直接连接。此时，输入电路1也可以不具有驱动部3。控制部2也可以向切换部5输出L电平或3.3H电平的信号来对切换部5的电状态进行切换。第二电源12的电压不限于3.3V，也可以是其它电压。

输出源型的信号的外部设备96也可以在内部具有连接于发射极的电源。此时，外部设备96的输入端子961也可以不连接于第一端子801。输出漏型的信号的外部设备97也可以在内部具有连接于发射极的GND。此时，外部设备97的输入端子971也可以不连接于第一端子801。

端子组8的数量可以是任意数量，但优选为三组以上。在输入电路1将端子组8的数量设为三组以上时，与各端子组8具有一个切换部5的结构相比，能够抑制切换部5的数量。输入电路1也可以针对各端子组8的每个第一端子801分别具有一个第一切换部51和第二切换部52，或者针对各端子组8的每个第二端子802分别具有一个第三切换部53和第四切换部54。

第一检测部6的检测元件66、第二检测部71的检测元件711以及第三检测部72的检测元件721的电路结构并不限于上述实施方式。例如检测元件66、711、721中的至少一个也可以是A/D转换电路。输入电路1也可以不具有第二检测部71和第三检测部72中的至少一方。

在控制部2能够输入24V电压的信号时，第一检测部6的检测元件66向控制部2输出的信号的电压的最大值与最小值之差也可以是24V。此时，检测元件66向控制部2输出的信号的电压的最大值与最小值之差以及第二端子802的电压的最大值与最小值之差均可以是24V。第一电源11也可以是3.3V。此时，第二端子802的电压的最大值与最小值之差也可以是3.3V。检测元件66向控制部2输出的信号的电压的最大值与最小值之差以及第二端子802的电压的最大值与最小值之差均可以为3.3V。

输入电路1也可以具有拨码开关(dip switch)、按钮开关、拨动开关、软开关、跳线针(jumper pin)等来作为开关10。

Claims (7)

1.一种输入电路，具有第一端子和第二端子，检测由连接于所述第一端子和所述第二端子的外部设备输出的输出信号，该输入电路的特征在于，具备：

第一检测部，其包括连接于所述第二端子的电阻和检测所述第二端子的电状态的检测元件；

第一切换部，其能够在使所述第一端子与电源导通的第一导通状态和使所述第一端子与所述电源不导通的第一非导通状态之间进行切换；

第二切换部，其能够在使所述第一端子与接地导通的第二导通状态和使所述第一端子与所述接地不导通的第二非导通状态之间进行切换；

第三切换部，其能够在使所述电阻中的同所述第二端子连接的一侧的相反侧与所述电源导通的第三导通状态和使所述电阻的所述相反侧与所述电源不导通的第三非导通状态之间进行切换；

第四切换部，其能够在使所述电阻的所述相反侧与所述接地导通的第四导通状态和使所述电阻的所述相反侧与所述接地不导通的第四非导通状态之间进行切换；以及

控制部，其对所述第一切换部、所述第二切换部、所述第三切换部以及所述第四切换部进行控制，

其中，所述控制部使所述第一切换部成为所述第一导通状态，使所述第二切换部成为所述第二非导通状态，使所述第三切换部成为所述第三非导通状态以及使所述第四切换部成为所述第四导通状态，或者

所述控制部使所述第一切换部成为所述第一非导通状态，使所述第二切换部成为所述第二导通状态，使所述第三切换部成为所述第三导通状态以及使所述第四切换部成为所述第四非导通状态。

2.根据权利要求1所述的输入电路，其特征在于，

具备多组具有一个所述第一端子和一个所述第二端子的端子组，

具有所述第一切换部、所述第二切换部、所述第三切换部以及所述第四切换部各一个，

各所述端子组的所述第一端子与所述第一切换部和所述第二切换部连接，

针对各所述端子组的每个所述第二端子设置所述第一检测部，

各所述第一检测部与所述第三切换部和所述第四切换部连接。

3.根据权利要求2所述的输入电路，其特征在于，

具有三个以上的第二端子。

4.根据权利要求3所述的输入电路，其特征在于，

还具备第二检测部，该第二检测部检测所述第一端子的电状态。

5.根据权利要求4所述的输入电路，其特征在于，

还具备第三检测部，该第三检测部检测所述电阻的所述相反侧的电状态。

6.根据权利要求1所述的输入电路，其特征在于，

所述第一检测部具有晶体管，该晶体管的集电极连接有上拉电阻，发射极连接有所述接地，并利用基极接收所述第二端子的电状态来进行动作。

7.根据权利要求1所述的输入电路，其特征在于，

所述第一切换部、所述第二切换部、所述第三切换部以及所述第四切换部是场效应晶体管。