CN107015928B - 用以切换多个接口的***及其方法及用以切换总线的*** - Google Patents

用以切换多个接口的***及其方法及用以切换总线的*** Download PDF

Info

Publication number
CN107015928B
CN107015928B CN201610356885.8A CN201610356885A CN107015928B CN 107015928 B CN107015928 B CN 107015928B CN 201610356885 A CN201610356885 A CN 201610356885A CN 107015928 B CN107015928 B CN 107015928B
Authority
CN
China
Prior art keywords
channels
computer device
switch
device interface
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610356885.8A
Other languages
English (en)
Other versions
CN107015928A (zh
Inventor
朱威峄
郑嘉峰
张凯
陈治宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanta Computer Inc
Original Assignee
Quanta Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanta Computer Inc filed Critical Quanta Computer Inc
Publication of CN107015928A publication Critical patent/CN107015928A/zh
Application granted granted Critical
Publication of CN107015928B publication Critical patent/CN107015928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

一种用以切换多个接口的***及其方法及用以切换总线的***。用于一个高效能模式以及双路径模式之间进行切换的***，包括第一装置、第二装置、第三装置以及一切换开关，切换开关用以接收控制信号，并且相应于接收控制信号，使切换开关选择性地耦接第一装置的一或多个第一通道或第二装置的一或多个第二通道至第三装置的第三通道，以产生多个致能通道。该***也包括致能通道的数量小于或等于第三通道的数量，并且切换开关用以以一递增顺序将关联于第一装置的致能通道连接至第三通道的第一部分以及以一递减顺序将关联于第二装置的致能通道连接至第三通道的第二部分。

Description

用以切换多个接口的***及其方法及用以切换总线的***
技术领域
本公开涉及一种用于通过快速***组件互连总线连通至快速非易失性存储器固态硬盘的传输架构，特别涉及一种用以致能于单节点传输模式以及多节点传输模式之间的切换的硬件架构。
背景技术
快速***组件互连(Peripheral Component Interconnect Express，以下简称PCIe)为一种高速串行计算机扩展总线标准。PCIe相较于旧总线标准有包括提供总线设装置更高的最大***总线数据传输量(throughput)、更低的输入/输出接脚数、更小的物理尺寸以及更好的性能缩放能力的改善。PCIe以及旧总线标准之间的一项主要差异是，PCIe乃是基于点对点的拓扑架构(即：相反于共享平行总线架构)。每个PCIe总线可以包括不同的通道数量(例如：x1、x2、x4、x8、x16、x32)。一条通道是由两个不同的信号对(即：传送以及接收)所组成。每条通道是使用作为全双工字节串流，并且可以同时在两个方向以一个字节(即：八位)格式传送以及接收数据分组。一个PCIe接口可以接收一个PCIe配接器(adaptor)以连接一端点(例如：一服务器、固态硬盘(Solid-State drives，SSDs)驱动器、磁盘托架、网络装置等)。PCIe配接器可包括一个或多个的PCIe切换开关(switch)，用以从一端点以外致能多个端点。因此，一个PCIe切换开关可以使一个端点被多个装置共用。
固态硬盘(SSD)为可经由如上所述的PCIe总线连接的一种端点装置。快速非易失性存储器(Non-Volatile Memory Express，NVMe)是用于存取通过PCIe总线附加的固态硬盘的一种规范(即：逻辑接口)。由于PCIe是一个点对点的拓扑架构(一个端点连接至另一端点)，通常仅一个端点可以存取快速非易失性存储器固态硬盘(以下简称NVMe SSD)。虽然PCIe切换开关可以使多个端点存取一个端点，目前还没有办法使多个节点来同时存取单一节点。
发明内容
有鉴于此，本发明的额外优点的特征将在下面的描述中阐述，并且将部分地从描述中显而易见，或可以通过本文发明的原理的实现而获知。本发明的特征以及优点可以经由本发明之后附的权利要求书所界定者特别指出的设备以及组合来得到。为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出一或多个优选实施例，并配合附图，作详细说明如下，虽然公开书依附图进行说明，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可做些许更动与润饰，本发明的保护范围当视所附权利要求书界定范围为准。
本公开实施例提供一种用于单节点PCIe传输模式以及多节点的PCIe传输模式之间进行切换的***、方法以及非暂态计算机可读取介质。所述***、方法以及非暂态计算机可读取介质包括一第一计算机装置接口、一第二计算机装置接口、一第三计算机装置接口以及一切换开关模块，用以接收一或多个控制信号，并且相应于接收到一或多个控制信号，使切换开关模块选择性地耦接第一计算机装置接口的一或多个第一通道或第二计算机装置接口的一或多个第二通道的其中至少一个至第三计算机装置接口的多个第三通道，以产生多个致能通道。所述***、方法以及非暂态计算机可读取介质也包含致能通道的数量小于或等于第三通道的数量，且切换开关模块用以将关联于第一计算机装置接口的致能通道以一递增逻辑顺序连接至第三通道的一第一部分且将关联于第二计算机装置接口的致能通道以一递减逻辑顺序连接至第三通道的一第二部分。
所述***、方法以及非暂态计算机可读取介质也包含切换开关模块用以致能第一通道，而无需致能第二通道的任何一个。所述***、方法以及非暂态计算机可读取介质也包含切换开关模块用以致能第二通道，而无需致能第一通道的任何一个。所述***、方法以及非暂态计算机可读取介质也包含切换开关模块用以致能相同数量的第一通道以及第二通道。
所述***、方法以及非暂态计算机可读取介质也包含第一计算机装置接口、第二计算机装置接口以及第三计算机装置接口的每一个可为一快速***组件互连(peripheralcomponent interconnect express，PCIe)接口。
所述***、方法以及非暂态计算机可读取介质也包含第一计算机装置接口耦接于一第一节点以及第二计算机装置接口耦接于一第二节点。所述***、方法以及非暂态计算机可读取介质也包含第三计算机装置接口可耦接于一或多个快速非易失性存储器(non-volatile memory express，NVMe)固态硬盘(solid-state drives，SSD)。
所述***、方法以及非暂态计算机可读取介质也包含切换开关模块包括一个或多个多工器。
所述***、方法以及非暂态计算机可读取介质也包含第一通道的数量、第二通道的数量以及第三通道的数量均为相等的。
所述***、方法以及非暂态计算机可读取介质也包含第一通道的数量、第二通道的数量以及第三通道的数量均为不相等的。
所述***、方法以及非暂态计算机可读取介质也包含一第一节点，其通过一第一快速***组件互连(PCIe)总线耦接至一切换开关模块，其中，第一快速***组件互连总线具有一第一预定通道数量、一第二节点，其通过一第二快速***组件互连总线耦接至切换开关模块，其中，第二快速***组件互连总线具有一第二预定通道数量、以及一快速非易失性存储器(NVMe)固态硬盘(SSD)，其通过一第三快速***组件互连总线耦接至该切换开关模块，其中，第三快速***组件互连总线具有一第三预定通道数量。所述***、方法以及非暂态计算机可读取介质也包含切换开关模块用以接收一或多个控制信号，并且相应于接收到一或多个控制信号，使切换开关模块致能或禁能(disable)第一预定通道数量以及第二预定通道数量中的一或多个，其中，致能通道的数量等于第三预定通道数量。
附图说明
为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出一或多个优选实施例，并配合附图，作详细说明如下，其中：
图1显示依据本发明一实施例的用于单节点以及多节点传输模式之间进行切换的单切换开关架构的示意图；
图2显示依据本发明一实施例的用于单节点以及多节点传输模式之间进行切换的双切换开关架构的示意图；
图3A显示依据本发明一实施例的运作在单节点传输模式下的双切换开关架构的示意图；
图3B显示依据本发明另一实施例的运作在单节点传输模式下的双切换开关架构的示意图；
图4显示依据本发明一实施例的运作在双路径传输模式下的双切换开关架构的示意图；
图5显示依据本发明一实施例的用于单节点传输模式以及多节点传输模式之间进行切换的示范方法的流程图；
图6A显示用以实现本发明各种实施例的一示范***的实施例；以及
图6B显示用以实现本发明各种实施例的一示范***的实施例。
【符号说明】
100～单切换开关架构；
102～节点；
104～节点；
106～PCIe接口；
108～PCIe接口；
110～切换开关；
112～子切换开关；
114～子切换开关；
116～选择器；
118～选择器；
120～PCIe接口；
122～快速非易失性存储器固态硬盘(NVMe SSD)；
300～单节点传输模式；
350～单节点传输模式；
400～双路径传输模式；
500～方法流程图；
505、510、515、520～步骤；
600～***；
605～***总线；
610～处理器；
612～快取存储器；
615～存储器；
620～ROM；
625～RAM；
630～存储装置；
632～MOD 1；
634～MOD 2；
636～MOD 3；
635～输出装置；
640～通信接口；
645～输入装置；
650～计算机***；
655～处理器；
660～芯片组；
665～输出装置；
670～存储装置；
675～RAM；
680～桥接器；
685～用户接口元件；以及
690～通信接口。
具体实施方式
本发明的额外优点的特征将在下面的描述中阐述，并且将部分地从描述中显而易见，或可以通过本文发明的原理的实现而获知。本发明的特征以及优点可以经由本发明之后附的权利要求书所界定者特别指出的设备以及组合来得到。为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出一或多个优选实施例，并配合附图，作详细说明如下，虽然公开书依附图进行说明，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可做些许更动与润饰，本发明的保护范围当视所附权利要求书界定范围为准。
在此先定义本公开书中应用的几个术语。术语“耦接”被定义为连接，无论是直接或间接通过中间元件，并且不限于物理连接。术语“包括”表示“包含，但不限于此”；它具体表示在一个所描述的组合、群组、系列等等的开放式包含或成员。
图1显示依据本发明一实施例的用于单节点以及多节点传输模式之间进行切换的单切换开关(switch)架构100的示意图。在单节点模式下，所有通道(lanes)可以由可达成高效能数据传输的一单一节点使用。于多节点模式下，所有通道由可达成多路径数据传输的多个节点所共用。单切换开关架构100包括第一节点102以及第二节点104。举例来说，节点可以是服务器、群集的服务器、多服务器、或能够至少传送以及接收数据的任何计算机装置。节点102以及104可以分别经由PCIe接口106与108被连接至PCIe总线。举例来说，PCIe接口可用以接收网络配接器(adaptor)、以太网络配接器、无线连接配接器、通用串行总线配接器或用于连接节点与PCIe总线的任何其它类型的配接器。PCIe接口可以使节点与一或多个其它端点(endpoint)(例如：NVMe固态硬盘等等)进行通信。在本实施例中，PCIe接口106以及108可以各自连接到PCIe总线的四条通道(×4)。四条通道的各通道可在PCIe总线上包括一传送以及接收的串行连接。因此，四条通道可以包括四个传送路径以及4个接收路径。在其他实施例中，PCIe总线可以包括多于或少于4条通道(例如：×2，×8，×16，×32，等等)。
PCIe接口106以及第二PCIe接口108的四条通道可以耦接到切换开关110。切换开关110可致能(enable)节点102以及104经由PCIe接口106以及108存取其他端节装置(例如：NVMe固态硬盘等)。在一些实施例中，切换开关110可为一个或多个高速多工器。在一些实施例中，切换开关110可为集成电路芯片(例如：在PCIe接口上或在主机板上等)。
在一些实施例中，PCIe接口120可包括四条通道。切换开关110可以从PCIe接口106以及PCIe接口108中致能四条通道(从八条通道中)，以经由PCIe接口120的四条通道与快速非易失性存储器固态硬盘(NVMe SSD)122进行通信。因此，PCIe接口106以及108的四通道可经由PCIe接口120的四条通道(亦即：第一节点102的四条通道、第二节点104的四条通道、或者第一节点102中的两条通道以及第二节点104中的两条通道)来从NVMe SSD 122传送以及接收数据。在其他实施例中，PCIe接口120可包括多于或少于四条通道。在其他实施例中，PCIe接口106以及PCIe接口108中的致能通道(enabled lanes)的总数不能超过PCIe接口120的通道数量。
切换开关110可用以接收一个或多个控制信号(例如：二进制的低信号(binarylow signal)或二进制高信号(binary high signal))，以确定哪四条通道(即：PCIe接口106以及108的八条通道中的那四个)被致能(亦即：可传输数据至连接到切换开关110的一个端点以及接收数据来自该端点的数据)。例如，当控制信号为低信号时，切换开关110可致能PCIe接口106的四条通道并禁能(disable)PCIe接口108的四条通道。在另一个例子中，当控制信号为高信号时，切换开关110可致能PCIe接口108的四条通道并禁能PCIe接口106的四条通道。在另一实施例中，切换开关110可以接收两个控制信号，并据此致能PCIe接口106的前两条通道以及PCIe接口108的前两条通道，并禁能PCIe接口106的最后两条通道以及PCIe接口108的最后两条通道。
单切换开关架构100也可包括一个或多个NVMe SSD 122，其用以经由PCIe接口120连接至切换开关110。PCIe接口120可经由PCIe总线连接至切换开关110。在本实施例中，PCIe接口120可连接至具有四条通道(即：×4)的PCIe总线。四条通道的每一通道可在PCIe总线上包括一传送以及接收串行连接。因此，四条通道可以包括四个传送路径以及4个接收路径。在其他实施例中，PCIe总线可以包括多于或少于4条通道(例如：×2，×8，×16，×32，等等)。
本发明实施例中考虑切换开关110的控制信号可以以多种方式来提供。在一些情况下，控制信号可以手动指定。例如，通过使用者设定、通过跳线设置或为控制信号提供一永久设置的其他方式。在其他情况下，控制信号可以被自动地和/或动态地指定。也就是说，根据所连接的装置的类型。举例来说，在图1的实施例中，切换开关110或其他与PCI接口106、108以及120进行通信的另一元件可检测与附加于这些接口的每个PCIe装置的相关联的通道的数量，并自动据此配置切换开关110。这也可以是一个动态流程。也就是说，如果节点102为一个四条通道的PCIe装置以及节点104为一个两条通道的PCIe装置时，切换开关110可于每个装置与NVMe SSD 122通信时，在一四条通道以及一两条通道配置之间交替。
图2显示依据本发明一实施例的用于单节点以及多节点传输模式之间进行切换的双切换开关架构200的示意图。双切换开关架构200可包括切换开关110，其包括第一子切换开关112以及第二子切换开关114。在一些实施例中，子切换开关112以及114可为高速多工器。在一些实施例中，子切换开关112以及114可为集成电路芯片(例如：在PCIe接口上或在主机板上等)。
切换开关110用以提供关联于PCIe接口106以及108的通道至PCIe接口120的通道的不同路由(routing)。此处所描述的路由基于***组件互连特殊兴趣小组(PCI-SIG)所维护的PCIe规范。关于PCIe接口106以及108之间的路由，切换开关110以一递增逻辑顺序提供通道的路由。亦即，0->0，1->1，2->2以及3->3，如图2所示且其细节将讨论于下。相反地，关于PCIe接口108以及120之间的路由，切换开关110提供以一递减逻辑顺序提供通道的路由。亦即，3->0，2->1，1->2以及0->3，如图2所示且其细节将讨论于下。
第一子切换开关112可以用以对应地通过PCIe接口106的第一通道以及第二通道(即：[0：1])以及PCIe接口108的第三通道以及第四通道(即：[3：2])来致能与节点102以及节点104之间的连接。第二子切换开关114可以用以对应地通过PCIe接口106的第三通道以及第四通道(即：[2：3])以及PCIe接口108的第一通道以及第二通道(即：[1：0])来致能与节点102以及节点104之间的连接。第一子切换开关112可用以通过PCIe接口120的第一通道以及第二通道(即：[0：1])来致能与NVMe SSD 122的连接。选择器116可依据第一控制信号，决定致能PCIe接口106或PCIe接口108中的通道以连接至子切换开关112。第二子切换开关114可用以通过PCIe接口120的第三通道以及第四通道(即：[2：3])来致能与NVMe SSD 122的连接。选择器118可依据第二控制信号，决定致能PCIe接口106或PCIe接口108中的通道以连接至子切换开关114。
当选择器116接收到一个低控制信号时，第一子切换开关112可以致能PCIe接口106的第一通道以及第二通道(即，[0：1])至PCIe接口的120的第一通道以及第二通道(即，[0：1])的连接。当选择器116接收到一个高控制信号时，第一子切换开关112可以致能PCIe接口108的第三通道以及第四通道(即，[3：2])至PCIe接口的120的第一通道以及第二通道(即，[0：1])的连接。当选择器118接收到一个低控制信号时，第二子切换开关114可以致能PCIe接口106的第三通道以及第四通道(即，[2：3])至PCIe接口的120的第三通道以及第四通道(即，[2：3])的连接。当选择器118接收到一个高控制信号时，第二子切换开关114可以致能PCIe接口108的第一通道以及第二通道(即，[1：0])至PCIe接口的120的第三通道以及第四通道(即，[2：3])的连接。
当选择器116以及选择器118同时接收到一个低控制信号时，双切换开关架构200可将节点102运作在高效能模式下(如图3A所示)。当选择器116以及选择器118同时接收到一个高控制信号时，双切换开关架构200可将节点104运作在高效能模式下(如图3B所示)。当选择器116接收到一个低控制信号且选择器118接收到一个高控制信号，双切换开关架构200可将节点102以及节点104运作在双路径模式下(如图4所示)。
可理解的是，虽然图2显示出具有四条通道的PCIe总线的示例实施例，本领域技术人员可以使用具有更多或更少的通道的一个PCIe总线。例如，可以使用具有2条通道的PCIe总线。在另一个实施例中，可以使用具有8、16或32条通道的PCIe总线。
图3A显示依据本发明一实施例的运作在单节点传输模式300下的双切换开关架构的示意图。明确地说，第一节点102(即：具有四条通道的一个节点)的高效能模式(1×4)。第一子切换开关112以及第二子切换开关114可分别在选择器116以及选择器118中接收低控制信号。在一些实施例中，子切换开关112以及114可以是高速多工器。在其他实施例中，可以使用一个单一切换开关。如图3A所示，相应于接收到低控制信号，第一子切换开关112可以致能PCIe接口106的第一通道以及第二通道(即：[0：1])。PCIe接口106的第一通道及第二通道可分别通过第一通道及第二通道(即：[0：1])连接到PCIe接口120。在致能第一通道以及第二通道之后，节点102可将数据传送至NVMe SSD 122以及接收来自NVMe SSD 122中的数据。
如图3A所示，相应于接收到低控制信号，第二子切换开关114可以致能PCIe接口106的第三通道以及第四通道(即：[2：3])。PCIe接口106的第三通道及第四通道可分别通过PCIe接口120的第三通道及第四通道(即：[2：3])连接到PCIe接口120。在致能PCIe接口106的第三通道以及第四通道之后，节点104可将数据传送至NVMe SSD 122以及接收来自NVMeSSD 122中的数据。
图3B显示依据本发明另一实施例的运作在单节点传输模式350下的双切换开关架构的示意图。明确地说，第二节点104(即：具有四条通道的一个节点)的高效能模式(1×4)。第一子切换开关112以及第二子切换开关114可分别在选择器116以及选择器118中接收高控制信号。在一些实施例中，子切换开关112以及114可以是高速多工器。在其他实施例中，可以使用一个单一切换开关。如图3B所示，相应于接收到高控制信号，第一子切换开关112可以致能PCIe接口108的第三通道以及第四通道(即：[3：2])。PCIe接口108的第三通道及第四通道可分别通过PCIe接口120的第一通道及第二通道(即：[0：1])连接到PCIe接口120。在致能PCIe接口108的第三通道以及第四通道之后，节点104可将数据传送至NVMe SSD 122以及接收来自NVMe SSD 122中的数据。
如图3B所示，相应于接收到高控制信号，第二子切换开关114可以致能PCIe接口108的第一通道以及第二通道(即：[1：0])。PCIe接口108的第一通道及第二通道可分别通过PCIe接口120的第三通道及第四通道(即：[2：3])连接到PCIe接口120。在致能PCIe接口108的第一通道以及第二通道之后，节点104可将数据传送至NVMe SSD 122以及接收来自NVMeSSD 122中的数据。
图4显示依据本发明一实施例的运作在双路径传输模式400下的双切换开关架构的示意图。明确地说，第一节点102以及第一节点104(即：各自具有两条通道的两个节点)的双路径模式(2×2)。第一子切换开关112可在选择器116中接收低控制信号以及第二子切换开关114可在选择器118中接收高控制信号。在一些实施例中，子切换开关112以及114可以是高速多工器。在其他实施例中，可以使用一个单一切换开关。如图4所示，相应于在第一子切换开关112中接收到低控制信号，第一子切换开关112可以致能PCIe接口106的第一通道以及第二通道(即：[0：1])。PCIe接口106的第一通道及第二通道可分别通过第一通道及第二通道(即：[0：1])连接到PCIe接口120。在致能第一通道以及第二通道之后，节点102可将数据传送至NVMe SSD 122以及接收来自NVMe SSD 122中的数据。
如图4所示，相应于在第二子切换开关114中接收到高控制信号，第二子切换开关114可以致能PCIe接口108的第一通道以及第二通道(即：[1：0])。PCIe接口108的第一通道及第二通道可分别通过PCIe接口120的第三通道及第四通道(即：[2：3])连接到PCIe接口120。在致能PCIe接口108的第一通道以及第二通道之后，节点104可将数据传送至NVMe SSD122以及接收来自NVMe SSD 122中的数据。
可理解的是，虽然图3A、图3B以及图4显示出具有四条通道的PCIe总线的示范实施例，本领域技术人员可以使用具有更多或更少的通道的一个PCIe总线。例如，可以使用具有2条通道的PCIe总线。在另一个实施例中，可以使用具有8、16或32条通道的PCIe总线。
此外，虽然示范实施例指定与特定类型的PCIe装置的通信，并非用以限定本发明的各种实施例的范围。相反地，本发明所述的方法以及***可适用于任何类型的PCIe装置。此外，本发明在此处所讨论的方法以及***也可相同地适用于任何类型计算机装置接口，包括PCIe接口，用于不同通道数量、频道等等的通信管理，允许采用最大可能的数量的通道、频道等等来最大化这类计算机装置接口及与其耦接的计算机装置之间的数据传输量(throughput)。
接着参见图5，是显示依据本发明一实施例的用于管理具有不同通道配置的PCIe装置间的通信的示范方法的流程图。图5所示的方法仅提供相关范例，本发明所述的方法可以有各种不同的实现方式。另外，虽然图5所示的方法以特定的顺序的步骤来加以描述，然而应可理解，本领域技术人员可知图5及其步骤可以任何可完成本发明的技术优点的顺序执行，并且可包括所示更少或更多的步骤。
图5中所示的每一步骤表示在实施例的方法进行的一或多个流程、方法或子例程。图5中所示的步骤可通过如图1以及图2所示的***中实现。图5中所显示的方法流程图将相关于并参考如图1以及图2中所示的至少节点102以及104、PCIe接口106、108与120、切换开关110以及NVMe SSD 122加以描述。
方法500起始于步骤505。在步骤505中，切换开关模块110可以接收一个请求，以致能第一预定通道数量。例如，切换开关模块110可通过一PCIe总线接收来自节点102(经由PCIe接口106)的请求，以致能一个或多条通道来存取NVMe SSD硬盘122(经由PCIe接口120)。当切换开关模块接收到该请求时，方法500接着执行步骤510。
在步骤510中，切换开关模块110可以接收一个请求，以致能第二预定通道数量。例如，切换开关模块110可通过一PCIe总线接收来自节点104(经由PCIe接口108)的请求，以致能一个或多条通道来存取NVMe SSD硬盘122(经由PCIe接口120)。当切换开关模块接收到该请求时，方法500接着执行步骤515。
在步骤515中，切换开关模块110可接收一或多个控制信号。举例来说，切换开关模块110可接收一个控制信号，此一控制信号可为二进制低信号(即：“0”)或二进制高信号(即：“1”)。在另一个例子中，切换开关模块110可接收两个控制信号，这两个控制信号可为二进制低信号(即：“0”)或二进制高信号(即：“1”)。当接收到两个控制信号时，切换开关模块110可具有四个可能的二进位值(即，“00”，“01”，“10”，“11”)。因此，接收到的控制信号愈多，切换开关模块110可具有愈多在连接的PCIe总线上致能以及禁能的通道数的可能性。当接收到一个或多个控制信号之后，方法500可接着执行步骤520。
在步骤520中，切换开关模块110可以致能或禁能所请求的预定通道数量的一或多个。举例来说，当接收到二进制低信号时，切换开关模块110可致能第一预定通道数量并禁能第二预定通道数量。在本例中，节点102可以在一个高效能的单节点传输模式下运作。在另一个例子中，当接收到二进制高信号时，切换开关模块110可致能第二预定通道数量并禁能第一预定通道数量。在前述例子中，节点104可以在一个高效能的单节点传输模式下运作。在另一个例子中，当接收到一个二进制低信号以及一个二进制高信号时，切换开关模块110可从第一预定通道数量以及第二预定通道数量中致能以及禁能相等的通道数量。在前述例子中，节点102以及节点104可以在双路径多节点传输模式下运作。在任何前述实施例中，致能通道的数量不能超过第三预定通道数量。例如，PCIe接口120的通道数。当切换开关模块致能以及禁能通道之后，方法500在此结束。
虽然上述示例性实施例说明了由特定类型的元件执行的方法，本发明考虑的是，上述方法可通过其他类型的装置例如一运算***或类似***等来实现。例如，图6A与图6B显示依据可能的示范***实施例的例子。本领域技术人员在应用本发明实施例时可应用更合适的实施例。本领域技术人员也已知其他***实施例的可能性。
图6A显示已知***中一种总线运算***构造600，其中***的元件互相使用总线605进行电性通信。示范***600包括处理单元(CPU或处理器)610以及***总线605，此***总线605耦接各种***元件到处理器610，各种***元件包括***存储器615，例如只读存储器(ROM)620和随机存取存储器(RAM)625。***600可包括高速存储器的快取存储器，此高速存储器直接连接、靠近、或整合为处理器610的一部分。***600可将数据从存储器615和/或存储装置630复制到快取存储器612用于处理器610的快速存取。以此方式快取存储器可于等待数据时提供效能增进，避免处理器610延迟。上述以及其他模块会控制或用于控制处理器610藉以执行各种动作。同时也可使用其他***存储器615。存储器615可包括多个具有不同效能特性的不同类型存储器。处理器610可包括任意通用处理器以及硬件模块或软件模块，例如存储于存储装置630的模块632，模块634，和模块636，用于控制处理器610以及特殊功用处理器，其中软件指令结合入实际处理器设计。处理器610可实质上为完全自给自足的运算***，包括多内核或处理器、总线，存储器控制器、快取存储器等等。多核处理器可为对称或非对称。
为了使用户可以和运算***600互动，输入装置645会代表任意数量的输入机制，例如用于演讲的麦克风、用于手势或图形输入的触控屏幕、键盘、鼠标、动作输入、语音以及其他。输出装置635也可为本领域技术人员所知的一或多个输出机制。在一些例子中，多模***会对用户提供多类型的输入藉以和运算***600通信。通信接口640会大致上包含并管理用户输入以及***输出。任意特定硬件设置上的各种操作没有限制，因此这里的基本特征会很容易置入发展增进中的硬件或固件设置。
存储装置630为非易失性存储器且可为硬盘或其他类型的计算机可读取介质，该计算机可读取介质会存储计算机可存取数据，且可例如为磁带、快闪存储器卡、固态存储器装置、数字光盘、卡匣、随机存取存储器(RAM)625、只读存储器(ROM)620、以及其混合。
存储装置630可包括软件模块632、634、636，用于控制处理器610。也会考虑其他硬件或软件模块。存储装置630会连接至***总线605。在某个方面，执行特定功能的硬件模块可包括存储于计算机可读取介质的软件元件，该存储于计算机可读取介质和所需硬件元件有关，该所需硬件元件可例如为用于执行功能的处理器610、总线605、输出装置635(例如显示器)等等。
图6B是显示一种具有芯片组构造的计算机***650，该芯片组构造可用来执行所述方法并产生及显示图形用户接口(GUI)。计算机***650为用于实现所公开技术的计算机硬件、软件和固件的实施例。***650可包括处理器655，表示任意数量的物理和/或逻辑区别资源，执行用于所示运算的软件、固件、和硬件。处理器655会与芯片组660通信，该芯片组660会控制处理器655的输入和输出。在本实施例中，芯片组660输出信息至输出装置665，例如显示器，且会读取和写入信息至存储装置670，存储装置670可包括例如磁盘介质和固态介质。芯片组660也会读取数据和写入数据至RAM 675。用于与各种用户接口元件685进行接口的桥接器680会用于与芯片组660进行接口。此种用户接口元件685可包括键盘、麦克风、触控检测和处理电路、指向装置，例如鼠标等等。大致来说***650的输入会来自各种来源，可以由机器产生和/或人工产生。
芯片组660也会与一或多个具有不同物理接口的通信接口690进行接口。此种通信接口可包括用于宽带无线网络以及个人局域网络(personal area network)的有线和无线本地局域网络的接口。一些用于产生、显示、以及使用本发明实施例GUI的方法的应用程序可包括，藉由处理器655分析存储于存储装置670或RAM 675的数据而接收通过物理接口或由机器自行产生的请求数据组。另外机器接收来自用户通过用户接口元件685的输入并会藉由使用处理器655解释输入来执行合适的功能，例如浏览功能。
可理解的是，实施例中所示的***600和650会具有一个以上的处理器610或为群组一部分或为一起网络连接的运算装置群集，用以提供更多处理能力。
为了清楚解释，在本发明一些实施例可包括独自的功能区块，该功能区块包括软件或硬件和软件的结合实现的方法中的装置、装置元件、步骤或例程(routines)。
在一些实施例中计算机可读取存储装置、介质、以及存储器可包括缆线或包括位流的无线信号等等。然而当提到时，非暂态计算机可读取存储介质明确排除例如能量、载波信号、电磁波、以及信号等等介质。
依据上述实施例的方法会使用计算机可执行指令实现，该计算机可执行指令存储于计算机可读取介质或可由计算机可读取介质提供。此种指令可包括，例如让通用计算机、特殊功能计算机、或特殊功能处理装置执行一些功能或功能群组的指令和数据。部分计算机资源可通过网络存取。计算机可执行指令可为例如二元、中继格式指令例如组合语言、固件、或源代码。计算机可读取介质的实施例会用于存储指令、使用信息、和/或依据所述实施例的方法进行中所产生的信息，该计算机可读取介质包括磁盘或光盘、快闪存储器、非易失性存储器提供的USB装置、网络连接存储装置等等。
实现依据本发明实施例的方法的装置可包括硬件，固件和/或软件，并可使用各种形式因素。形式因素的典型实施例包括笔记型计算机、智能手机、小型化机构(small formfactor)个人计算机、个人数字助理等等。所述的功能性也会以***或扩充卡实现。功能性也会藉由其他实施例，由单独装置中电路板上不同芯片或不同程序间的执行动作实现。
指令、传递该指令的介质、执行该指令的运算资源、以及其他支持该运算资源的构造为用以提供公开书所述功能的方式。
虽然本公开已以优选实施例公开如上，然其并非用以限定本公开，本领域技术人员在不脱离本公开的精神与范围内，当可作些许的更动与润饰。以上所述为实施例的概述特征。本领域技术人员应可以轻而易举地利用本发明为基础设计或调整以实行相同的目的和/或达成此处介绍的实施例的相同优点。本领域技术人员也应了解相同的配置不应背离本创作的精神与范围，在不背离本创作的精神与范围下他们可做出各种改变、取代和交替。说明性的方法仅表示示范性的步骤，但这些步骤并不一定要以所表示的顺序执行。可另外加入、取代、改变顺序和/或消除步骤以视情况而作调整，并与所公开的实施例精神和范围一致。因此本公开的保护范围当视所附权利要求书界定范围为准。

Claims (20)

1.一种用以切换多个计算机装置接口的***，包括：
第一计算机装置接口；
第二计算机装置接口；
第三计算机装置接口；以及
切换开关模块，被配置为接收一或多个控制信号，并且相应于接收到该一或多个控制信号，使该切换开关模块选择性地耦接该第一计算机装置接口的一或多个第一通道或该第二计算机装置接口的一或多个第二通道的其中至少一个至该第三计算机装置接口的多个第三通道，以产生多个致能通道，
其中，所述切换开关模块包括：第一子切换开关，被配置为与所述第一计算机装置耦合；以及第二子切换开关，被配置为与所述第二计算机装置耦合，其中，所述第一子切换开关被配置为接收第一控制信号，并且所述第二子切换开关被配置为接收第二控制信号，第二控制信号与第一控制信号不同，其中第一控制信号和第二控制信号中的每一个致能或禁用一个或多个预定义的通道，
其中，所述致能通道的数量小于或等于所述第三通道的数量，且
其中该切换开关模块被配置为将关联于该第一计算机装置接口的所述致能通道以递增逻辑顺序连接至所述第三通道的第一部分且将关联于该第二计算机装置接口的所述致能通道以递减逻辑顺序连接至所述第三通道的第二部分。
2.如权利要求1所述的***，其中该切换开关模块被配置为致能所述第一通道，而无需致能所述第二通道的任何一个。
3.如权利要求1所述的***，其中该切换开关模块被配置为致能所述第二通道，而无需致能所述第一通道的任何一个。
4.如权利要求1所述的***，其中该切换开关模块被配置为致能相同数量的所述第一通道以及所述第二通道。
5.如权利要求1所述的***，其中该第一计算机装置接口、该第二计算机装置接口以及该第三计算机装置接口为快速***组件互连(peripheral component interconnectexpress，PCIe)接口。
6.如权利要求5所述的***，其中该第一计算机装置接口耦接于第一节点，该第二计算机装置接口耦接于第二节点。
7.如权利要求5所述的***，其中该第三计算机装置接口耦接于一或多个快速非易失性存储器(non-volatile memory express，NVMe)固态硬盘(solid-state drives，SSD)。
8.如权利要求1所述的***，其中所述切换开关模块包括一个或多个多工器。
9.如权利要求1所述的***，其中所述第一通道的数量、所述第二通道的数量以及所述第三通道的数量均为相等的。
10.如权利要求1所述的***，其中所述第一通道的数量、所述第二通道的数量以及所述第三通道的数量均不同。
11.一种用以切换多个计算机装置接口的方法，包括：
在切换开关模块，接收一或多个控制信号，其中，所述切换开关模块包括：第一子切换开关，被配置为与第一计算机装置耦合；以及第二子切换开关，被配置为与第二计算机装置耦合，其中，所述第一子切换开关被配置为接收一个或多个控制信号的第一控制信号，并且所述第二子切换开关被配置为接收一个或多个控制信号的第二控制信号，第二控制信号与第一控制信号不同，其中第一控制信号和第二控制信号中的每一个致能或禁用一个或多个预定义的通道；
依据该一或多个控制信号，所述切换开关模块选择性地耦接第一计算机装置接口的一或多个第一通道或第二计算机装置接口的一或多个第二通道的其中至少一个至一第三计算机装置接口的多个第三通道，以产生多个致能通道，其中，所述致能通道的数量小于或等于所述第三通道的数量；以及
将关联于该第一计算机装置接口的所述致能通道以递增逻辑顺序连接至所述第三通道的第一部分且将关联于该第二计算机装置接口的所述致能通道以递减逻辑顺序连接至所述第三通道的第二部分。
12.如权利要求11所述的方法，其中，该切换开关模块被配置为致能所述第一通道，而无需致能所述第二通道的任何一个。
13.如权利要求11所述的方法，其中，该切换开关模块被配置为致能所述第二通道，而无需致能所述第一通道的任何一个。
14.如权利要求11所述的方法，其中，该切换开关模块被配置为致能相同数量的所述第一通道以及所述第二通道。
15.如权利要求11所述的方法，其中，该第一计算机装置接口、该第二计算机装置接口以及该第三计算机装置接口为快速***组件互连(peripheral component interconnectexpress，PCIe)接口。
16.如权利要求15所述的方法，其中，该第一计算机装置接口耦接于第一节点，该第二计算机装置接口耦接于第二节点，或者该第三计算机装置接口耦接于一或多个快速非易失性存储器(non-volatile memory express，NVMe)固态硬盘(solid-state drives，SSD)。
17.如权利要求11所述的方法，其中，所述切换开关模块包括一个或多个多工器。
18.如权利要求11所述的方法，其中，所述第一通道的数量、所述第二通道的数量以及所述第三通道的数量均为相等的。
19.如权利要求11所述的方法，其中，所述第一通道的数量、所述第二通道的数量以及所述第三通道的数量均不同。
20.一种用以切换多个快速***组件互连总线的***，包括：
第一节点，其通过第一快速***组件互连总线(PCIe)耦接至切换开关模块，其中，该第一快速***组件互连总线具有第一预定通道数量；
第二节点，其通过第二快速***组件互连总线耦接至该切换开关模块，其中，该第二快速***组件互连总线具有第二预定通道数量；以及
快速非易失性存储器固态硬盘，其通过第三快速***组件互连总线耦接至该切换开关模块，其中，该第三快速***组件互连总线具有第三预定通道数量；
该切换开关模块被配置为接收一或多个控制信号，并且相应于接收到该一或多个控制信号，使该切换开关模块致能或禁能该第一预定通道数量以及该第二预定通道数量中的一或多个，其中，所述致能通道的数量等于所述第三预定通道数量，其中，所述切换开关模块包括：第一子切换开关，被配置为与第一计算机装置耦合；以及第二子切换开关，被配置为与第二计算机装置耦合，其中，所述第一子切换开关被配置为接收一或多个控制信号的第一控制信号，并且所述第二子切换开关被配置为接收一或多个控制信号的第二控制信号，第二控制信号与第一控制信号不同，其中第一控制信号和第二控制信号中的每一个致能或禁用一个或多个预定义的通道。
CN201610356885.8A 2016-01-27 2016-05-26 用以切换多个接口的***及其方法及用以切换总线的*** Active CN107015928B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/007,753 2016-01-27
US15/007,753 US10210121B2 (en) 2016-01-27 2016-01-27 System for switching between a single node PCIe mode and a multi-node PCIe mode

Publications (2)

Publication Number Publication Date
CN107015928A CN107015928A (zh) 2017-08-04
CN107015928B true CN107015928B (zh) 2019-12-10

Family

ID=58407929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610356885.8A Active CN107015928B (zh) 2016-01-27 2016-05-26 用以切换多个接口的***及其方法及用以切换总线的***

Country Status (3)

Country Link
US (1) US10210121B2 (zh)
CN (1) CN107015928B (zh)
TW (1) TWI566104B (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9763518B2 (en) 2014-08-29 2017-09-19 Cisco Technology, Inc. Systems and methods for damping a storage system
US9853873B2 (en) 2015-01-10 2017-12-26 Cisco Technology, Inc. Diagnosis and throughput measurement of fibre channel ports in a storage area network environment
US9900250B2 (en) 2015-03-26 2018-02-20 Cisco Technology, Inc. Scalable handling of BGP route information in VXLAN with EVPN control plane
US10222986B2 (en) 2015-05-15 2019-03-05 Cisco Technology, Inc. Tenant-level sharding of disks with tenant-specific storage modules to enable policies per tenant in a distributed storage system
US11588783B2 (en) 2015-06-10 2023-02-21 Cisco Technology, Inc. Techniques for implementing IPV6-based distributed storage space
US10778765B2 (en) 2015-07-15 2020-09-15 Cisco Technology, Inc. Bid/ask protocol in scale-out NVMe storage
US9892075B2 (en) 2015-12-10 2018-02-13 Cisco Technology, Inc. Policy driven storage in a microserver computing environment
US10223313B2 (en) * 2016-03-07 2019-03-05 Quanta Computer Inc. Scalable pooled NVMe storage box that comprises a PCIe switch further connected to one or more switches and switch ports
US10140172B2 (en) 2016-05-18 2018-11-27 Cisco Technology, Inc. Network-aware storage repairs
US20170351639A1 (en) 2016-06-06 2017-12-07 Cisco Technology, Inc. Remote memory access using memory mapped addressing among multiple compute nodes
US10664169B2 (en) 2016-06-24 2020-05-26 Cisco Technology, Inc. Performance of object storage system by reconfiguring storage devices based on latency that includes identifying a number of fragments that has a particular storage device as its primary storage device and another number of fragments that has said particular storage device as its replica storage device
US11563695B2 (en) 2016-08-29 2023-01-24 Cisco Technology, Inc. Queue protection using a shared global memory reserve
US10445018B2 (en) * 2016-09-09 2019-10-15 Toshiba Memory Corporation Switch and memory device
US10545914B2 (en) 2017-01-17 2020-01-28 Cisco Technology, Inc. Distributed object storage
US10243823B1 (en) 2017-02-24 2019-03-26 Cisco Technology, Inc. Techniques for using frame deep loopback capabilities for extended link diagnostics in fibre channel storage area networks
US10713203B2 (en) 2017-02-28 2020-07-14 Cisco Technology, Inc. Dynamic partition of PCIe disk arrays based on software configuration / policy distribution
US10254991B2 (en) 2017-03-06 2019-04-09 Cisco Technology, Inc. Storage area network based extended I/O metrics computation for deep insight into application performance
US10303534B2 (en) 2017-07-20 2019-05-28 Cisco Technology, Inc. System and method for self-healing of application centric infrastructure fabric memory
US10404596B2 (en) 2017-10-03 2019-09-03 Cisco Technology, Inc. Dynamic route profile storage in a hardware trie routing table
US10942666B2 (en) 2017-10-13 2021-03-09 Cisco Technology, Inc. Using network device replication in distributed storage clusters
CN107995077A (zh) * 2017-11-24 2018-05-04 郑州云海信息技术有限公司 一种控制方法、***、设备及一种服务器集群
US11016924B2 (en) 2018-03-01 2021-05-25 Samsung Electronics Co., Ltd. System and method for supporting multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-oF) devices
US10585819B2 (en) 2018-03-05 2020-03-10 Samsung Electronics Co., Ltd. SSD architecture for FPGA based acceleration
US10409760B1 (en) 2018-03-09 2019-09-10 Samsung Electronics Co., Ltd. Adaptive interface high availability storage device
US10521378B2 (en) 2018-03-09 2019-12-31 Samsung Electronics Co., Ltd. Adaptive interface storage device with multiple storage protocols including NVME and NVME over fabrics storage devices
US11018444B2 (en) 2018-03-09 2021-05-25 Samsung Electronics Co., Ltd. Multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-of) device
US10735340B2 (en) 2018-04-18 2020-08-04 Avago Technologies International Sales Pte. Limited System and method for maximizing port bandwidth with multi-channel data paths
EP3881191A4 (en) 2018-12-28 2021-09-22 Huawei Technologies Co., Ltd. APPARATUS AND METHOD FOR LOCKING A NON-TRANSPARENT BRIDGE PCIE NETWORK
US10846256B2 (en) 2019-04-26 2020-11-24 Dell Products L.P. Multi-endpoint device sideband communication system
US11003612B2 (en) * 2019-04-26 2021-05-11 Dell Products L.P. Processor/endpoint connection configuration system
CN114116565B (zh) * 2021-11-26 2024-01-30 天津市英贝特航天科技有限公司 兼容pci与pcie总线的电路、卡板及计算设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959663A (zh) * 2006-10-30 2007-05-09 威盛电子股份有限公司 数据处理***
CN101620514A (zh) * 2009-08-11 2010-01-06 成都市华为赛门铁克科技有限公司 硬盘存储***及数据存储方法
CN103180817A (zh) * 2012-07-02 2013-06-26 杭州华为数字技术有限公司 存储扩展装置及服务器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7174411B1 (en) * 2004-12-02 2007-02-06 Pericom Semiconductor Corp. Dynamic allocation of PCI express lanes using a differential mux to an additional lane to a host
US7340557B2 (en) * 2005-12-15 2008-03-04 Via Technologies, Inc. Switching method and system for multiple GPU support
US7756123B1 (en) * 2006-12-21 2010-07-13 Nvidia Corporation Apparatus, system, and method for swizzling of a PCIe link
US20090138647A1 (en) * 2007-11-26 2009-05-28 Hagita Yasuharu Bus switch, electronic equipment, and data transfer method
JP2011100412A (ja) * 2009-11-09 2011-05-19 Hitachi Ltd 計算機装置及びその制御方法
US8595415B2 (en) * 2011-02-02 2013-11-26 Micron Technology, Inc. At least semi-autonomous modules in a memory system and methods
JP6069897B2 (ja) * 2012-06-05 2017-02-01 富士通株式会社 データ伝送装置、およびデータ伝送方法
US9043526B2 (en) * 2012-06-20 2015-05-26 International Business Machines Corporation Versatile lane configuration using a PCIe PIe-8 interface
CN103729042A (zh) * 2014-01-20 2014-04-16 浪潮电子信息产业股份有限公司 一种基于PCIE hot plug功能的PCIE智能切换方法
US9842075B1 (en) * 2014-09-12 2017-12-12 Amazon Technologies, Inc. Presenting multiple endpoints from an enhanced PCI express endpoint device
US9710167B2 (en) * 2014-10-30 2017-07-18 ScaleFlux Direct non-volatile cache access across devices
US9838498B2 (en) * 2014-10-30 2017-12-05 ScaleFlux Remote direct non-volatile cache access
TWM501677U (zh) * 2014-11-18 2015-05-21 Giga Byte Tech Co Ltd 轉接卡
US9824043B2 (en) * 2015-01-22 2017-11-21 Lite-On Technology Corporation System with solid state drive and control method thereof
US10114688B2 (en) * 2015-02-16 2018-10-30 Dell Products L.P. System and method for peripheral bus device failure management
US9858161B2 (en) * 2015-10-27 2018-01-02 International Business Machines Corporation Implementing cable failover in multiple cable PCI express IO interconnections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959663A (zh) * 2006-10-30 2007-05-09 威盛电子股份有限公司 数据处理***
CN101620514A (zh) * 2009-08-11 2010-01-06 成都市华为赛门铁克科技有限公司 硬盘存储***及数据存储方法
CN103180817A (zh) * 2012-07-02 2013-06-26 杭州华为数字技术有限公司 存储扩展装置及服务器

Also Published As

Publication number Publication date
TW201727506A (zh) 2017-08-01
US20170212858A1 (en) 2017-07-27
US10210121B2 (en) 2019-02-19
TWI566104B (zh) 2017-01-11
CN107015928A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
CN107015928B (zh) 用以切换多个接口的***及其方法及用以切换总线的***
US10599602B2 (en) Bimodal phy for low latency in high speed interconnects
CN100444145C (zh) Pci express链路的动态重新配置
CN100405352C (zh) 通过串行总线互连多个处理节点的装置及方法
US8214525B2 (en) Addresses assignment for adaptor interfaces
US9720864B2 (en) Flexible server system
US20040024950A1 (en) Method and apparatus for enhancing reliability and scalability of serial storage devices
CN115391262A (zh) 高速***组件互连接口装置及其操作方法
CN115208752A (zh) 基于从设备类型的网络设备配置
US20220147254A1 (en) Ufs device, method of operating the ufs device, and system including the ufs device
TW202246976A (zh) 快速週邊元件互連裝置以及包括其的計算系統
CN115203084A (zh) 高速***组件互连（pcie）接口装置及其操作方法
CN110781109A (zh) 用于提供可配置存储媒体接口的***及方法
US8804706B2 (en) Information processing system, relay device, and communication control method
CN112202600A (zh) 一种多节点单主机与多主机通信自动切换装置及方法
US9059808B2 (en) Microprocessor chip, data center, and computing system
CN115374042A (zh) 一种总线切换方法、装置、设备及介质
KR20160081852A (ko) 스토리지 제어 메커니즘을 구비한 전자 시스템 및 그것의 동작 방법
US10175903B2 (en) N plane to 2N plane interface in a solid state drive (SSD) architecture
Hanawa et al. Pearl and peach: A novel pci express direct link and its implementation
CN220438930U (zh) 一种接口扩展装置
CN111506179B (zh) 多主机适配器
US20230026653A1 (en) Transmit and receive channel swap for information handling systems,
EP3441868B1 (en) High availability storage pool compose mechanism
CN117421268A (zh) 一种互联***、设备及网络

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant