CN106961803A - 一种提升pcb线路高宽比的制作方法 - Google Patents

一种提升pcb线路高宽比的制作方法 Download PDF

Info

Publication number
CN106961803A
CN106961803A CN201710224120.3A CN201710224120A CN106961803A CN 106961803 A CN106961803 A CN 106961803A CN 201710224120 A CN201710224120 A CN 201710224120A CN 106961803 A CN106961803 A CN 106961803A
Authority
CN
China
Prior art keywords
base material
preparation
treatment
circuit
width ratios
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710224120.3A
Other languages
English (en)
Inventor
李肇坚
张仕通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKM ELECTRONIC TECHNOLOGY (SUZHOU) Co Ltd
Original Assignee
AKM ELECTRONIC TECHNOLOGY (SUZHOU) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AKM ELECTRONIC TECHNOLOGY (SUZHOU) Co Ltd filed Critical AKM ELECTRONIC TECHNOLOGY (SUZHOU) Co Ltd
Priority to CN201710224120.3A priority Critical patent/CN106961803A/zh
Publication of CN106961803A publication Critical patent/CN106961803A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种提升PCB线路高宽比的制作方法，包括以下制作步骤：1）基材开孔；2）线路设计：开孔后的基材经光致前处理后贴上感光材料，曝出设计的线路图形；3）显影处理：曝光后的贴膜基材进行显影处理；4）图形电镀：在显影处理后的基材上电镀出设计的线路；5）二次光致前处理；6）二次图形电镀：在线路板正面再次贴上感光材料，通过二次显影、二次图形电镀，制作出第二层的线路；7）褪膜蚀刻：将得到的线路板，进行褪膜、蚀刻处理，得到高铜厚的精细线路。本发明通过两次或多次的贴感光材料、曝光、显影、表面处理和电镀铜、镍或其合金再电镀的方法，突破了感光材料对线路高宽比的限制，可以有效地提高线路的铜厚，且该制作方法易于实现，可批量生产。

Description

一种提升PCB线路高宽比的制作方法
技术领域
本发明属于印制电路技术领域，具体是涉及一种提升PCB线路高宽比的制作方法。
背景技术
随着半导体封装技术的迅速发展，封装密度和芯片性能的迅速提升，相应的引脚密度逐渐增大，这就要求相应的封装基板具有更加密集的集成线路。然而当线路过细时，发热严重，带来功能性、可靠性和安全性上的巨大隐患。此外在某些特殊的功能性线路中，如电感线圈，对基板线路的线宽线距有着严格的高密度要求，但是又希望可以尽量的降低线路的总体电阻。因此迫切地需要提高线路的高度，增大线路横截面积，以降低导线的电阻，允许通过更大的电流并缓解发热现象，而这一问题的解决对PCB行业的制作工艺提出了严峻的挑战。解决问题的关键在于如何提高PCB线路的高宽比H/W（线路的高度/线路的宽度）。
传统的PCB精细线路的常见方法按照工艺原理主要分为三种：一种为半加成法，采用感光材料和覆铜板制作印制线路板，其中用负像图形保护非线路区，先在线路区电镀精细线路，再将非线路部分的铜层被减除；一种为减成法，使用正像图形保护线路区，然后将非线路区减蚀掉；还有一种为加成法，这一方法受限于孔金属化，以及大规模制造难等问题，目前主要停留在实验室阶段。
半加成法技术和减成法技术都需要使用感光材料进行图像曝光和显影的步骤，其中半加成法由于显著减小了侧蚀问题，因此非常适合于制作精细线路。但是该方法中线路的高度受感光材料的限制较大，H/W值往往小于1.0。
发明内容
有鉴于此，为了克服现有技术的缺陷，本发明的目的是提供一种提升PCB线路高宽比的制作方法，通过两次或多次贴感光材料、曝光、显影、表面处理和电镀铜、镍或其合金再电镀的方法，突破了感光材料对线路高宽比的限制，且该制作方法易于实现，可批量生产。
为了达到上述目的，本发明采用以下技术方案：
一种提升PCB线路高宽比的制作方法，包括以下制作步骤：
1）基材开孔：将基材开料裁切，在基材上开设定位孔；
2）线路设计：上述开孔后的基材经光致前处理后，贴上感光材料，使用曝光设备曝出设计的线路图形；
3）显影处理：对上述曝光后的贴膜基材进行显影处理，将未曝光的部分去除干净；
4）图形电镀：在上述显影处理后的基材上电镀出设计的线路，得到线路板；
5）二次光致前处理：将上述电镀后的线路板进行等离子清洗，进行二次光致前处理；
6）二次图形电镀：在上述二次光致前处理后的线路板正面再次贴上感光材料，利用所述定位孔进行定位，随后通过二次显影、二次图形电镀，制作出第二层的线路；
7）褪膜蚀刻：将经上述步骤得到的线路板，进行褪膜、蚀刻处理，将底铜蚀刻干净，减铜完成后，即制得高铜厚的精细线路。
其中，步骤1）中所述的在基材上开设定位孔的方法为激光钻孔、机械钻孔或模具冲孔。
步骤1）中所述的基材为覆铜板类基材、纯铜箔、铝箔或铁片。
优选地，所述的基材为覆铜板类基材，步骤7）中直接通过蚀刻得到线路，通过常规流程制作单面板、双面板或多层板。
优选地，所述的基材为纯铜箔、铝箔或铁片，步骤7）中将经步骤6）得到的线路板的一侧压入半固化片中，将金属基底暴露在外侧，通过蚀刻去除，留下未蚀刻的部分为埋入聚合物基体中的线路区域。使用金属薄片制作线路的优势在于：蚀刻过程中线路会得到保护，因此线路宽度不会进一步降低，这一特点有利于制作高线宽、窄线距的精细线路。
步骤2）和步骤5）中所述的光致前处理均为中粗化处理。
步骤5）中所述的等离子清洗时间为5~15min。
步骤2）和步骤6）中所述的感光材料均为菲林干膜。
优选地，步骤6）中所述的利用定位孔进行定位为将整个基材划分为多个区域，即步骤2）设计曝光图形时，应当将整个线路板划分为9~225cm2大小的区域，每个区域内至少包含2个所述的定位孔，每个区域通过所述的定位孔单独曝光。这样操作的优点在于可以尽可能地提高二次图形电镀的线路与第一次电镀的线路之间的对位精度。
步骤1）中也可不开设定位孔，在步骤2）中设计出曝光、显影制作的焊盘定位孔。
上述的制作方法只进行了两次贴感光材料然后光致前处理再电镀的工艺，制得的线路具有很高的H/W值（>1）的同时又可以具有很小的线宽线距，也可通过重复更多次数的贴感光材料、曝光、显影、表面处理和电镀铜、镍或其合金再电镀的工艺来进一步提升线路的高度。
与现有技术相比，本发明的有益效果是：通过两次或多次贴光感材料、曝光、显影、表面处理和电镀铜、镍或其合金再电镀的方法，突破了感光材料对线路高宽比的限制，可以有效地提高线路的铜厚，制成的线路稳定，具有很高的H/W值的同时又可以具有很小的线宽线距，有利于提高线路板的集成密度和稳定性，且该制作方法易于实现，可批量生产。
附图说明
图1为本发明制作PCB线路的制作方法的流程图；
图2为本发明的制作方法中褪膜前的横截面结构侧视示意图；
图3为本发明的制作方法中实施例二中埋入式线路板结构俯视示意图；
附图中：11-第二次（步骤6）所贴菲林干膜；
12-第二次（步骤6）所镀线路；
13-第一次（步骤2）所贴菲林干膜；
14-第一次（步骤4）所镀线路；
15-金属基底（覆铜基材或纯铜箔、铝箔或铁片）；
21-定位孔；
22-线路区域。
具体实施方式
下面结合附图对本发明优选的实施方式进行详细说明。
实施例一
请参阅图1至图2，本实施例的一种提升PCB线路高宽比的制作方法，包括以下制作步骤：
步骤S1：基材开孔
将双面覆铜基材开料裁切，使用激光钻孔的方法在基材上钻定位孔，孔径为2mm。
步骤S2：线路设计
开孔后的基材经中粗化处理后，贴上25µm厚菲林干膜，使用曝光设备曝出设计的线路图形，图形线宽线距为10µm。
步骤S3：显影处理
将曝光后的贴膜基材进行显影处理，将未曝光的干膜部分去除干净。
步骤S4：图形电镀
利用图形电镀，在经步骤S3显影处理过的基材上电镀出设计的线路，镀铜厚度为25µm，得到线路板。
步骤S5：二次光致前处理
将电镀后的线路板进行等离子清洗15min，进行二次中粗化处理。
步骤S6：二次图形电镀
在经步骤S5处理后线路板的正面再次贴上25µm厚度的菲林干膜，利用步骤S1中的定位孔进行小区域内的对位曝光，然后经过二次显影、二次图形电镀，制作出第二层的线路。
步骤S7：褪膜蚀刻
将经步骤S6中得到的线路板，进行褪膜、蚀刻处理，将底铜蚀刻干净。减铜完成后，即制得铜厚为50µm，线宽线距为10µm的精细线路。
实施例二
请参阅图1和图3，本实施例的一种提升PCB线路高宽比的制作方法，包括以下制作步骤：
步骤S1：基材开孔
将纯铜箔开料裁切，使用机械钻孔的方法在基材上钻定位孔，孔径为2mm。
步骤S2：线路设计
开孔后的基材经中粗化处理后，贴上25µm厚菲林干膜，使用曝光设备曝出设计的线路图形，图形线宽线距为20µm，得到线路板。
步骤S3：显影处理
将曝光后的贴膜基材进行显影处理，将未曝光的干膜部分去除干净。
步骤S4：图形电镀
利用图形电镀，在经步骤S3显影处理过的基材上电镀出设计的线路，镀铜厚度为25µm。
步骤S5：二次光致前处理
将电镀后的线路板进行等离子清洗5min，进行二次中粗化处理。
步骤S6：二次图形电镀
在经步骤S5处理后线路板的正面再次贴上25µm厚度的菲林干膜，利用步骤S1中的定位孔进行小区域内的对位曝光，然后经过二次显影、二次图形电镀，制作出第二层的线路。
步骤S7：褪膜蚀刻
将经步骤S6中得到的线路板，进行褪膜处理后，将线路板的一侧压入半固化片中，将金属基底暴露在外侧，通过蚀刻去除，留下未蚀刻的部分为埋入聚合物基体中的线路区域，即制得铜厚为50µm，线宽线距为20µm的精细线路。
使用金属薄片制作线路的优势在于：蚀刻过程中线路会得到保护，因此线路宽度不会进一步降低，这一特点有利于制作高线宽、窄线距的精细线路。
实施例三
请参阅图1至图2，本实施例的一种提升PCB线路高宽比的制作方法，包括以下制作步骤：
步骤S1：基材裁切
将双面覆铜基材开料裁切。
步骤S2：线路设计
基材经中粗化处理后，贴上25µm厚菲林干膜，使用曝光设备曝出设计的线路图形，图形线宽线距为20µm，并在每个80mm×80mm的小区域内设计3mm大小的焊盘定位孔，用于对位。
步骤S3：显影处理
曝光后的贴膜基材进行显影处理，将未曝光的干膜部分去除干净。
步骤S4：图形电镀
利用图形电镀，在经步骤S3显影处理过的基材上电镀出设计的线路，镀铜厚度为25µm，得到线路板。
步骤S5：二次光致前处理
将电镀后的线路板进行等离子清洗10min，进行二次中粗化处理。
步骤S6：二次图形电镀
在经步骤S5处理后线路板的正面再次贴上25µm厚度的菲林干膜，利用步骤S2中的定位孔进行小区域内的对位曝光，然后经过二次显影、二次图形电镀，制作出第二层的线路。
步骤S7：褪膜蚀刻
将经步骤S6中得到的线路板，进行褪膜、蚀刻处理，将底铜蚀刻干净。减铜完成后，即制得铜厚为50µm，线宽线距为20µm的精细线路。
上述的实施例进行了两次贴感光材料然后光致前处理再电镀的工艺，可以有效地提高线路的铜厚，制成的线路稳定，具有很高的H/W值（>1）的同时又可以具有很小的线宽线距（最小可以达10µm以下），有利于显著地提高线路板的集成密度和稳定性。也可根据实际情况通过重复更多次数的贴感光材料、曝光、显影、表面处理和电镀铜、镍或其合金再电镀的工艺来进一步提升线路的高度。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围，凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种提升PCB线路高宽比的制作方法，其特征在于，包括以下制作步骤：
1）基材开孔：将基材开料裁切，在基材上开设定位孔；
2）线路设计：上述开孔后的基材经光致前处理后，贴上感光材料，使用曝光设备曝出设计的线路图形；
3）显影处理：对上述曝光后的贴膜基材进行显影处理，将未曝光的部分去除干净；
4）图形电镀：在上述显影处理后的基材上电镀出设计的线路，得到线路板；
5）二次光致前处理：将上述电镀后的线路板进行等离子清洗，进行二次光致前处理；
6）二次图形电镀：在上述二次光致前处理后的线路板正面再次贴上感光材料，利用所述定位孔进行定位，随后通过二次显影、二次图形电镀，制作出第二层的线路；
7）褪膜蚀刻：将经上述步骤得到的线路板，进行褪膜、蚀刻处理，将底铜蚀刻干净，减铜完成后，即制得高铜厚的精细线路。
2.根据权利要求1所述的一种提升PCB线路高宽比的制作方法，其特征在于：步骤1）中所述的在基材上开设定位孔的方法为激光钻孔、机械钻孔或模具冲孔。
3.根据权利要求2所述的一种提升PCB线路高宽比的制作方法，其特征在于：步骤1）中所述的基材为覆铜板类基材、纯铜箔、铝箔或铁片。
4.根据权利要求3所述的一种提升PCB线路高宽比的制作方法，其特征在于：所述的基材为覆铜板类基材，步骤7）中直接通过蚀刻得到线路，通过常规流程制作单面板、双面板或多层板。
5.根据权利要求3所述的一种提升PCB线路高宽比的制作方法，其特征在于：所述的基材为纯铜箔、铝箔或铁片，步骤7）中将经步骤6）得到的线路板的一侧压入半固化片中，将金属基底暴露在外侧，通过蚀刻去除，留下未蚀刻的部分为埋入聚合物基体中的线路区域。
6.根据权利要求1所述的一种提升PCB线路高宽比的制作方法，其特征在于：步骤2）和步骤5）中所述的光致前处理均为中粗化处理。
7.根据权利要求6所述的一种提升PCB线路高宽比的制作方法，其特征在于：步骤5）中所述的等离子清洗时间为5~15min。
8.根据权利要求1所述的一种提升PCB线路高宽比的制作方法，其特征在于：步骤2）和步骤6）中所述的感光材料均为菲林干膜。
9.根据权利要求8所述的一种提升PCB线路高宽比的制作方法，其特征在于：步骤6）中所述的利用定位孔进行定位为在步骤2）设计曝光图形时，将整个基材划分为多个区域，每个区域内至少包含2个所述的定位孔，每个区域通过所述的定位孔单独曝光。
10.根据权利要求1所述的一种提升PCB线路高宽比的制作方法，其特征在于：步骤1）中也可不开设定位孔，在步骤2）中设计出曝光、显影制作的焊盘定位孔。
CN201710224120.3A 2017-04-07 2017-04-07 一种提升pcb线路高宽比的制作方法 Pending CN106961803A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710224120.3A CN106961803A (zh) 2017-04-07 2017-04-07 一种提升pcb线路高宽比的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710224120.3A CN106961803A (zh) 2017-04-07 2017-04-07 一种提升pcb线路高宽比的制作方法

Publications (1)

Publication Number Publication Date
CN106961803A true CN106961803A (zh) 2017-07-18

Family

ID=59484935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710224120.3A Pending CN106961803A (zh) 2017-04-07 2017-04-07 一种提升pcb线路高宽比的制作方法

Country Status (1)

Country Link
CN (1) CN106961803A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107708333A (zh) * 2017-10-17 2018-02-16 珠海市宏广科技有限公司 新能源汽车电池减铜电路板制备方法
CN108513445A (zh) * 2018-04-24 2018-09-07 朱元昊 一种新型半加成法3d精细电路制作工艺
CN110650584A (zh) * 2018-06-26 2020-01-03 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
CN113473738A (zh) * 2021-07-02 2021-10-01 深圳市新宇腾跃电子有限公司 一种带有电源线的fpc局部镀铜方法
CN113630977A (zh) * 2020-05-06 2021-11-09 鹏鼎控股(深圳)股份有限公司 厚铜电路板及其制作方法
CN113766758A (zh) * 2021-09-30 2021-12-07 深圳市电通材料技术有限公司 一种立体线路的生成方法和线路板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053490A1 (en) * 1980-11-28 1982-06-09 Asahi Kasei Kogyo Kabushiki Kaisha Method for manufacturing a fine-patterned thick film conductor structure
JPH07131136A (ja) * 1993-10-29 1995-05-19 Tokai Rubber Ind Ltd 厚膜配線基板の製造方法
JPH08153954A (ja) * 1994-11-30 1996-06-11 Matsushita Electric Works Ltd セラミックプリント配線板の製造方法
CN1743961A (zh) * 2004-09-03 2006-03-08 株式会社阿迪泰克工程 用于生产印刷电路板的投影曝光装置和投影曝光方法
CN101841972A (zh) * 2010-04-23 2010-09-22 汕头超声印制板公司 一种高厚径比、精细线路pcb板的制作方法
CN102523689A (zh) * 2011-12-26 2012-06-27 深圳市星河电路有限公司 一种高铜厚线路板的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0053490A1 (en) * 1980-11-28 1982-06-09 Asahi Kasei Kogyo Kabushiki Kaisha Method for manufacturing a fine-patterned thick film conductor structure
JPH07131136A (ja) * 1993-10-29 1995-05-19 Tokai Rubber Ind Ltd 厚膜配線基板の製造方法
JPH08153954A (ja) * 1994-11-30 1996-06-11 Matsushita Electric Works Ltd セラミックプリント配線板の製造方法
CN1743961A (zh) * 2004-09-03 2006-03-08 株式会社阿迪泰克工程 用于生产印刷电路板的投影曝光装置和投影曝光方法
CN101841972A (zh) * 2010-04-23 2010-09-22 汕头超声印制板公司 一种高厚径比、精细线路pcb板的制作方法
CN102523689A (zh) * 2011-12-26 2012-06-27 深圳市星河电路有限公司 一种高铜厚线路板的制作方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107708333A (zh) * 2017-10-17 2018-02-16 珠海市宏广科技有限公司 新能源汽车电池减铜电路板制备方法
CN107708333B (zh) * 2017-10-17 2021-08-03 珠海市宏广科技有限公司 新能源汽车电池减铜电路板制备方法
CN108513445A (zh) * 2018-04-24 2018-09-07 朱元昊 一种新型半加成法3d精细电路制作工艺
CN110650584A (zh) * 2018-06-26 2020-01-03 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
CN110650584B (zh) * 2018-06-26 2021-07-06 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及其制作方法
CN113630977A (zh) * 2020-05-06 2021-11-09 鹏鼎控股(深圳)股份有限公司 厚铜电路板及其制作方法
CN113473738A (zh) * 2021-07-02 2021-10-01 深圳市新宇腾跃电子有限公司 一种带有电源线的fpc局部镀铜方法
CN113766758A (zh) * 2021-09-30 2021-12-07 深圳市电通材料技术有限公司 一种立体线路的生成方法和线路板

Similar Documents

Publication Publication Date Title
CN106961803A (zh) 一种提升pcb线路高宽比的制作方法
US7592706B2 (en) Multi-layer circuit board with fine pitches and fabricating method thereof
CN106304668B (zh) 一种采用增强型半加成法制作印制线路板的制作方法
CN106961801A (zh) 一种恒定线宽公差印刷线路板的制作方法
US20220346217A1 (en) Manufacturing method for pcb with thermal conductor embedded therein, and pcb
TW201640965A (zh) 可撓性印刷電路板之製造方法
EP2644010B1 (en) Printed circuit board and method for manufacturing the same
TW201018344A (en) Method for manufacturing printed wiring board and printed wiring board
US20060054588A1 (en) Method of Manufacturing Double-Sided Printed Circuit Board
Liu et al. Advances in embedded traces for 1.5 µm RDL on 2.5 D glass interposers
TWI542260B (zh) 印刷電路板及其製造方法
US20080035271A1 (en) Method for forming micro blind via on a copper clad laminate substrate utilizing laser drilling technique
TWI625991B (zh) 電路板結構與其製造方法
KR101184856B1 (ko) 감광성 절연재를 이용한 인쇄회로기판 제조 방법
KR100869049B1 (ko) 자외선 감광 폴리이미드 라미네이션을 적용한 세미애디티브 기판 제조 방법
JP4203425B2 (ja) 両面型回路配線基板の製造方法
TWI577250B (zh) 印刷電路板及其製造方法與模組
CN101360385A (zh) 印刷电路板及其制造方法
KR100999515B1 (ko) 인쇄회로기판 제조방법
JP6491919B2 (ja) 印刷配線板の製造方法
CN102413639A (zh) 一种电路板的制造方法
CN102686052A (zh) 软性印刷电路板及其制造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170718