CN106961266A - 电源开启重置电路 - Google Patents
电源开启重置电路 Download PDFInfo
- Publication number
- CN106961266A CN106961266A CN201610129158.8A CN201610129158A CN106961266A CN 106961266 A CN106961266 A CN 106961266A CN 201610129158 A CN201610129158 A CN 201610129158A CN 106961266 A CN106961266 A CN 106961266A
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- diode
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000052 comparative effect Effects 0.000 claims description 28
- 230000005611 electricity Effects 0.000 claims description 13
- 239000000872 buffer Substances 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000013078 crystal Substances 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 241000208340 Araliaceae Species 0.000 claims 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims 1
- 235000003140 Panax quinquefolius Nutrition 0.000 claims 1
- 235000008434 ginseng Nutrition 0.000 claims 1
- 238000004891 communication Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000005314 correlation function Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
一种电源开启重置电路，包括第一二极管接法晶体管、第二二极管接法晶体管、电阻器以及电流比较电路。第一二极管接法晶体管的阴极耦接至参考电压。电阻器的第一端耦接至电源电压。电阻器的第二端耦接至第一二极管接法晶体管的阳极。第二二极管接法晶体管的阴极耦接至参考电压。第二二极管接法晶体管的阳极耦接至电阻器的第一端。电流比较电路耦接至第一二极管接法晶体管与第二二极管接法晶体管。电流比较电路可以比较第一二极管接法晶体管的电流与第二二极管接法晶体管的电流而获得比较结果，其中该比较结果决定重置信号。
Description
技术领域
本发明涉及一种重置信号产生电路，且特别涉及一种电源开启重置电路(power-on-reset circuit)。
背景技术
在设计电子电路时，往往会加入重置(reset)机制在电路中，以使所设计的电子电路在需要时得以恢复为初始状态。尤其在对电子电路开启电源(开机)的初时，***电路中各元件(例如寄存器)处于不确定状态，此时即需要重置此***电路，以将***电路中各元件设定为初始状态。电源开启重置电路可以检测电源电压(power voltage)的电平。在电源开启(power-on)过程中，当电源电压超过电压检测点Vdet，电源开启重置电路可以给一个重置信号来重置逻辑电路(***电路)的状态。然而，所述电压检测点Vdet的电平往往受温度的影响，尤其是在先进工艺更是如此。
发明内容
本发明提供一种电源开启重置电路，以在电源开启(power-on)过程中即时产生重置信号。
本发明的实施例提供一种电源开启重置电路，用以在电源开启初时产生重置信号。电源开启重置电路包括第一二极管接法晶体管(diode-connected transistor)、第二二极管接法晶体管、第一电阻器以及电流比较电路。第一二极管接法晶体管具有阳极与阴极。第一二极管接法晶体管的阴极耦接至参考电压。第一电阻器的第一端耦接至电源电压。第一电阻器的第二端耦接至第一二极管接法晶体管的阳极。第二二极管接法晶体管具有阳极与阴极。第二二极管接法晶体管的阴极耦接至参考电压。第二二极管接法晶体管的阳极耦接至第一电阻器的第一端。电流比较电路耦接至第一二极管接法晶体管与第二二极管接法晶体管。电流比较电路可以比较第一二极管接法晶体管的电流与第二二极管接法晶体管的电流而获得比较结果，其中该比较结果决定该重置信号。
在本发明的一实施例中，上述的第一二极管接法晶体管与第二二极管接法晶体管为N沟道金属氧化物半导体晶体管。
在本发明的一实施例中，上述的第一二极管接法晶体管的沟道宽长比值大于第二二极管接法晶体管的沟道宽长比值。
在本发明的一实施例中，当第一二极管接法晶体管与第二二极管接法晶体管未进入次阈值区域(sub-threshold region)时，第一二极管接法晶体管的等效电阻值与第一电阻器的阻值的总和小于第二二极管接法晶体管的等效电阻值，使得第一二极管接法晶体管的电流大于第二二极管接法晶体管的电流。
在本发明的一实施例中，当第一二极管接法晶体管与第二二极管接法晶体管进入次阈值区域时，第一二极管接法晶体管的等效电阻值与第一电阻器的阻值的总和大于第二二极管接法晶体管的等效电阻值，使得第一二极管接法晶体管的电流小于第二二极管接法晶体管的电流。
在本发明的一实施例中，上述的电源开启重置电路还包括第二电阻器。第二电阻器的第一端耦接至电源电压。第二电阻器的第二端耦接至第一电阻器的第一端与第二二极管接法晶体管的阳极。
在本发明的一实施例中，上述的电流比较电路包括第一晶体管、第二晶体管以及电流镜。第一晶体管的控制端耦接至第一二极管接法晶体管的栅极。第一晶体管的第一端耦接至参考电压。第一晶体管的第二端耦接至电流比较电路的输出节点，其中该输出节点提供比较结果。第二晶体管的控制端耦接至第二二极管接法晶体管的栅极。第二晶体管的第一端耦接至参考电压。电流镜的主电流端耦接至第二晶体管的第二端。电流镜的仆电流端耦接至输出节点。
在本发明的一实施例中，上述的电流镜包括第三晶体管以及第四晶体管。第三晶体管的第一端耦接至电源电压。第三晶体管的第二端耦接至电流镜的主电流端。第三晶体管的控制端耦接至第三晶体管的第二端。第四晶体管的第一端耦接至电源电压。第四晶体管的第二端耦接至电流镜的仆电流端。第四晶体管的控制端耦接至第三晶体管的控制端。
在本发明的一实施例中，上述的电源开启重置电路还包括输出级电路。输出级电路耦接至电流比较电路，以接收比较结果，用以依据比较结果而对应产生重置信号。
在本发明的一实施例中，上述的输出级电路包括施密特触发缓冲器。施密特触发缓冲器的输入端耦接至电流比较电路，以接收该比较结果。施密特触发缓冲器的输出端提供重置信号。
在本发明的一实施例中，上述的输出级电路包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管。第一晶体管的第一端耦接至电源电压。第一晶体管的控制端耦接至电流比较电路，以接收比较结果。第二晶体管的第一端耦接至第一晶体管的第二端。第二晶体管的控制端耦接至电流比较电路，以接收比较结果。第三晶体管的第一端耦接至参考电压。第三晶体管的控制端耦接至电流比较电路，以接收比较结果。第四晶体管的第一端耦接至第三晶体管的第二端。第四晶体管的第二端耦接至第二晶体管的第二端。第四晶体管的控制端耦接至电流比较电路，以接收比较结果。第五晶体管的控制端耦接至第二晶体管的第二端与第四晶体管的第二端。第五晶体管的第一端耦接至电源电压。第五晶体管的第二端耦接至输出级电路的输出端，以供该重置信号。第六晶体管的控制端耦接至第五晶体管的控制端。第六晶体管的第一端耦接至参考电压。第六晶体管的第二端耦接至第五晶体管的第二端。
在本发明的一实施例中，上述的输出级电路还包括第七晶体管以及第八晶体管。第七晶体管的第一端耦接至第一晶体管的第二端。第七晶体管的第二端耦接至参考电压。第七晶体管的控制端耦接至第二晶体管的第二端。第八晶体管的第一端耦接至第三晶体管的第二端。第八晶体管的第二端耦接至电源电压。第八晶体管的控制端耦接至第四晶体管的第二端。
基于上述，本发明实施例所提供电源开启重置电路可以在电源开启过程中即时产生重置信号，以便重置逻辑电路(***电路)的状态。本发明实施例所提供电源开启重置电路具有温度补偿，进而可以缩小在不同温度下电压检测点的变动范围。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1是依照本发明一实施例所绘示的一种电源开启重置电路的电路方块示意图。
图2是依照本发明一实施例说明图1所示电流比较电路及输出级电路的电路示意图。
【符号说明】
100：电源开启重置电路
120：电流比较电路
121、122、124、125：晶体管
123：电流镜
130：输出级电路
131～138：晶体管
140：比较结果
GNDK：参考电压
ID1、ID2：电流
MN1、MN2：二极管接法晶体管
Nout：输出节点
POR：重置信号
R1、R2：电阻器
VCCK：电源电压
具体实施方式
在本申请说明书全文(包括权利要求书)中所使用的「耦接(或连接)」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。
图1是依照本发明一实施例所绘示的一种电源开启重置电路100的电路方块示意图。在电源开启初时，电源电压VCCK会从低电压上升至额定电压电平。在电源开启初时，当电源电压VCCK超过电压检测点Vdet(电压检测点Vdet小于额定电压)时，电源开启重置电路100可以即时产生重置信号POR给***电路(未绘示)，以便重置***电路的状态。
请参照图1，电源开启重置电路100包括二极管接法晶体管(diode-connectedtransistor)MN1、二极管接法晶体管MN2、电阻器R1、电阻器R2以及电流比较电路120。电阻器R2的第一端耦接至电源电压VCCK。电阻器R2的第二端耦接至电阻器R1的第一端。电阻器R2的第二端耦接至二极管接法晶体管MN1的阳极。二极管接法晶体管MN1的阴极耦接至参考电压GNDK(例如接地电压)。在本实施例中，二极管接法晶体管MN1可以是N沟道金属氧化物半导体(N-channel metal oxide semiconductor，以下称NMOS)晶体管。此NMOS晶体管MN1的第一端(例如源极)作为阴极而耦接至参考电压GNDK。此NMOS晶体管MN1的控制端(例如栅极)耦接至此NMOS晶体管MN1的第二端(例如漏极)。此NMOS晶体管MN1的第二端作为阳极。
二极管接法晶体管MN2的阴极耦接至参考电压GNDK。二极管接法晶体管MN2的阳极耦接至电阻器R1的第一端与电阻器R2的第二端。在本实施例中，二极管接法晶体管MN2可以是NMOS晶体管。此NMOS晶体管MN2的第一端(例如源极)作为阴极而耦接至参考电压GNDK。此NMOS晶体管MN2的控制端(例如栅极)耦接至此NMOS晶体管MN2的第二端(例如漏极)。此NMOS晶体管MN2的第二端作为阳极。
二极管接法晶体管MN1的沟道宽长比值W/L(或是沟道宽W，或是沟道长的倒数1/L)大于二极管接法晶体管MN2的沟道宽长比值W/L(或是沟道宽W，或是沟道长的倒数1/L)。举例来说，二极管接法晶体管MN2的沟道宽长比值W/L与二极管接法晶体管MN1的沟道宽长比值W/L的比例关系可以是1:m。
在开始时(电源开启的初期)，二极管接法晶体管MN1与二极管接法晶体管MN2都未进入次阈值区域(subthreshold region)。当二极管接法晶体管MN1与二极管接法晶体管MN2都未进入次阈值区域时，二极管接法晶体管MN1的等效电阻值与电阻器R1的阻值的总和小于二极管接法晶体管MN2的等效电阻值。因此，在开始时(电源开启的初期)，当电源电压VCCK上升时，二极管接法晶体管MN1的电流ID1大于二极管接法晶体管MN2的电流ID2(因为二极管接法晶体管MN2的等效电阻大于二极管接法晶体管MN1和电阻器R1的总电阻)。
在电源开启程序中随着逐渐升高的电源电压VCCK，二极管接法晶体管MN1和二极管接法晶体管MN2进入次阈值区域。在次阈值区域中，电流ID2以更高的速率增加(因为二极管接法晶体管MN1和二极管接法晶体管MN2的等效电阻变得越来越小)，而电阻器R1逐渐主导「电阻器R1和二极管接法晶体管MN1」的等效电阻。因此，当二极管接法晶体管MN1与二极管接法晶体管MN2进入次阈值区域时，二极管接法晶体管MN1的等效电阻值与电阻器R1的阻值的总和将大于二极管接法晶体管MN2的等效电阻值，使得二极管接法晶体管MN1的电流ID1小于二极管接法晶体管MN2的电流ID2。
电流比较电路120耦接至二极管接法晶体管MN1与二极管接法晶体管MN2。电流比较电路120可以比较二极管接法晶体管MN1的电流ID1与二极管接法晶体管MN2的电流ID2而获得比较结果140。电源开启重置电路100所输出的重置信号POR便是由电流比较电路120的比较结果140所决定的。当电流ID1等于电流ID2时，表示电源电压VCCK已升至电压检测点Vdet。当电流ID1等于(或小于)电流ID2时，电流比较电路120将发出一个高信号到下一个阶段电路。
当电流ID1等于电流ID2时，表示电源电压VCCK已升至电压检测点Vdet。当电流ID1等于电流ID2时，电流ID1＝ΔVGS/R1，其中ΔVGS表示二极管接法晶体管MN1的栅源极电压VGS1与二极管接法晶体管MN2的栅源极电压VGS2的差(例如ΔVGS＝VGS2-VGS1)，而R1表示电阻器R1的阻值。当电流ID1等于电流ID2时，电压检测点Vdet＝VGS2+(ID1+ID2)R2＝VGS2+(2R2/R1)ΔVGS＝VOV2+VTH+(2R2/R1)ΔVOV，其中R2表示电阻器R2的阻值，VOV2＝ VT表示热电压(thermal voltage，)，VTH表示NMOS晶体管的临界电压，NMOS晶体管在次阈值区域中的电流(例如电流ID1、电流ID2)包含热电压VT。热电压VT是一个正温度系数(positive coefficient)，因此ΔVOV是一个正温度系数。NMOS晶体管的临界电压VTH是一个负温度系数(negative coefficient)。当电流ID1等于电流ID2时，电压检测点Vdet＝VOV2+VTH+(2R2/R1)ΔVOV，因此本发明实施例所提供电源开启重置电路100具有温度补偿。具有温度补偿的电源开启重置电路100可以缩小在不同温度下电压检测点Vdet的变动范围。本实施例的电源开启重置电路100可以在小功耗低电压领域中实现精确的电压检测点Vdet。
在本实施例中，电源开启重置电路100还包括输出级电路130。输出级电路130耦接至电流比较电路120，以接收比较结果140。输出级电路130可以依据比较结果140而对应产生重置信号POR。在一些实施例中，输出级电路130可以包括施密特触发缓冲器(Schmitt-trigger buffer)。该施密特触发缓冲器的输入端耦接至电流比较电路120，以接收比较结果140。该施密特触发缓冲器的输出端提供重置信号POR。此施密特触发缓冲器可以阻止比较结果140的噪声(杂讯)，且增强了电源开启重置电路100的操纵性能。最后，当电源电压VCCK被拉高于电压检测点Vdet时，电源开启重置电路100的重置信号POR将会被拉高。
图2是依照本发明一实施例说明图1所示电流比较电路120及输出级电路130的电路示意图。在图2所示实施例中，电流比较电路120包括晶体管121、晶体管122以及电流镜123。在本实施例中，晶体管121与晶体管122可以是NMOS晶体管。晶体管121的控制端(例如栅极)耦接至二极管接法晶体管MN1的栅极。晶体管121的第一端(例如源极)耦接至参考电压GNDK。晶体管121的第二端(例如漏极)耦接至电流比较电路120的输出节点Nout。晶体管122的控制端(例如栅极)耦接至二极管接法晶体管MN2的栅极。晶体管122的第一端(例如源极)耦接至参考电压GNDK。电流镜123有主电流端与仆电流端。电流镜123的主电流端耦接至晶体管122的第二端(例如漏极)。电流镜123的仆电流端耦接至输出节点Nout。输出节点Nout可以提供比较结果140给输出级电路130的输入端。
在图2所示实施例中，电流镜123包括晶体管124以及晶体管125。在本实施例中，晶体管124以及晶体管125可以是P沟道金属氧化物半导体(P-channel metal oxidesemiconductor，以下称PMOS)晶体管。晶体管124的第一端(例如源极)耦接至电源电压VCCK。晶体管124的第二端(例如漏极)耦接至电流镜123的主电流端(亦即耦接至晶体管122的第二端)。晶体管124的控制端(例如栅极)耦接至晶体管124的第二端。晶体管125的第一端(例如源极)耦接至电源电压VCCK。晶体管125的第二端(例如漏极)耦接至电流镜123的仆电流端(亦即耦接至输出节点Nout)。晶体管125的控制端(例如栅极)耦接至晶体管124的控制端。
在图2所示实施例中，输出级电路130包括晶体管131、晶体管132、晶体管133、晶体管134、晶体管135以及晶体管136。在本实施例中，晶体管131、132与135可以是PMOS晶体管，而晶体管133、134与136可以是NMOS晶体管。晶体管131的第一端(例如源极)耦接至电源电压VCCK。晶体管131的控制端(例如栅极)耦接至电流比较电路120，以接收比较结果140。晶体管132的第一端(例如源极)耦接至晶体管131的第二端(例如漏极)。晶体管132的控制端(例如栅极)耦接至电流比较电路120，以接收比较结果140。晶体管133的第一端(例如源极)耦接至参考电压GNDK。晶体管133的控制端(例如栅极)耦接至电流比较电路120，以接收比较结果140。晶体管134的第一端(例如源极)耦接至晶体管133的第二端(例如漏极)。晶体管134的第二端(例如漏极)耦接至晶体管132的第二端(例如漏极)。晶体管134的控制端(例如栅极)耦接至电流比较电路120，以接收比较结果140。第五晶体管135的控制端(例如栅极)耦接至晶体管132的第二端与晶体管134的第二端。晶体管135的第一端(例如源极)耦接至电源电压VCCK。晶体管135的第二端(例如漏极)耦接至输出级电路130的输出端，以供应重置信号POR。晶体管136的控制端(例如栅极)耦接至晶体管135的控制端。晶体管136的第一端(例如源极)耦接至参考电压GNDK。晶体管136的第二端(例如漏极)耦接至晶体管135的第二端。
依照设计需求，输出级电路130还可能包括晶体管137以及晶体管138。在本实施例中，晶体管137可以是PMOS晶体管，而晶体管138可以是NMOS晶体管。晶体管137的第一端(例如源极)耦接至晶体管131的第二端。晶体管137的第二端(例如漏极)耦接至参考电压GNDK。晶体管137的控制端(例如栅极)耦接至晶体管132的第二端。晶体管138的第一端(例如源极)耦接至晶体管133的第二端。晶体管138的第二端(例如漏极)耦接至电源电压VCCK。晶体管138的控制端(例如栅极)耦接至晶体管134的第二端。
值得注意的是，在不同的应用情境中，电源开启重置电路100、二极管接法晶体管MN1、二极管接法晶体管MN2、电阻器R1、电阻器R2、电流比较电路120和/或输出级电路130的相关功能可以利用一般的编程语言(programming languages)、硬件描述语言(hardwaredescription languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为固件或硬件。可执行所述相关功能的固件可以被布置为任何已知的计算机可存取介质(computer-accessible medias)，例如磁带(magnetic tapes)、半导体(semiconductors)存储器、磁盘(magnetic disks)或光盘(compact disks，例如CD-ROM或DVD-ROM)，或者可通过互联网(Internet)、有线通信(wired communication)、无线通信(wirelesscommunication)或其它通信介质传送所述固件。所述固件可以被存放在计算机的可存取介质中，以便于由计算机的处理器来存取/执行所述固件的编程码(programming codes)。另外，本发明的装置和方法可以通过硬件和软件的组合来实现。
综上所述，当电流ID1等于电流ID2时，电压检测点Vdet＝VOV2+VTH+(2R2/R1)ΔVOV。ΔVOV是一个正温度系数，而VTH是一个负温度系数。因此，本发明诸实施例所述电源开启重置电路100具有温度补偿。具有温度补偿的电源开启重置电路100可以缩小在不同温度下电压检测点Vdet的变动范围。本实施例的电源开启重置电路100可以在小功耗低电压领域中实现精确的电压检测点Vdet。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书界定范围为准。
Claims (12)
1.一种电源开启重置电路，用以在电源开启初时产生重置信号，其特征在于，该电源开启重置电路包括：
第一二极管接法晶体管，具有阳极与阴极，其中该第一二极管接法晶体管的该阴极耦接至参考电压；
第一电阻器，具有第一端与第二端，其中该第一电阻器的该第一端耦接至电源电压，而该第一电阻器的该第二端耦接至该第一二极管接法晶体管的该阳极；
第二二极管接法晶体管，具有阳极与阴极，其中该第二二极管接法晶体管的该阴极耦接至参考电压，而该第二二极管接法晶体管的该阳极耦接至该第一电阻器的该第一端；以及
电流比较电路，耦接至该第一二极管接法晶体管与该第二二极管接法晶体管，用以比较该第一二极管接法晶体管的电流与该第二二极管接法晶体管的电流而获得比较结果，其中该比较结果决定该重置信号。
2.如权利要求1所述的电源开启重置电路，其特征在于，该第一二极管接法晶体管与该第二二极管接法晶体管为N沟道金属氧化物半导体晶体管。
3.如权利要求1所述的电源开启重置电路，其特征在于，该第一二极管接法晶体管的沟道宽长比值大于该第二二极管接法晶体管的沟道宽长比值。
4.如权利要求1所述的电源开启重置电路，其特征在于，当该第一二极管接法晶体管与该第二二极管接法晶体管未进入次阈值区域时，该第一二极管接法晶体管的等效电阻值与该第一电阻器的阻值的总和小于该第二二极管接法晶体管的等效电阻值，使得该第一二极管接法晶体管的电流大于该第二二极管接法晶体管的电流。
5.如权利要求1所述的电源开启重置电路，其特征在于，当该第一二极管接法晶体管与该第二二极管接法晶体管进入次阈值区域时，该第一二极管接法晶体管的等效电阻值与该第一电阻器的阻值的总和大于该第二二极管接法晶体管的等效电阻值，使得该第一二极管接法晶体管的电流小于该第二二极管接法晶体管的电流。
6.如权利要求1所述的电源开启重置电路，其特征在于，所述电源开启重置电路还包括：
第二电阻器，具有第一端与第二端，其中该第二电阻器的该第一端耦接至该电源电压，而该第二电阻器的该第二端耦接至该第一电阻器的该第一端与该第二二极管接法晶体管的该阳极。
7.如权利要求1所述的电源开启重置电路，其特征在于，该电流比较电路包括：
第一晶体管，具有第一端、第二端与控制端，其中该第一晶体管的该控制端耦接至该第一二极管接法晶体管的栅极，该第一晶体管的该第一端耦接至该参考电压，而该第一晶体管的该第二端耦接至该电流比较电路的输出节点，其中该输出节点提供该比较结果；
第二晶体管，具有第一端、第二端与控制端，其中该第二晶体管的该控制端耦接至该第二二极管接法晶体管的栅极，而该第二晶体管的该第一端耦接至该参考电压；以及
电流镜，具有主电流端与仆电流端，其中该主电流端耦接至该第二晶体管的该第二端，而该仆电流端耦接至该输出节点。
8.如权利要求7所述的电源开启重置电路，其特征在于，该电流镜包括：
第三晶体管，具有第一端、第二端与控制端，其中该第三晶体管的该第一端耦接至该电源电压，该第三晶体管的该第二端耦接至该电流镜的该主电流端，该第三晶体管的该控制端耦接至该第三晶体管的该第二端；以及
第四晶体管，具有第一端、第二端与控制端，其中该第四晶体管的该第一端耦接至该电源电压，该第四晶体管的该第二端耦接至该电流镜的该仆电流端，该第四晶体管的该控制端耦接至该第三晶体管的该控制端。
9.如权利要求1所述的电源开启重置电路，其特征在于，所述电源开启重置电路还包括：
输出级电路，耦接至该电流比较电路以接收该比较结果，用以依据该比较结果而对应产生该重置信号。
10.如权利要求9所述的电源开启重置电路，其特征在于，该输出级电路包括施密特触发缓冲器，该施密特触发缓冲器的输入端耦接至该电流比较电路以接收该比较结果，该施密特触发缓冲器的输出端提供该重置信号。
11.如权利要求9所述的电源开启重置电路，其特征在于，该输出级电路包括：
第一晶体管，具有第一端、第二端与控制端，其中该第一晶体管的该第一端耦接至该电源电压，该第一晶体管的该控制端耦接至该电流比较电路以接收该比较结果；
第二晶体管，具有第一端、第二端与控制端，其中该第二晶体管的该第一端耦接至该第一晶体管的该第二端，该第二晶体管的该控制端耦接至该电流比较电路以接收该比较结果；
第三晶体管，具有第一端、第二端与控制端，其中该第三晶体管的该第一端耦接至该参考电压，该第三晶体管的该控制端耦接至该电流比较电路以接收该比较结果；
第四晶体管，具有第一端、第二端与控制端，其中该第四晶体管的该第一端耦接至该第三晶体管的该第二端，该第四晶体管的该第二端耦接至该第二晶体管的该第二端，该第四晶体管的该控制端耦接至该电流比较电路以接收该比较结果；
第五晶体管，具有第一端、第二端与控制端，其中该第五晶体管的该控制端耦接至该第二晶体管的该第二端与该第四晶体管的该第二端，该第五晶体管的该第一端耦接至该电源电压，该第五晶体管的该第二端耦接至该输出级电路的输出端以供该重置信号；以及
第六晶体管，具有第一端、第二端与控制端，其中该第六晶体管的该控制端耦接至该第五晶体管的该控制端，该第六晶体管的该第一端耦接至该参考电压，该第六晶体管的该第二端耦接至该第五晶体管的该第二端。
12.如权利要求11所述的电源开启重置电路，其特征在于，该输出级电路还包括：
第七晶体管，具有第一端、第二端与控制端，其中该第七晶体管的该第一端耦接至该第一晶体管的该第二端，该第七晶体管的该第二端耦接至该参考电压，该第七晶体管的该控制端耦接至该第二晶体管的该第二端；以及
第八晶体管，具有第一端、第二端与控制端，其中该第八晶体管的该第一端耦接至该第三晶体管的该第二端，该第八晶体管的该第二端耦接至该电源电压，该第八晶体管的该控制端耦接至该第四晶体管的该第二端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW105100757A TWI613542B (zh) | 2016-01-12 | 2016-01-12 | 電源開啟重置電路 |
| TW105100757 | 2016-01-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106961266A true CN106961266A (zh) | 2017-07-18 |
| CN106961266B CN106961266B (zh) | 2020-09-01 |
Family
ID=58778761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610129158.8A Active CN106961266B (zh) | 2016-01-12 | 2016-03-08 | 电源开启重置电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9673808B1 (zh) |
| CN (1) | CN106961266B (zh) |
| TW (1) | TWI613542B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019220884A (ja) * | 2018-06-21 | 2019-12-26 | ラピスセミコンダクタ株式会社 | 半導体装置及びパワーオンリセット信号の生成方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI672704B (zh) * | 2018-08-14 | 2019-09-21 | 華邦電子股份有限公司 | 記憶體裝置以及記憶體控制方法 |
| TWI667881B (zh) * | 2019-02-12 | 2019-08-01 | 新唐科技股份有限公司 | 上電清除電路 |
| CN112217500B (zh) * | 2020-12-03 | 2021-03-26 | 深圳英集芯科技有限公司 | 一种高精度低功耗的上电复位电路 |
| TWI777759B (zh) * | 2021-09-06 | 2022-09-11 | 台灣類比科技股份有限公司 | 省電重置電路 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550493A (en) * | 1993-09-21 | 1996-08-27 | Ricoh Company Ltd. | Potential comparing circuit having an offset correcting circuit |
| US7046055B2 (en) * | 2004-06-24 | 2006-05-16 | Faraday Technology Corp. | Voltage detection circuit |
| CN101251973A (zh) * | 2007-02-23 | 2008-08-27 | 三星Sdi株式会社 | 复位电路及包括该复位电路的等离子体显示装置 |
| CN102193578A (zh) * | 2010-02-04 | 2011-09-21 | 半导体元件工业有限责任公司 | 电流模式可编程基准电路及其方法 |
| CN102377416A (zh) * | 2010-08-06 | 2012-03-14 | 盛群半导体股份有限公司 | 电源重置电路 |
| TW201217947A (en) * | 2010-10-19 | 2012-05-01 | Upi Semiconductor Corp | Power-on reset circuit |
| TW201409216A (zh) * | 2012-08-28 | 2014-03-01 | Anpec Electronics Corp | 電源啟動重置電路 |
| CN104539274A (zh) * | 2014-12-31 | 2015-04-22 | 广东志高空调有限公司 | 一种复位电路及WiFi通信*** |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3984703A (en) * | 1975-06-02 | 1976-10-05 | National Semiconductor Corporation | CMOS Schmitt trigger |
| US20040080305A1 (en) * | 2002-10-29 | 2004-04-29 | Yu-Tong Lin | Power on detect circuit |
| US8730636B2 (en) * | 2012-05-24 | 2014-05-20 | Himax Technologies Limited | Adaptive protection circuit module for operational amplifier and adaptive protection method thereof |
| US9019727B2 (en) * | 2012-07-18 | 2015-04-28 | Linear Technology Corporation | Temperature compensation of output diode in an isolated flyback converter |
| TW201417496A (zh) * | 2012-10-24 | 2014-05-01 | Keystone Semiconductor Corp | 電源開啟重置電路 |
| US20150042386A1 (en) * | 2013-08-06 | 2015-02-12 | Cirel Systems Private Limited | Highly accurate power-on reset circuit with least delay |
| TWI497267B (zh) * | 2013-09-10 | 2015-08-21 | Himax Tech Ltd | 電源開啟重置電路 |
-
2016
- 2016-01-12 TW TW105100757A patent/TWI613542B/zh active
- 2016-03-08 CN CN201610129158.8A patent/CN106961266B/zh active Active
- 2016-03-10 US US15/065,879 patent/US9673808B1/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5550493A (en) * | 1993-09-21 | 1996-08-27 | Ricoh Company Ltd. | Potential comparing circuit having an offset correcting circuit |
| US7046055B2 (en) * | 2004-06-24 | 2006-05-16 | Faraday Technology Corp. | Voltage detection circuit |
| CN101251973A (zh) * | 2007-02-23 | 2008-08-27 | 三星Sdi株式会社 | 复位电路及包括该复位电路的等离子体显示装置 |
| CN102193578A (zh) * | 2010-02-04 | 2011-09-21 | 半导体元件工业有限责任公司 | 电流模式可编程基准电路及其方法 |
| CN102377416A (zh) * | 2010-08-06 | 2012-03-14 | 盛群半导体股份有限公司 | 电源重置电路 |
| TW201217947A (en) * | 2010-10-19 | 2012-05-01 | Upi Semiconductor Corp | Power-on reset circuit |
| TW201409216A (zh) * | 2012-08-28 | 2014-03-01 | Anpec Electronics Corp | 電源啟動重置電路 |
| CN104539274A (zh) * | 2014-12-31 | 2015-04-22 | 广东志高空调有限公司 | 一种复位电路及WiFi通信*** |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019220884A (ja) * | 2018-06-21 | 2019-12-26 | ラピスセミコンダクタ株式会社 | 半導体装置及びパワーオンリセット信号の生成方法 |
| JP7251929B2 (ja) | 2018-06-21 | 2023-04-04 | ラピスセミコンダクタ株式会社 | 半導体装置及びパワーオンリセット信号の生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI613542B (zh) | 2018-02-01 |
| CN106961266B (zh) | 2020-09-01 |
| TW201725474A (zh) | 2017-07-16 |
| US9673808B1 (en) | 2017-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106961266A (zh) | 电源开启重置电路 | |
| US20040090259A1 (en) | CMOS level shifters using native devices | |
| CN104967095B (zh) | 过温保护电路 | |
| US20050035812A1 (en) | Low voltage low power bandgap circuit | |
| CN112701663B (zh) | 用于功率mos管的过流检测和保护电路、以及功率mos管组件 | |
| JPH06326595A (ja) | インターフェース回路及び低電圧信号受信回路 | |
| EP3462274B1 (en) | Semiconductor devices for sensing voltages | |
| CN107870259B (zh) | 对工艺/温度和电源变化具有低灵敏度的hv电压比较器 | |
| US8030985B2 (en) | System and method for compensating pulse generator for process and temperature variations | |
| TWI220174B (en) | Power source detector and detecting method thereof | |
| US6972703B1 (en) | Voltage detection circuit | |
| CN107294516B (zh) | 一种无静态功耗的上电复位电路 | |
| CN111953330A (zh) | 一种与温度无关的低功耗上电复位电路 | |
| CN103278759A (zh) | 分离soi器件中两种效应导致阈值电压漂移的方法 | |
| CN214506534U (zh) | 欠压保护电路及电源管理*** | |
| KR101222110B1 (ko) | 반도체 장치 | |
| CN114353976A (zh) | 温度检测电路 | |
| KR100825956B1 (ko) | 기준전압 발생기 | |
| CN110501556B (zh) | 一种用于mcu的低温漂低压检测电路 | |
| CN202257347U (zh) | 具有高阶温度补偿的电流源电路 | |
| CN114594357B (zh) | 一种功率管的漏源电压检测电路和开关电路 | |
| US7837384B2 (en) | Process-invariant low-quiescent temperature detection circuit | |
| US11418187B1 (en) | Low voltage power on reset circuit | |
| CN117650483B (zh) | 一种高边开关的过温检测电路和开关电源 | |
| CN114185389B (zh) | 一种集成电路的自适应内核电压产生电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |