CN106912168B - 一种pcb板的错位拼板方法及装置 - Google Patents
一种pcb板的错位拼板方法及装置 Download PDFInfo
- Publication number
- CN106912168B CN106912168B CN201710308097.6A CN201710308097A CN106912168B CN 106912168 B CN106912168 B CN 106912168B CN 201710308097 A CN201710308097 A CN 201710308097A CN 106912168 B CN106912168 B CN 106912168B
- Authority
- CN
- China
- Prior art keywords
- substrate
- pcb board
- specified region
- wiring layer
- pcb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 207
- 230000008569 process Effects 0.000 claims abstract description 36
- 238000009434 installation Methods 0.000 claims description 27
- 238000004080 punching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 93
- 238000010586 diagram Methods 0.000 description 10
- 238000003860 storage Methods 0.000 description 7
- 230000001939 inductive effect Effects 0.000 description 6
- 239000004744 fabric Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001915 proofreading effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明提供了一种PCB板的错位拼板方法及装置,该方法包括:针对于至少两个基板中的每一个所述基板均执行:在所述基板上设置指定区域,其中,所述指定区域的第一边与所述基板中的第一基板边平行,且具有设定的距离;将至少一个布线层贴装在所述指定区域中,在所述指定区域的第一边与所述基板中的第一基板边间形成夹持边;在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,得到印制电路板PCB板;将至少两个所述PCB板进行拼装,得到PCB拼板。因此本发明提供的方案可以降低PCB板的制造成本。
Description
技术领域
本发明涉及计算机技术领域,特别涉及一种PCB板的错位拼板方法及装置。
背景技术
PCB板(Printed Circuit Board,印制电路板)作为各种线路的物理载体,使得电子设备的部分功能得以实现。因此,PCB板是电子设备中重要部件之一。PCB板的制备过程包括:待各个线路层和元件在PCB板上贴装后,需要通过夹具固定PCB板,然后通过回流焊炉进行焊接,以使各个线路和电子元件可以固定在PCB板中的基板上。
目前,由于PCB板中贴装的线路和元件与板边的距离很近,因此需要在PCB板相对应的两个侧边上均设置工艺边,通过工艺边才可以使夹具固定PCB板,以使PCB板进入回流焊炉进行焊接。
现有的方式,由于需要给PCB板相对应的两个侧边上均设置工艺边,而两侧均设置工艺边会增加制造PCB板的成本,因此PCB板的制造成本较高。
发明内容
本发明提供了一种PCB板的错位拼板方法及装置,可以降低PCB板的制造成本。
第一方面,本发明提供了一种PCB板的错位拼板方法,该方法包括:
针对于至少两个基板中的每一个所述基板均执行:
在所述基板上设置指定区域,其中,所述指定区域的第一边与所述基板中的第一基板边平行,且具有设定的距离;
将至少一个布线层贴装在所述指定区域中,在所述指定区域的第一边与所述基板中的第一基板边间形成夹持边;
在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,得到印制电路板PCB板;
将至少两个所述PCB板进行拼装,得到PCB拼板。
优选地,
所述将至少一个布线层贴装在所述指定区域中,包括:
预先设定所述指定区域的定位坐标;
根据所述指定区域的定位坐标,将至少一个布线层贴装在所述指定区域中。
优选地,
所述至少一个布线层,包括:信号线层、电源线层和地线层中的至少一种;
所述将至少一个布线层贴装在所述指定区域中,包括:
按照设定的贴装顺序,将所述至少一个布线层所述包括的所述信号线层、所述电源线层和所述地线层中的至少一种,贴装在所述指定区域中。
优选地,
所述在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,包括:
当将所述至少一个布线层贴装在所述指定区域中之后,不存在线路凸出所述第二基板边情况时,则直接在所述第二基板边上安装所述工艺边;
当将至少一个布线层贴装在所述指定区域中之后,存在至少一个线路凸出所述第二基板边情况时,在待安装的所述工艺边中,在凸出的所述至少一个线路对应的位置开洞,将开洞后的所述工艺边安装在所述第二基板边上。
优选地,
所述将至少两个所述PCB板进行拼装,包括:
确定每一个所述PCB板的位置,以及确定每一个所述PCB板中,分别与所述加持边和所述工艺边相连的侧边为第一连接边,与所述第一连接边平行的侧边为第二连接边;
根据每一个所述PCB板的位置,将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连;
将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连;且位于奇数位置的PCB板和位于偶数位置的PCB板的顶面均处于同一平面。
第二方面,本发明提供了一种PCB板的错位拼板装置,该装置包括:
设置单元,用于针对于至少两个基板中的每一个所述基板均执行:在所述基板上设置指定区域,其中,所述指定区域的第一边与所述基板中的第一基板边平行,且具有设定的距离;
贴装单元,用于将至少一个布线层贴装在所述设置单元设置的所述指定区域中,在所述指定区域的第一边与所述基板中的第一基板边间形成夹持边;
安装单元,用于在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,得到印制电路板PCB板;
拼装单元,用于将至少两个所述PCB板进行拼装,得到PCB拼板。
优选地,
所述贴装单元,包括:设定子单元和贴装子单元;
所述设定子单元,用于预先设定所述指定区域的定位坐标;
所述贴装子单元,用于根据所述设定子单元设定的所述指定区域的定位坐标,将至少一个布线层贴装在所述指定区域中。
优选地,
所述至少一个布线层,包括:信号线层、电源线层和地线层中的至少一种;
所述贴装单元,用于按照设定的贴装顺序,将所述至少一个布线层所述包括的所述信号线层、所述电源线层和所述地线层中的至少一种,贴装在所述指定区域中。
优选地,
所述安装单元,包括:第一安装子单元和第二安装子单元;
所述第一安装子单元,用于当将所述至少一个布线层贴装在所述指定区域中之后,不存在线路凸出所述第二基板边情况时,则直接在所述第二基板边上安装所述工艺边;
所述第二安装子单元,用于当将至少一个布线层贴装在所述指定区域中之后,存在至少一个线路凸出所述第二基板边情况时,在待安装的所述工艺边中,在凸出的所述至少一个线路对应的位置开洞,将开洞后的所述工艺边安装在所述第二基板边上。
优选地,
所述拼装单元,包括:确定子单元和拼接子单元;
所述确定子单元,用于确定每一个所述PCB板的位置,以及确定每一个所述PCB板中,分别与所述加持边和所述工艺边相连的侧边为第一连接边,与所述第一连接边平行的侧边为第二连接边;
所述拼接子单元,用于根据每一个所述PCB板的位置,将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连;将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连;且位于奇数位置的PCB板和位于偶数位置的PCB板的顶面均处于同一平面。
本发明提供了一种PCB板的错位拼板方法及装置,在至少两个基板中的每一个基板上设置指定区域,该指定区域的第一边与基板中的第一个基板边平行,且具有设定的距离。然后将需要贴装的布线层贴装在设置的指定区域中,并在指定区域的第一边与基板中的第一个基板间形成夹持边。然后在基板中与第一基板边平行的第二基板边上安装工艺边,从而得到具有夹持边和工艺边的PCB板。将得到的至少两个PCB板进行拼接,以得到PCB拼板。通过上述过程可知,本方案中得到的PCB板中只有一边存在工艺边,而与工艺边对应的一边为在基板本身中设置的夹持边。因为PCB板中只有一边安装工艺边,因此本发明提供的方案可以降低PCB板的制造成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种PCB板的错位拼板方法的流程图;
图2是本发明一个实施例提供的一种基板的结构示意图;
图3是本发明一个实施例提供的一种布线层贴装顺序的结构示意图;
图4是本发明另一个实施例提供的一种基板的结构示意图;
图5是本发明一个实施例提供的一种包括三个PCB板的PCB拼板的结构示意图;
图6是本发明另一个实施例提供的一种PCB板的错位拼板方法的流程图;
图7是本发明一个实施例提供的一种PCB板的错位拼板装置所在设备的一种硬件结构图;
图8是本发明一个实施例提供的一种PCB板的错位拼板装置的结构示意图;
图9是本发明一个实施例提供的一种包括设定子单元和贴装子单元的PCB板的错位拼板装置的结构示意图;
图10是本发明一个实施例提供的一种包括第一安装子单元和第二安装子单元的PCB板的错位拼板装置的结构示意图;
图11是本发明一个实施例提供的一种包括确定子单元和拼装子单元的PCB板的错位拼板装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,本发明实施例提供了一种PCB板的错位拼板方法,该方法可以包括以下步骤:
步骤101:依次从至少两个基板中,选择一个基板;
步骤102:在所述基板上设置指定区域,其中,所述指定区域的第一边与所述基板中的第一基板边平行,且具有设定的距离;
步骤103:将至少一个布线层贴装在所述指定区域中,在所述指定区域的第一边与所述基板中的第一基板边间形成夹持边;
步骤104:在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,得到印制电路板PCB板;
步骤105:判断选择的基板是否为最后一个基板,如果是,执行步骤106;否则执行步骤101;
步骤106:将至少两个所述PCB板进行拼装,得到PCB拼板。
根据如图1所示的实施例,在至少两个基板中的每一个基板上设置指定区域,该指定区域的第一边与基板中的第一个基板边平行,且具有设定的距离。然后将需要贴装的布线层贴装在设置的指定区域中,并在指定区域的第一边与基板中的第一个基板间形成夹持边。然后在基板中与第一基板边平行的第二基板边上安装工艺边,从而得到具有夹持边和工艺边的PCB板。将得到的至少两个PCB板进行拼接,以得到PCB拼板。通过上述过程可知,本方案中得到的PCB板中只有一边存在工艺边,而与工艺边对应的一边为在基板本身中设置的夹持边。因为PCB板中只有一边安装工艺边。因此本发明提供的实施例可以降低PCB板的制造成本。
在本发明一个实施例中,在基板中设置指定区域的尺寸可以根据业务要求确定。但是需要注意是,在基板中设定指定区域时,要在指定区域的第一边与基板中的第一基板边之间预留足够距离,以使PCB在进入回流焊炉进行焊接时,有足够的空间满足夹具的夹持要求。如图2所示,基板201中设置了一个指定区域202,指定区域的第一边A与基板中的第一基板边B平行,且A与B之间具有设定的距离a。
在本发明一个实施例中,上述图1所示流程图中的步骤103中所涉及的所述将至少一个布线层贴装在所述指定区域中,可以包括:
预先设定所述指定区域的定位坐标;
根据所述指定区域的定位坐标,将至少一个布线层贴装在所述指定区域中。
在本实施例中,定位坐标的设置位置、设置数量以及型式均可以根据业务要求确定。比如,定位坐标可以选用为感应贴片。如图2所示,图中的虚线框202为设置的指定区域,在指定区域中设定了两个定位坐标203,两个定位坐标布置在A边的两个端点上。将各个布线层贴装在指定区域中时,
确定定位坐标的位置,然后可以控制外部的贴装设备,比如贴装机,利用贴装机检测指定区域处的感应贴片203发出的感应信号。根据感应信号确定与感应信号对应的定位点,将各个布线层的边缘与定位点平齐,待平齐后贴装布线层。
根据上述实施例,基板上设置的指定区域中预先设定定位坐标。当在指定区域中贴装各个布线层时,可以根据设定的定位坐标,确定贴装区域,并利用贴装设备在基板中贴装各个布线层。由于在指定区域中设定了定位坐标,可以方便校对各个布线层的贴装位置,因此可以提高各个布线层贴装位置的准确性。
在本发明一个实施例中,当上述图1所示流程图中的步骤103中所涉及的所述至少一个布线层,包括:信号线层、电源线层和地线层中的至少一种;
则上述图1所示流程图中的步骤103所述将至少一个布线层贴装在所述指定区域中,可以包括:
按照设定的贴装顺序,将所述至少一个布线层所述包括的所述信号线层、所述电源线层和所述地线层中的至少一种,贴装在所述指定区域中。
在本实施例中,贴装顺序可以根据业务要求确定。但是需要注意的是,贴装顺序的确定,应以各个布线层之间的干扰最小为依据。另外,各个布线层可以均贴装在基板的一个面中,也可以在基板的两个面中均贴装。
在本实施例中,比如布线层包括:一个底线层、两个信号线层和两个电源层。且各个布线层均贴装在基板的一个面中,那么为了减少各个布线层之间的干扰,采用各个布线层对称布置规则,且为了减少干扰各个布线层间利用绝缘层进行隔离。如图3所示,为本实施例的各个布线层的贴装顺序示意图。
根据上述实施例,可以按照设定的顺序,将各个布线层贴装在基板上的指定区域中。从而可以减小各个布线层之间的干扰。
在本发明一个实施例中,上述图1所示流程图中的步骤104中所述在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,包括:
当将所述至少一个布线层贴装在所述指定区域中之后,不存在线路凸出所述第二基板边情况时,则直接在所述第二基板边上安装所述工艺边;
当将至少一个布线层贴装在所述指定区域中之后,存在至少一个线路凸出所述第二基板边情况时,在待安装的所述工艺边中在凸出的所述至少一个线路对应的位置开洞,然后将开洞后的所述工艺边安装在所述第二基板边上。
在本实施例中,工艺边的材质和宽度均可以根据业务要求确定。如图2所示,当各个布线层均在基板上贴装完毕后,不存在任何的线路或元件从第二基板边C中凸出时,则直接将宽度为b的工艺边204安装在第二基板边C上。因为此时安装工艺边,并不会对各个布线层中的线路性能产生影响。
在本实施例中,如图4所示,当各个布线层均在基板上贴装完毕后,存在两个线路从第二基板边C中凸出时,凸出的部分在图中用黑线表示。因此在安装工艺边301时,为了不影响凸出线路的性能,在安装工艺边之前在两个凸出线路对应的位置分别开洞302和303。其中,开洞的尺寸可以根据凸出线路的尺寸进行确定。待在工艺边开洞完毕后,将工艺边安装在所述第二基板边C上。
根据上述实施例,当各个布线层贴装在指定区域中之后,不存在线路凸出第二基板边情况时,则直接在第二基板边上安装工艺边。当将各个布线层贴装在指定区域中之后,存在线路凸出第二基板边情况时,需要在待安装的工艺边中在凸出的线路对应的位置开洞,然后将开洞后的工艺边安装在第二基板边上。由于工艺边可以根据是否存在线路凸出的情况进行相应的开洞处理,因此工艺边的安装不会影响到各个布线层的性能。
在本发明一个实施例中,上述图1所示流程图中的步骤106所述将至少两个所述PCB板进行拼装,可以包括:
确定每一个所述PCB板的位置,以及确定每一个所述PCB板中,分别与所述加持边和所述工艺边相连的侧边为第一连接边,与所述第一连接边平行的侧边为第二连接边;
根据每一个所述PCB板的位置,将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连;
将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连;且位于奇数位置的PCB板和位于偶数位置的PCB板的顶面均处于同一平面。
在本实施例中,为了保证PCB板中的各个端口可以朝外,位于奇数位置的PCB板的第一连接边应为带有各个端口的侧边。
在本实施例中,如图5所示,比如存在三个PCB板,分别为501、502和503。确定各个PCB板的位置为501位于第一位,502位于第二位以及503位于第三位。确定PCB板501中第一连接边为A边,第二连接边为B边。确定PCB板502中第一连接边为C边,第二连接边为D边。确定PCB板503中第一连接边为E边,第二连接边为F边。如图5所示,位于第一位的PCB板的第一连接边A不连接任何PCB板,第二连接边B连接位于第二位的PCB板的第二连接边D相连。位于第二位的PCB板的第二连接边D与位于第一位的PCB板的第二连接边B相连,第一连接边C与位于第三位的PCB板的第一连接边E相连。位于第三位的PCB板的第一连接边E与位于第二位的PCB的第一连接边E相连,由于是最后一块板,因此第二连接边F不连接任何PCB板。
在本实施例中,从图5中可以看出,在各个PCB连接时,PCB板501的夹持边5011与PCB板502的工艺边5022对齐相连,工艺边5012与PCB板502的夹持边5021对齐相连。PCB板502的工艺边5022与PCB板503的夹持边5031对齐相连,夹持边5021与PCB板503的工艺边5032对齐相连。这样在形成的PCB拼板进入回焊炉进行焊接时,可以利用夹具分别固定在5011、5022、5031以及5012、5021、5032处。
在本实施例中,图5只是三个PCB板连接的一个示意,其他数量的PCB板进行拼接时可以按照图5中的原则进行拼接。
根据上述实施例,在进行各个PCB的拼板过程时,可以将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连;将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连。并保证各个PCB板的顶面均处于同一平面。
下面以对三个基板进行贴装,得到三个PCB板,并对得到的三个PCB板进行拼装为例。展开说明PCB板的错位拼板方法,如图6所示,该PCB板的错位拼板方法,可以包括如下步骤:
步骤601:设定的贴装顺序。
在本步骤中,根据各个布线层的类型设定贴装顺序。该贴装顺序可以符合各个布线层对称布置规则。
步骤602:依次从至少两个基板中,选择一个基板。
在本步骤中,依次在三个基板,选择一个基板进行操作。
步骤603:在基板上设置指定区域,其中,指定区域的第一边与基板中的第一基板边平行,且具有设定的距离。
在本步骤中,比如,如图2所示,基板201中设置了一个指定区域202,指定区域的第一边A与基板中的第一基板边B平行,且A与B之间具有设定的距离a。其中距离a可以根据业务要求确定比如0.5厘米。
步骤604:预先设定指定区域的定位坐标。
在本步骤中,比如,如图2所示,图中的虚线框202为设置的指定区域,在指定区域中设定了两个定位坐标203,两个定位坐标布置在A边的两个端点上。
步骤605:根据指定区域的定位坐标,按照设定的贴装顺序,将至少一个布线层贴装在指定区域中,在指定区域的第一边与基板中的第一基板边间形成夹持边。
在本步骤中,将各个布线层贴装在指定区域中时,首先确定步骤604中设定的定位坐标的位置,然后可以控制外部的贴装设备,比如贴装机,利用贴装机检测指定区域处的感应贴片203发出的感应信号。根据感应信号确定与感应信号对应的定位点,将各个布线层的边缘与定位点平齐,待平齐后贴装布线层。各个布线层的贴装按照步骤601中的设置贴装顺序进行,比如,如图3所示的顺序进行帖装。
步骤606:确定是否存在线路凸出基板的中与第一基板边平行的第二基板边,如果是,执行步骤607;否则,执行步骤608。
步骤607:在待安装的工艺边中在凸出的至少一个线路对应的位置开洞,然后将开洞后的工艺边安装在第二基板边上,得到PCB板,并执行步骤609。
在本步骤中,比如一个基板的存在线路凸出基板的中与第一基板边平行的第二基板边,如图3所示。为了不影响凸出线路的性能,在安装工艺边之前在两个凸出线路对应的位置分别开洞302和303。其中,开洞的尺寸可以根据凸出线路的尺寸进行确定。待在工艺边开洞完毕后,将工艺边安装在所述第二基板边C上。
步骤608:直接在第二基板边上安装工艺边,得到印制电路板PCB板。
在本步骤中,比如另一个基板不存在线路凸出基板的中与第一基板边平行的第二基板边,如图2所示。则直接将宽度为b的工艺边204安装在第二基板边C上。
步骤609:判断选择的基板是否为最后一个基板,如果是,执行步骤610;否则执行步骤602。
步骤610:确定每一个PCB板的位置,以及确定每一个PCB板中,分别与加持边和工艺边相连的侧边为第一连接边,与第一连接边平行的侧边为第二连接边。
步骤611:根据每一个PCB板的位置,将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连。
步骤612:将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连,且位于奇数位置的PCB板和位于偶数位置的PCB板的顶面均处于同一平面,得到PCB拼板。
如图7、图8所示,本发明实施例提供了一种PCB板的错位拼板装置。装置实施例可以通过软件实现,也可以通过硬件或者软硬件结合的方式实现。从硬件层面而言,如图7所示,为本发明实施例提供的PCB板的错位拼板装置所在设备的一种硬件结构图,除了图7所示的处理器、内存、网络接口、以及非易失性存储器之外,实施例中装置所在的设备通常还可以包括其他硬件,如负责处理报文的转发芯片等等。以软件实现为例,如图8所示,作为一个逻辑意义上的装置,是通过其所在设备的CPU将非易失性存储器中对应的计算机程序指令读取到内存中运行形成的。本实施例提供的一种PCB板的错位拼板装置,包括:
设置单元801,用于针对于至少两个基板中的每一个所述基板均执行:在所述基板上设置指定区域,其中,所述指定区域的第一边与所述基板中的第一基板边平行,且具有设定的距离;
贴装单元802,用于将至少一个布线层贴装在所述设置单元401设置的所述指定区域中,在所述指定区域的第一边与所述基板中的第一基板边间形成夹持边;
安装单元803,用于在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,得到印制电路板PCB板;
拼装单元804,用于将至少两个所述PCB板进行拼装,得到PCB拼板。
根据如图8所示的实施例,该装置包括:设置单元、贴装单元、安装单元以及拼装单元。通过设置单元在各个基板上设置指定区域,其中,指定区域的第一边与基板中的第一基板边平行,且具有设定的距离。然后贴装单元将各个布线层贴装在设置单元设置的指定区域中,在指定区域的第一边与基板中的第一基板边间形成夹持边。再利用安装单元在各个基板中与第一基板边平行的第二基板边上安装工艺边,从而得到PCB板。待得到各个PCB板之后,利用拼装单元将各个PCB板进行拼装,得到PCB拼板。通过上述过程可知,本方案中安装单元得到的PCB板中只有一边存在工艺边,而与工艺边对应的一边为在基板本身中设置的夹持边。因为PCB板中只有一边安装工艺边,因此本发明提供的实施例可以降低PCB板的制造成本。
在本发明一个实施例中,如图9所示,所述贴装单元802中可以包括:设定子单元901和贴装子单元902;
所述设定子单元901,用于预先设定所述指定区域的定位坐标;
所述贴装子单元902,用于根据所述设定子单元设定的所述指定区域的定位坐标,将至少一个布线层贴装在所述指定区域中。
在本发明一个实施例中,当所述至少一个布线层,包括:信号线层、电源线层和地线层中的至少一种;
所述贴装单元802,用于按照设定的贴装顺序,将所述至少一个布线层所述包括的所述信号线层、所述电源线层和所述地线层中的至少一种,贴装在所述指定区域中。
在本发明一个实施例中,如图10所示,所述安装单元803中可以包括:第一安装子单元1001和第二安装子单元1002;
所述第一安装子单元1001,用于当将所述至少一个布线层贴装在所述指定区域中之后,不存在线路凸出所述第二基板边情况时,则直接在所述第二基板边上安装所述工艺边;
所述第二安装子单元1002,用于当将至少一个布线层贴装在所述指定区域中之后,存在至少一个线路凸出所述第二基板边情况时,在待安装的所述工艺边中在凸出的所述至少一个线路对应的位置开洞,然后将开洞后的所述工艺边安装在所述第二基板边上。
在本发明一个实施例中,如图11所示,所述拼装单元804中可以包括:确定子单元1101和拼接子单元1102;
所述确定子单元1101,用于确定每一个所述PCB板的位置,以及确定每一个所述PCB板中,分别与所述加持边和所述工艺边相连的侧边为第一连接边,与所述第一连接边平行的侧边为第二连接边;
所述拼接子单元1102,用于根据每一个所述PCB板的位置,将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连;将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连;且位于奇数位置的PCB板和位于偶数位置的PCB板的顶面均处于同一平面。
在本发明一个实施例提供了一种可读介质,该可读介质包括:执行指令,当存储控制器的处理器执行所述执行指令时,所述存储控制器执行上述任一项所述PCB板的错位拼板方法。
在本发明一个实施例提供了一种存储控制器,该存储控制器包括:处理器、存储器和总线;所述存储器用于存储执行指令;所述处理器与所述存储器通过所述总线连接;当所述存储控制器运行时,所述处理器执行所述存储器存储的所述执行指令,以使所述存储控制器执行上述任一项所述PCB板的错位拼板方法。
上述装置内的各单元之间的信息交互、执行过程等内容,由于与本发明方法实施例基于同一构思,具体内容可参见本发明方法实施例中的叙述,此处不再赘述。
综上所述,本发明各个实施例至少可以实现如下有益效果:
1、在本发明实施例中,在至少两个基板中的每一个基板上设置指定区域,该指定区域的第一边与基板中的第一个基板边平行,且具有设定的距离。然后将需要贴装的布线层贴装在设置的指定区域中,并在指定区域的第一边与基板中的第一个基板间形成夹持边。然后在基板中与第一基板边平行的第二基板边上安装工艺边,从而得到具有夹持边和工艺边的PCB板。将得到的至少两个PCB板进行拼接,以得到PCB拼板。通过上述过程可知,本方案中得到的PCB板中只有一边存在工艺边,而与工艺边对应的一边为在基板本身中设置的夹持边。因为PCB板中只有一边安装工艺边。因此本发明提供的实施例可以降低PCB板的制造成本。
2、在本发明实施例中,基板上设置的指定区域中预先设定定位坐标。当在指定区域中贴装各个布线层时,可以根据设定的定位坐标,确定贴装区域,并利用贴装设备在基板中贴装各个布线层。由于在指定区域中设定了定位坐标,可以方便校对各个布线层的贴装位置,因此可以提高各个布线层贴装位置的准确性。
3、在本发明实施例中,可以按照设定的顺序,将各个布线层贴装在基板上的指定区域中。从而可以减小各个布线层之间的干扰。
4、在本发明实施例中,当各个布线层贴装在指定区域中之后,不存在线路凸出第二基板边情况时,则直接在第二基板边上安装工艺边。当将各个布线层贴装在指定区域中之后,存在线路凸出第二基板边情况时,需要在待安装的工艺边中在凸出的线路对应的位置开洞,然后将开洞后的工艺边安装在第二基板边上。由于工艺边可以根据是否存在线路凸出的情况进行相应的开洞处理,因此工艺边的安装不会影响到各个布线层的性能。
5、在本发明实施例中,在进行各个PCB的拼板过程时,可以将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连;将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连。并保证各个PCB板的顶面均处于同一平面。
6、在本发明实施例中,该装置包括:设置单元、贴装单元、安装单元以及拼装单元。通过设置单元在各个基板上设置指定区域,其中,指定区域的第一边与基板中的第一基板边平行,且具有设定的距离。然后贴装单元将各个布线层贴装在设置单元设置的指定区域中,在指定区域的第一边与基板中的第一基板边间形成夹持边。再利用安装单元在各个基板中与第一基板边平行的第二基板边上安装工艺边,从而得到PCB板。待得到各个PCB板之后,利用拼装单元将各个PCB板进行拼装,得到PCB拼板。通过上述过程可知,本方案中安装单元得到的PCB板中只有一边存在工艺边,而与工艺边对应的一边为在基板本身中设置的夹持边。因为PCB板中只有一边安装工艺边,因此本发明提供的实施例可以降低PCB板的制造成本。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个······”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储在计算机可读取的存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (8)
1.一种PCB板的错位拼板方法,其特征在于,包括:
针对于至少两个基板中的每一个所述基板均执行:
在所述基板上设置指定区域,其中,所述指定区域的第一边与所述基板中的第一基板边平行,且具有设定的距离;
将至少一个布线层贴装在所述指定区域中,在所述指定区域的第一边与所述基板中的第一基板边间形成夹持边;
在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,得到印制电路板PCB板;
将至少两个所述PCB板进行拼装,得到PCB拼板,包括:
确定每一个所述PCB板的位置,以及确定每一个所述PCB板中,分别与加持边和工艺边相连的侧边为第一连接边,与所述第一连接边平行的侧边为第二连接边;
根据每一个所述PCB板的位置,将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连;
将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连;且位于奇数位置的PCB板和位于偶数位置的PCB板的顶面均处于同一平面。
2.根据权利要求1所述的方法,其特征在于,
所述将至少一个布线层贴装在所述指定区域中,包括:
预先设定所述指定区域的定位坐标;
根据所述指定区域的定位坐标,将至少一个布线层贴装在所述指定区域中。
3.根据权利要求1所述的方法,其特征在于,
所述至少一个布线层,包括:信号线层、电源线层和地线层中的至少一种;
所述将至少一个布线层贴装在所述指定区域中,包括:
按照设定的贴装顺序,将所述至少一个布线层所述包括的所述信号线层、所述电源线层和所述地线层中的至少一种,贴装在所述指定区域中。
4.根据权利要求1所述的方法,其特征在于,
所述在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,包括:
当将所述至少一个布线层贴装在所述指定区域中之后,不存在线路凸出所述第二基板边情况时,则直接在所述第二基板边上安装所述工艺边;
当将至少一个布线层贴装在所述指定区域中之后,存在至少一个线路凸出所述第二基板边情况时,在待安装的所述工艺边中,在凸出的所述至少一个线路对应的位置开洞,将开洞后的所述工艺边安装在所述第二基板边上。
5.一种PCB板的错位拼板装置,其特征在于,包括:
设置单元,用于针对于至少两个基板中的每一个所述基板均执行:在所述基板上设置指定区域,其中,所述指定区域的第一边与所述基板中的第一基板边平行,且具有设定的距离;
贴装单元,用于将至少一个布线层贴装在所述设置单元设置的所述指定区域中,在所述指定区域的第一边与所述基板中的第一基板边间形成夹持边;
安装单元,用于在所述基板中与所述第一基板边平行的第二基板边上安装工艺边,得到印制电路板PCB板;
拼装单元,用于将至少两个所述PCB板进行拼装,得到PCB拼板,所述拼装单元,包括:确定子单元和拼接子单元;
所述确定子单元,用于确定每一个所述PCB板的位置,以及确定每一个所述PCB板中,分别与加持边和工艺边相连的侧边为第一连接边,与所述第一连接边平行的侧边为第二连接边;
所述拼接子单元,用于根据每一个所述PCB板的位置,将位于奇数位置的PCB板的第一连接边与位于偶数位置的PCB板的第一连接边相连;将位于奇数位置的PCB板的第二连接边与位于偶数位置的PCB板的第二连接边相连;且位于奇数位置的PCB板和位于偶数位置的PCB板的顶面均处于同一平面。
6.根据权利要求5所述的装置,其特征在于,
所述贴装单元,包括:设定子单元和贴装子单元;
所述设定子单元,用于预先设定所述指定区域的定位坐标;
所述贴装子单元,用于根据所述设定子单元设定的所述指定区域的定位坐标,将至少一个布线层贴装在所述指定区域中。
7.根据权利要求5所述的装置,其特征在于,
所述至少一个布线层,包括:信号线层、电源线层和地线层中的至少一种;
所述贴装单元,用于按照设定的贴装顺序,将所述至少一个布线层所述包括的所述信号线层、所述电源线层和所述地线层中的至少一种,贴装在所述指定区域中。
8.根据权利要求5所述的装置,其特征在于,
所述安装单元,包括:第一安装子单元和第二安装子单元;
所述第一安装子单元,用于当将所述至少一个布线层贴装在所述指定区域中之后,不存在线路凸出所述第二基板边情况时,则直接在所述第二基板边上安装所述工艺边;
所述第二安装子单元,用于当将至少一个布线层贴装在所述指定区域中之后,存在至少一个线路凸出所述第二基板边情况时,在待安装的所述工艺边中,在凸出的所述至少一个线路对应的位置开洞,将开洞后的所述工艺边安装在所述第二基板边上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710308097.6A CN106912168B (zh) | 2017-05-04 | 2017-05-04 | 一种pcb板的错位拼板方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710308097.6A CN106912168B (zh) | 2017-05-04 | 2017-05-04 | 一种pcb板的错位拼板方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106912168A CN106912168A (zh) | 2017-06-30 |
CN106912168B true CN106912168B (zh) | 2019-02-26 |
Family
ID=59211208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710308097.6A Active CN106912168B (zh) | 2017-05-04 | 2017-05-04 | 一种pcb板的错位拼板方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106912168B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108153991A (zh) * | 2018-01-11 | 2018-06-12 | 郑州云海信息技术有限公司 | 一种基于Cadence skill的快速板卡拼版方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103847097A (zh) * | 2012-11-30 | 2014-06-11 | 北大方正集团有限公司 | 铆合定位夹具、pcb铆合方法、制造pcb的方法及pcb |
CN105101644A (zh) * | 2015-07-21 | 2015-11-25 | 合肥芯硕半导体有限公司 | 一种小尺寸pcb板装夹装置 |
CN204810687U (zh) * | 2015-07-13 | 2015-11-25 | 上海斐讯数据通信技术有限公司 | 一种异形印制电路板拼版 |
CN105828525A (zh) * | 2016-05-31 | 2016-08-03 | 广东欧珀移动通信有限公司 | 一种电路板拼板 |
-
2017
- 2017-05-04 CN CN201710308097.6A patent/CN106912168B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103847097A (zh) * | 2012-11-30 | 2014-06-11 | 北大方正集团有限公司 | 铆合定位夹具、pcb铆合方法、制造pcb的方法及pcb |
CN204810687U (zh) * | 2015-07-13 | 2015-11-25 | 上海斐讯数据通信技术有限公司 | 一种异形印制电路板拼版 |
CN105101644A (zh) * | 2015-07-21 | 2015-11-25 | 合肥芯硕半导体有限公司 | 一种小尺寸pcb板装夹装置 |
CN105828525A (zh) * | 2016-05-31 | 2016-08-03 | 广东欧珀移动通信有限公司 | 一种电路板拼板 |
Also Published As
Publication number | Publication date |
---|---|
CN106912168A (zh) | 2017-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109121294B (zh) | 电路板结构及电子设备 | |
CN104363714B (zh) | 阻焊丝印钉床的制作方法、丝印方法及阻焊丝印钉床 | |
CN106912168B (zh) | 一种pcb板的错位拼板方法及装置 | |
CN101782931B (zh) | 电路板布线的约束区域处理方法及*** | |
CN109379519A (zh) | 一种摄像模组线路板拼版、摄像模组 | |
CN217588651U (zh) | 贴片式变压器和pcba电路板 | |
CN212628654U (zh) | 一种具有检查标识的fpc柔性线路板及钢网 | |
CN102036486B (zh) | 一种假双面板制作方法 | |
CN110519918B (zh) | 一种电路板及电子设备 | |
CN106771824A (zh) | 一种应用于镭射孔偏移测试点的pcb板及其方法 | |
CN204498476U (zh) | 一种pcb定位治具 | |
CN112135436A (zh) | 一种印刷电路板的双面同步焊接方法和印刷电路板总成 | |
CN104507275A (zh) | 一种pcb板阻焊塞孔网板 | |
CN206314077U (zh) | 一种光学识别线路板联板 | |
CN206728381U (zh) | 表贴电源模块 | |
JP3247109U (ja) | 抵抗器表面粘着転換装置 | |
CN106922082A (zh) | 一种机械钻孔的定位方法 | |
CN105142342A (zh) | 一种摄像头模组软板保护层制作方法及摄像头模组软板保护层 | |
CN103823913A (zh) | 电路板的接合零件布置方法 | |
CN104780721A (zh) | 一种pcb板之间的柔性连接方法及pcb板套件 | |
CN109788173A (zh) | 移动终端及移动终端的装配方法 | |
CN104588814B (zh) | 一种波峰焊夹具制作规范的方法 | |
CN205213157U (zh) | 过炉载具单体及过炉载具 | |
CN111050481B (zh) | Pcb板墓碑效应印刷方法 | |
CN201976345U (zh) | 便携式电子装置的电路板组合结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210219 Address after: 250100 Inspur science and Technology Park, 1036 Inspur Road, hi tech Zone, Jinan City, Shandong Province Patentee after: Inspur Software Technology Co.,Ltd. Address before: 250100 First Floor of R&D Building 2877 Kehang Road, Sun Village Town, Jinan High-tech Zone, Shandong Province Patentee before: SHANDONG INSPUR BUSINESS SYSTEM Co.,Ltd. |
|
TR01 | Transfer of patent right |