CN106876327B - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN106876327B
CN106876327B CN201710087170.1A CN201710087170A CN106876327B CN 106876327 B CN106876327 B CN 106876327B CN 201710087170 A CN201710087170 A CN 201710087170A CN 106876327 B CN106876327 B CN 106876327B
Authority
CN
China
Prior art keywords
interlayer insulating
active layer
insulating film
layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710087170.1A
Other languages
English (en)
Other versions
CN106876327A (zh
Inventor
宋振
王国英
刘凤娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710087170.1A priority Critical patent/CN106876327B/zh
Publication of CN106876327A publication Critical patent/CN106876327A/zh
Priority to US16/061,078 priority patent/US10707236B2/en
Priority to PCT/CN2017/107890 priority patent/WO2018149171A1/zh
Application granted granted Critical
Publication of CN106876327B publication Critical patent/CN106876327B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Inorganic Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可保护有源层免受光照影响，减少器件Vth漂移，保证器件的开关特性。该阵列基板的制备方法包括，在衬底基板上形成依次远离衬底基板的遮光图案层、缓冲层、有源层、栅绝缘层和栅极；采用溅射法或蒸镀法，在真空或惰性气体环境下，以硅作为靶材或蒸发源，在衬底基板上方沉积非晶硅薄膜；非晶硅薄膜的沉积温度范围为15～150℃；对非晶硅薄膜进行构图工艺处理，形成至少位于有源层上方的第一层间绝缘层；第一层间绝缘层上形成有露出有源层上的源极接触区与漏极接触区的通孔；在第一层间绝缘层上方形成通过通孔分别与源极接触区相连的源极、与漏极接触区相连的漏极。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
如图1所示，顶栅型(Top Gate，简称为TPG)薄膜晶体管由于栅极与源极、漏极交叠面积较少，产生的寄生电容也相对较小而广泛应用于有源矩阵显示产品中的阵列基板上。在TPG型薄膜晶体管中，由于有源层位于栅极下方，来自于衬底基板背离薄膜晶体管一侧的光线穿过衬底基板会照射到有源层上后会使得有源层的NBIS(全称为Negative BiasIllumination Stability，即负偏压光照稳定性)和PBIS(全称为Positive BiasIllumination Stability，即正偏压光照稳定性)降低，导致器件的阈值电压(Vth)产生非常严重的漂移。因此，针对TPG型薄膜晶体管，现有技术在形成有源层之前先在衬底基板上方依次沉积了遮挡层(即Shield层)和缓冲层(即Buffer层)，利用遮挡层使得来自于衬底基板背离薄膜晶体管一侧的光线不会穿过衬底基板照射到有源层上，以提高器件的可靠性。
在TPG型薄膜晶体管的结构中，为了隔离包括有源极和漏极的源漏金属层与包括有栅极的栅金属层，需要在这两层之间沉积层间绝缘层(Inter layer Dielectric，简称为ILD)，常用的ILD材料有氧化硅(SiOx)、氮化硅(SiNx)等绝缘介质。
由于这些绝缘材料都是透明的，从设置在TPG型薄膜晶体管上方的OLED器件(全称为Organic Light-Emitting Display，即有机电致发光显示)发出的光或是背光源经薄膜晶体管下方的缓冲层透过的光在阵列基板各层中经过一系列反射和/或折射，最终仍然会有光线照射到TPG型薄膜晶体管中的有源层上，导致薄膜晶体管的Vth仍然会产生漂移，影响器件的开关特性。
发明内容
鉴于此，为解决现有技术的问题，本发明的实施例提供一种阵列基板及其制备方法、显示装置，可保护有源层免受光照影响，减少薄膜晶体管出现Vth漂移现象，保证器件良好的开关特性。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面、本发明实施例提供了一种阵列基板的制备方法，所述制备方法包括，在衬底基板上形成依次远离所述衬底基板的遮光图案层、缓冲层、有源层、栅绝缘层和栅极；所述制备方法还包括，采用溅射法，在真空或惰性气体环境下，以硅作为靶材，在所述衬底基板上方沉积非晶硅薄膜；其中，所述非晶硅薄膜的沉积温度范围为15～150℃；或者，采用蒸镀法，在真空或惰性气体环境下，以硅作为蒸发源，在所述衬底基板上方沉积非晶硅薄膜；其中，所述非晶硅薄膜的沉积温度范围为15～150℃；对所述非晶硅薄膜进行构图工艺处理，形成至少位于所述有源层上方的第一层间绝缘层；所述第一层间绝缘层上形成有露出所述有源层上的源极接触区与漏极接触区的通孔；在所述第一层间绝缘层上方形成通过所述通孔分别与所述源极接触区相连的源极、与所述漏极接触区相连的漏极。
可选的，在所述对所述非晶硅薄膜进行构图工艺处理，形成第一层间绝缘层的步骤之前，所述制备方法还包括，形成覆盖所述非晶硅薄膜的绝缘材料薄膜；所述对所述非晶硅薄膜进行构图工艺处理，形成第一层间绝缘层的步骤包括，采用同一构图工艺对所述非晶硅薄膜与所述绝缘材料薄膜进行处理，形成至少位于所述有源层上方的图案相同的第一层间绝缘层与第二层间绝缘层；其中，露出所述有源层上的源极接触区与漏极接触区的通孔贯穿所述第一层间绝缘层与所述第二层间绝缘层。
可选的，所述阵列基板划分有多个像素区域；所述第一层间绝缘层上形成有露出所述有源层上的源极接触区与漏极接触区的所述通孔的同时，还形成有位于所述像素区域的镂空部分。
优选的，所述制备方法还包括，形成覆盖所述衬底基板的钝化层；在所述钝化层覆盖所述镂空区域的上方形成彩色滤光层。
可选的，构成所述栅极的材料包括铜；形成的所述第一层间绝缘层与所述栅极、所述有源层直接接触。
可选的，所述有源层为氧化物半导体有源层，且所述有源层上的所述源极接触区与所述漏极接触区均为掺杂形成的导体化区域；形成的所述第一层间绝缘层与所述栅极、所述有源层直接接触。
可选的，形成的所述第一层间绝缘层还位于所述有源层的四周。
第二方面、本发明实施例还提供了一种阵列基板，所述阵列基板包括衬底基板，依次远离所述衬底基板设置的遮光图案层、缓冲层、有源层、栅绝缘层和栅极；所述阵列基板还包括，设置在所述有源层上方的第一层间绝缘层；所述第一层间绝缘层由绝缘且不透光的非晶硅材料构成；所述第一层间绝缘层具有露出所述有源层上的源极接触区与漏极接触区的通孔；设置在所述第一层间绝缘层上方的通过所述通孔分别与所述源极接触区相连的源极、与所述漏极接触区相连的漏极。
可选的，所述阵列基板还包括，设置在所述第一层间绝缘层上方的、且与所述第一层间绝缘层图案相同的第二层间绝缘层；其中，露出所述有源层上的源极接触区与漏极接触区的通孔贯穿所述第一层间绝缘层与所述第二层间绝缘层。
可选的，所述阵列基板划分有多个像素区域；所述第一层间绝缘层上还具有位于所述像素区域的镂空部分。
优选的，所述阵列基板还包括，覆盖衬底基板的钝化层；设置在所述钝化层覆盖所述镂空区域的上方的彩色滤光层。
优选的，构成所述栅极的材料包括铜；所述第一层间绝缘层与所述栅极、所述有源层直接接触。
优选的，所述有源层为氧化物半导体有源层，且所述有源层上的所述源极接触区与所述漏极接触区均为掺杂的导体化区域；所述第一层间绝缘层与所述栅极、所述有源层直接接触。
优选的，所述第一层间绝缘层还位于所述有源层的四周。
第三发明、本发明实施例进一步还提供了一种显示装置，所述显示装置包括上述所述的阵列基板。
基于此，通过本发明实施例提供的上述制备方法，形成一种绝缘且不透光的非晶硅材料作为位于有源层上方的第一层间绝缘层，以起到保护有源层免受光照影响的作用，减少薄膜晶体管出现Vth漂移现象，保证器件良好的开关特性。该第一层间绝缘层的制备材料来源广泛，制备工艺简单，仅需在较低温度下，采用溅射法在真空或惰性气体环境下，或者采用蒸镀法在真空或惰性气体环境下即可沉积形成电阻率非常大可作为绝缘材料且致密不透光的非晶硅a-Si，工艺上易于实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的阵列基板中顶栅型薄膜晶体管的结构示意图；
图2为本发明实施例提供的一种阵列基板的制备方法流程示意图；
图3为本发明实施例提供的一种阵列基板的制备方法分步流程示意图一；
图4为本发明实施例提供的一种阵列基板的制备方法分步流程示意图二；
图5为本发明实施例提供的一种阵列基板的制备方法分步流程示意图三；
图6为本发明实施例提供的一种阵列基板的制备方法分步流程示意图四；
图7为本发明实施例提供的一种阵列基板的制备方法分步流程示意图五；
图8为本发明实施例提供的一种阵列基板的制备方法分步流程示意图六；
图9为本发明实施例提供的一种阵列基板的制备方法分步流程示意图七。
附图标记：
10-衬底基板；20-遮光图案层；30-缓冲层；41-有源层；41s-源极接触区；41d-漏极接触区；410-通孔；42-栅极；43-源极；44-漏极；50-栅绝缘层；60-非晶硅薄膜；61-第一层间绝缘层；70-绝缘材料薄膜；71-第二层间绝缘层；80-钝化层；90-彩色滤光层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要指出的是，除非另有定义，本发明实施例中所使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员共同理解的相同含义。还应当理解，诸如在通常字典里定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
例如，本发明专利申请说明书以及权利要求书中所使用的术语“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，仅是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上方”、“下方”等指示的方位或位置关系的术语为基于附图所示的方位或位置关系，仅是为了便于说明本发明的技术方案的简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
并且，由于本发明实施例所涉及的阵列基板中各结构的实际尺寸非常微小，为了清楚起见，本发明实施例附图中的各结构尺寸及膜层厚度均被放大，不代表实际尺寸比例。
如图2所示，本发明实施例提供了一种阵列基板的制备方法，该制备方法包括如下步骤，
步骤S01、如图3所示，在衬底基板10上形成依次远离衬底基板10的遮光图案层20、缓冲层30、有源层41、栅绝缘层50和栅极42；
步骤S02、如图4所示，采用溅射法，在真空或惰性气体环境下，以硅作为靶材，在衬底基板10上方沉积非晶硅薄膜60；其中，上述非晶硅薄膜60的沉积温度范围为15～150℃；或者，采用蒸镀法，在真空或惰性气体环境下，以硅作为蒸发源，在衬底基板10上方沉积非晶硅薄膜60；其中，上述非晶硅薄膜60的沉积温度范围为15～150℃；
步骤S03、如图5所示，对形成的上述非晶硅薄膜60进行构图工艺处理，形成至少位于有源层41上方的第一层间绝缘层61；该第一层间绝缘层61上形成有露出前述的有源层41上的源极接触区41s与漏极接触区41d的通孔410；
步骤S04、如图6所示，在第一层间绝缘层61上方形成通过前述的通孔410分别与源极接触区41s相连的源极43、与漏极接触区41d相连的漏极44。
针对上述步骤S01中的遮光图案层20和缓冲层30的说明。
遮光图案层20
遮光图案层20位于有源层41下方，并且遮光图案层20在衬底基板10上的投影将有源层41在衬底基板10上的投影完全覆盖住，以避免来自于衬底基板10背离薄膜晶体管一侧的光线穿过衬底基板10照射到有源层41中。
这里，遮光图案层20例如可以采用不透光的铜单质、或氧化铬、或添加有黑色颜料的树脂材料构成，具体材料和厚度可沿用现有技术，本发明实施例对此不作限定。
缓冲层30
覆盖在遮光图案层20上的整层设置的缓冲层30(Buffer层)可沿用现有技术中阵列基板中常见的绝缘材料，一方面可以为后续形成的薄膜晶体管提供一个较为平整的衬底以便于各膜层的沉积；另一方面，由于衬底基板10上方的各膜层沉积时往往需要通过一定高温的处理，衬底基板10中的金属杂质离子容易在高温处理工艺中发生金属杂质的扩散，因此缓冲层30可以起到将有源层41与衬底基板10隔离开的作用，以避免衬底基板10中的金属杂质离子扩散到缓冲层30中影响薄膜晶体管的器件性能。
针对上述步骤S03中构图工艺处理的说明。
在上述步骤S03中，所谓“构图工艺处理”可以是任意对膜层(一层或多层薄膜)进行处理以形成具有特定图案的工艺。典型的构图工艺处理是应用一次掩膜板，通过光刻胶曝光、显影、刻蚀、去除光刻胶的工艺。其中，掩膜板可以是普通掩膜板、或半色调掩膜板、或灰色调掩膜板，可根据具体构图工艺灵活调整。
针对上述步骤S04的说明。
步骤S04形成源极43、漏极44、与源极43相连的数据线等电极图案的具体步骤为，先在衬底基板10上沉积一层金属层，在金属层上涂覆光刻胶，对光刻胶曝光、显影后在待形成的源极43、漏极44等电极图案上形成光刻胶的保留部分，其余部分的光刻胶被显影去除。将金属层被光刻胶暴露出的部分刻蚀掉，形成源极43、漏极44等电极图案，之后再将通过灰化工艺将前述电极图案上保留的光刻胶去除掉。
此外，上述阵列基板的制备方法还包括有形成与漏极44相连的像素电极(或OLED器件的阳极)的步骤，具体工艺可沿用现有技术，本发明实施例对此不作限定。
下面需要特别说明的是，本发明实施例中采用上述步骤S02形成的非晶硅薄膜60为绝缘且不透光的材料，与现有技术中在非晶硅TFT(全称为Thin Film Transistor，即薄膜晶体管)有源矩阵显示中所采用的作为有源层材料的具有半导体性质的非晶硅有本质上的不同，具体机理论述如下所述。
硅原子(Si)的最外层电子通过sp3轨道杂化形成导带与价带，位于价带上的电子在外加电场的激发作用下可跃迁至导带能级参与导电，从而使硅材料表现出半导体特性。硅单质有多种形态，例如单晶硅、多晶硅和非晶硅。其中，非晶硅(amorphous silicon，通常简称为a-Si)又称无定形硅，其电学特性与a-Si薄膜沉积时的具体条件有很强的相关性。
由于a-Si晶格结构的无序性，硅原子之间成键键角不同，因而硅原子能带中存在大量的带尾态和缺陷态，电子在向导带跃迁的过程中不断受到带尾态的散射和缺陷态的俘获，难以到达导带，因而在较低温度下沉积的a-Si电阻非常大，可作为绝缘材料。本发明实施例提供的上述制备方法利用这一机理，采用溅射法，在真空或惰性气体环境下，以硅作为靶材，沉积温度范围为较低的15～150℃，制备出的非晶硅薄膜60中材料缺陷很多，电阻非常大，相当于一种致密的钝化和介质材料，且这种a-Si不透光，可以起到保护有源层41免受光照的影响；同理，采用蒸镀法，在真空或惰性气体环境下，以硅作为蒸发源，沉积温度范围为较低的15～150℃，制备出的非晶硅薄膜60也为绝缘且不透光的材料。
这里，上述步骤S02中的沉积温度优选为室温，以便在较低温度下沉积出缺陷更多、即电阻率更大的非晶硅薄膜。其中，前述的“室温”，也称为常温或者一般温度，通常来说，室温有3种范围的定义，即：⑴、23℃±2℃；⑵、25℃±5℃；⑶、20℃±5℃。
而现有技术中作为TFT有源层的非晶硅需要具备半导体特性才能满足TFT器件的性能要求，将非晶硅作为TFT有源层的材料时，采用PECVD(全称为Plasma EnhancedChemical Vapor Deposition，即等离子体增强化学气相沉积法)等方法沉积非晶硅薄膜通常需要在300℃以上的沉积温度下进行沉积，以减少非晶硅晶格中的缺陷和带尾态密度；同时，沉积过程中需要在非晶硅中掺入氢(H，这一过程即为氢化)以提高a-Si的电学特性。这是因为H原子可以与Si原子中未成键的电子成键(即由于a-Si晶格所具有的无序特性而使得Si原子中大量未成键的电子形成了“悬挂键”)从而进一步提高a-Si的有序度，使的a-Si的电子迁移率提高。因此，目前在非晶硅TFT有源矩阵显示产品中所用的非晶硅均为氢化非晶硅，通常标记为a-Si：H。
因此，本发明实施例提供的上述可作为绝缘且不透光材料的非晶硅(a-Si)与现有技术中作用有源层材料的具有半导体特性的氢化非晶硅(a-Si：H)有本质上的区别。
基于此，通过本发明实施例提供的上述制备方法，形成一种绝缘且不透光的非晶硅材料作为位于有源层41上方的第一层间绝缘层61，以起到保护有源层41免受光照影响的作用，减少薄膜晶体管出现Vth漂移现象，保证器件良好的开关特性。该第一层间绝缘层61的制备材料来源广泛，制备工艺简单，仅需在较低温度下，采用溅射法在真空或惰性气体环境下，或者采用蒸镀法在真空或惰性气体环境下即可沉积形成电阻率非常大可作为绝缘材料且致密不透光的非晶硅a-Si，工艺上易于实现。
进一步的，参考图5所示，形成的第一层间绝缘层61还位于有源层41的四周。即第一层间绝缘层61除了将有源层41上方的区域覆盖住之外，还将有源层41相对于衬底基板10的侧面覆盖住。
这样一来，通过由绝缘且不透光的a-Si构成的第一层间绝缘层61与下方的遮光图案层20实现了对有源层41上下左右四周的基本包裹，有效避免了光照对有源层41可靠性的影响。
进一步的，为了减少器件自身的寄生电阻，优选的，构成栅极42的材料包括铜(Cu)，例如可以由Cu单质或包括有Cu的合金构成。并且，上述由a-Si材料构成的第一层间绝缘层61与栅极42、有源层41直接接触，即第一层间绝缘层61是直接覆盖在栅极42和有源层41之上的。
这样一来，由于第一层间绝缘层61是由绝缘且不透过的a-Si材料构成的，没有氧元素的引入，避免了现有技术采用氧化硅、氧化铝等绝缘材料作为层间绝缘层时由于存在氧元素而必然导致的Cu出现被氧化问题。
进一步的，上述步骤S01中形成的有源层41优选为具有高迁移率、均匀性良好且可在低温工艺下制备而成的氧化物半导体材料，例如为IGZO(全称为Indium Gallium ZincOxide，即铟镓锌氧化物)。其中，采用氧化物半导体材料的有源层41上的源极接触区41s与漏极接触区41d均为掺杂形成的导体化区域；形成的上述第一层间绝缘层61与栅极42、有源层41直接接触。
上述步骤S01中具体可沿用现有技术的自对准工艺实现栅极42、栅绝缘层50的图案化，并对采用氧化物半导体材料的有源层41进行导体化处理以形成掺杂的源极接触区41s与漏极接触区41d。在此之后可对BP(全称为Back Panel，背板，即本领域技术人员对于阵列基板的简称)进行清洗，准备沉积非晶硅薄膜60。
其中，上述的利用自对准工艺实现栅极42、栅绝缘层50的图案化，并对采用氧化物半导体材料的有源层41进行导体化处理以形成掺杂的源极接触区41s与漏极接触区41d，具体为，
在缓冲层30上首先形成有源层41的图案，再依次连续沉积栅绝缘层材料的绝缘薄膜与栅极材料的金属薄膜，对栅极材料的金属薄膜进行构图工艺处理，形成所需的栅极42的图案。再利用栅极42的图案作为金属掩膜，采用等离子体刻蚀工艺去除被栅极42的图案暴露出的绝缘薄膜，以形成所需的栅绝缘层50的图案。上述利用已形成的栅极42的图案作为金属掩膜形成下方的具有与栅极42相同图案的栅绝缘层50的过程即为自对准工艺。自对准工艺利用已形成的图案作为掩膜，减少了光刻的次数，从而可提高了图案的对准精度。
在通过等离子体刻蚀形成具有所需图案的栅绝缘层50的过程中，由于有源层41的图案中未被栅极42的图案覆盖的两侧区域(即源极接触区41s与漏极接触区41d)暴露在外，等离子体对这两侧区域也会进行注入，使得源极接触区41s与漏极接触区41d加入了等离子体的掺杂，形成了导体化区域。
由于采用氧化物半导体材料的有源层41上方形成有a-Si材料的第一层间绝缘层61，Si原子可与氧化物半导体表面的氧结合生成化学计量比不定的多种形态的氧化硅(SiOx)，使得有源层41中的导体化区域即源极接触区41s、漏极接触区41d的氧空位数量增加，进一步增强了源极接触区41s、漏极接触区41d导体化的效果，从而减小了源极、漏极分别与有源层41的源极接触区41s、漏极接触区41d相连后的接触电阻以及LDD区(全称为Lightly Doped Drain，即沟道中靠近漏极的附近设置的一个低掺杂的漏区)的电阻。
进一步的，本发明实施例进一步优选的，在进行上述步骤S03之前，上述制备方法还包括以下步骤，
如图7所示，形成覆盖非晶硅薄膜60的绝缘材料薄膜70。
相应的，参考图5所示，上述步骤S03则进一步为，采用同一构图工艺对非晶硅薄膜60与绝缘材料薄膜70进行处理，形成至少位于有源层41上方的图案相同的第一层间绝缘层61与第二层间绝缘层71；其中，露出有源层41上的源极接触区41s与漏极接触区41d的通孔410贯穿第一层间绝缘层61与第二层间绝缘层71。
需要说明的是，由于采用溅射法或蒸镀法沉积的非晶硅薄膜厚度很小，难以为后续的工艺提供一个具有一定厚度的平坦的衬底；而且溅射法或蒸镀法的成膜速率很慢，形成厚度较大的薄膜需要耗费很长时间，难以实现工业化制备。另外更重要的是，在TPG型BP中，包括有源极、漏极的源漏金属层与包括有栅极的栅金属层之间的层间绝缘层厚度越小，器件的寄生电容越大。
因此，本发明实施例优选地在非晶硅薄膜60之上再沉积适当厚度的常规绝缘材料作为隔离源漏金属层与栅金属层的层间绝缘层的第二层可以很好地解决以上问题。
其中，作为第二层间绝缘层71可以沿用现有技术和现有材料，例如可以采用PECVD法沉积适当厚度的氧化硅、氮化硅、氮氧化硅、氧化铝等常规绝缘材料。
进一步的，参考图5所示，阵列基板划分有多个像素区域(图中标记为P)。当上述阵列基板具体应用于包括有背光源的LCD(全称为Liquid Crystal Display，液晶显示)显示装置，或底发光/双面发光的OLED显示装置时，由于第一层间绝缘层61为绝缘且不透光的a-Si材料，为了保证上述阵列基板的有效发光效率，第一层间绝缘层61上形成有露出有源层41上的源极接触区41s与漏极接触区41d的通孔410的同时，还形成有位于像素区域P的镂空部分。
即在刻蚀形成通孔410的同时将沉积的非晶硅薄膜60覆盖在像素区域P的部分也一并刻蚀去除，直至露出下方的缓冲层30。
这里，当上述阵列基板上还形成有与第一层间绝缘层61图案相同的由常规绝缘材料构成的第二层间绝缘层71时，在形成贯穿第一层间绝缘层61、第二层间绝缘层71的通孔410的同时，将非晶硅薄膜60、绝缘材料薄膜70覆盖在像素区域P的部分也一并刻蚀去除，直至露出下方的缓冲层30。
进一步的，上述制备方法还包括以下步骤：
步骤S05、如图8所示，形成覆盖衬底基板10的钝化层80(passivation，简称为PVX)；
步骤S06、如图9所示，在钝化层80覆盖镂空区域的上方形成彩色滤光层90。
这里，钝化层80将衬底基板10上的各膜层覆盖住，即将第一层间绝缘层61，或第一层间绝缘层61与第二层间绝缘层71露出的缓冲层30的区域也一并覆盖住，从而为后续工艺提供一个较为平坦的衬底。
在上述基础上，本发明实施例还提供了一种阵列基板，参考图6所示，该阵列基板包括衬底基板10，依次远离衬底基板10设置的遮光图案层20、缓冲层30、有源层41、栅绝缘层50和栅极42；设置在有源层41上方的第一层间绝缘层61；第一层间绝缘层61由绝缘且不透光的非晶硅材料a-Si构成；第一层间绝缘层61具有露出有源层41上的源极接触区41s与漏极接触区41d的通孔410；设置在第一层间绝缘层61上方的通过通孔410分别与源极接触区41s相连的源极43、与漏极接触区41d相连的漏极44。
进一步的，参考图6所示，第一层间绝缘层61还位于有源层41的四周。即第一层间绝缘层61除了将有源层41上方覆盖住之外，还将有源层41相对于衬底基板10的侧面覆盖住。
这样一来，通过由绝缘且不透光的a-Si构成的第一层间绝缘层61与下方的遮光图案层20实现了对有源层41上下左右四周的基本包裹，有效避免了光照对有源层41可靠性的影响。
进一步的，为了减少器件自身的寄生电阻，构成栅极42的材料包括铜(Cu)，例如可以由Cu单质或包括有Cu的合金构成。并且，上述由a-Si材料构成的第一层间绝缘层61与栅极42、有源层41直接接触，即第一层间绝缘层61是直接覆盖在栅极42和有源层41之上的。
这样一来，由于第一层间绝缘层61是由绝缘且不透过的a-Si材料构成的，没有氧元素的引入，避免了现有技术采用氧化硅、氧化铝等绝缘材料作为层间绝缘层时而必然导致的Cu氧化问题。
进一步的，有源层41优选为具有高迁移率、均匀性良好且可在低温工艺下制备而成的氧化物半导体材料，例如为IGZO(全称为Indium Gallium Zinc Oxide，即铟镓锌氧化物)。其中，采用氧化物半导体材料的有源层41上的源极接触区41s与漏极接触区41d均为掺杂形成的导体化区域；上述第一层间绝缘层61与栅极42、有源层41直接接触。
由于采用氧化物半导体材料的有源层41上方形成有a-Si材料的第一层间绝缘层61，Si原子可与氧化物半导体表面的氧结合生成化学计量比不定的多种形态的氧化硅(SiOx)，使得有源层41中的导体化区域即源极接触区41s、漏极接触区41d的氧空位数量增加，进一步增强了源极接触区41s、漏极接触区41d导体化的效果，从而减小了源极、漏极分别与有源层41的源极接触区41s、漏极接触区41d相连后的接触电阻以及LDD区(全称为Lightly Doped Drain，即沟道中靠近漏极的附近设置的一个低掺杂的漏区)的电阻。
进一步的，参考图6所示，上述阵列基板还包括，设置在第一层间绝缘层61上方的、且与第一层间绝缘层61图案相同的第二层间绝缘层71；其中，露出有源层41上的源极接触区41s与漏极接触区41d的通孔410贯穿第一层间绝缘层61与第二层间绝缘层71。
第二层间绝缘层71可以采用显示技术领域常规的SiOx、SiNx以及Al2O3等透明绝缘材料构成。以为后续的工艺提供一个具有一定厚度的平坦的衬底，并减少器件的寄生电容。
进一步的，当上述阵列基板具体应用于包括有背光源的LCD(全称为LiquidCrystal Display，液晶显示)显示装置，或底发光/双面发光的OLED显示装置时，由于第一层间绝缘层61为绝缘且不透光的a-Si材料，为了保证上述阵列基板的有效发光效率，参考图6所示，上述阵列基板划分有多个像素区域(图中标记为P)；第一层间绝缘层61上还具有位于像素区域的镂空部分。
更进一步的，参考图9所示，上述阵列基板还包括，覆盖衬底基板10的钝化层80(passivation，简称为PVX)以及设置在钝化层80覆盖镂空区域的上方的彩色滤光层90。
在上述基础上，本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。该显示装置具体可以为液晶面板、液晶显示器、液晶电视、有机电致发光显示OLED面板、OLED显示器、OLED电视、电子纸或数码相框等具有任何显示功能的产品或者部件。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板的制备方法，所述制备方法包括，在衬底基板上形成依次远离所述衬底基板的遮光图案层、缓冲层、有源层、栅绝缘层和栅极；其特征在于，所述制备方法还包括，
采用溅射法，在真空或惰性气体环境下，以硅作为靶材，在所述衬底基板上方沉积非晶硅薄膜；其中，所述非晶硅薄膜的沉积温度范围为15～150℃；或者，采用蒸镀法，在真空或惰性气体环境下，以硅作为蒸发源，在所述衬底基板上方沉积非晶硅薄膜；其中，所述非晶硅薄膜的沉积温度范围为15～150℃；
对所述非晶硅薄膜进行构图工艺处理，形成至少位于所述有源层上方的第一层间绝缘层；所述第一层间绝缘层上形成有露出所述有源层上的源极接触区与漏极接触区的通孔；
在所述第一层间绝缘层上方形成通过所述通孔分别与所述源极接触区相连的源极、与所述漏极接触区相连的漏极。
2.根据权利要求1所述的制备方法，其特征在于，在所述对所述非晶硅薄膜进行构图工艺处理，形成第一层间绝缘层的步骤之前，所述制备方法还包括，
形成覆盖所述非晶硅薄膜的绝缘材料薄膜；
所述对所述非晶硅薄膜进行构图工艺处理，形成第一层间绝缘层的步骤包括，
采用同一构图工艺对所述非晶硅薄膜与所述绝缘材料薄膜进行处理，形成至少位于所述有源层上方的图案相同的第一层间绝缘层与第二层间绝缘层；其中，露出所述有源层上的源极接触区与漏极接触区的通孔贯穿所述第一层间绝缘层与所述第二层间绝缘层。
3.根据权利要求1所述的制备方法，其特征在于，所述阵列基板划分有多个像素区域；
所述第一层间绝缘层上形成有露出所述有源层上的源极接触区与漏极接触区的所述通孔的同时，还形成有位于所述像素区域的镂空部分。
4.根据权利要求3所述的制备方法，其特征在于，所述制备方法还包括，
形成覆盖所述衬底基板的钝化层；
在所述钝化层覆盖所述镂空区域的上方形成彩色滤光层。
5.根据权利要求1所述的制备方法，其特征在于，
构成所述栅极的材料包括铜；
形成的所述第一层间绝缘层与所述栅极、所述有源层直接接触。
6.根据权利要求1所述的制备方法，其特征在于，
所述有源层为氧化物半导体有源层，且所述有源层上的所述源极接触区与所述漏极接触区均为掺杂形成的导体化区域；
形成的所述第一层间绝缘层与所述栅极、所述有源层直接接触。
7.根据权利要求1所述的制备方法，其特征在于，形成的所述第一层间绝缘层还位于所述有源层的四周。
8.一种阵列基板，所述阵列基板包括衬底基板，依次远离所述衬底基板设置的遮光图案层、缓冲层、有源层、栅绝缘层和栅极；其特征在于，所述阵列基板还包括，
设置在所述有源层上方的第一层间绝缘层；所述第一层间绝缘层由绝缘且不透光的非晶硅材料构成；所述第一层间绝缘层具有露出所述有源层上的源极接触区与漏极接触区的通孔；
设置在所述第一层间绝缘层上方的通过所述通孔分别与所述源极接触区相连的源极、与所述漏极接触区相连的漏极。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括，
设置在所述第一层间绝缘层上方的、且与所述第一层间绝缘层图案相同的第二层间绝缘层；其中，露出所述有源层上的源极接触区与漏极接触区的通孔贯穿所述第一层间绝缘层与所述第二层间绝缘层。
10.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板划分有多个像素区域；所述第一层间绝缘层还具有位于所述像素区域的镂空部分。
11.根据权利要求10所述的阵列基板，其特征在于，所述阵列基板还包括，
覆盖衬底基板的钝化层；设置在所述钝化层覆盖所述镂空区域的上方的彩色滤光层。
12.根据权利要求8所述的阵列基板，其特征在于，
构成所述栅极的材料包括铜；所述第一层间绝缘层与所述栅极、所述有源层直接接触。
13.根据权利要求8所述的阵列基板，其特征在于，所述有源层为氧化物半导体有源层，且所述有源层上的所述源极接触区与所述漏极接触区均为掺杂的导体化区域；所述第一层间绝缘层与所述栅极、所述有源层直接接触。
14.根据权利要求8所述的阵列基板，其特征在于，所述第一层间绝缘层还位于所述有源层的四周。
15.一种显示装置，其特征在于，所述显示装置包括如权利要求8至14任一项所述的阵列基板。
CN201710087170.1A 2017-02-17 2017-02-17 一种阵列基板及其制备方法、显示装置 Expired - Fee Related CN106876327B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710087170.1A CN106876327B (zh) 2017-02-17 2017-02-17 一种阵列基板及其制备方法、显示装置
US16/061,078 US10707236B2 (en) 2017-02-17 2017-10-26 Array substrate, manufacturing method therefor and display device
PCT/CN2017/107890 WO2018149171A1 (zh) 2017-02-17 2017-10-26 阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710087170.1A CN106876327B (zh) 2017-02-17 2017-02-17 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN106876327A CN106876327A (zh) 2017-06-20
CN106876327B true CN106876327B (zh) 2019-10-15

Family

ID=59166087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710087170.1A Expired - Fee Related CN106876327B (zh) 2017-02-17 2017-02-17 一种阵列基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US10707236B2 (zh)
CN (1) CN106876327B (zh)
WO (1) WO2018149171A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107527940B (zh) * 2017-08-24 2020-01-10 京东方科技集团股份有限公司 背板及其制造方法
CN107958922B (zh) * 2017-12-11 2020-06-30 京东方科技集团股份有限公司 显示基板及其制造方法、显示面板
CN108847408A (zh) * 2018-06-04 2018-11-20 深圳市华星光电技术有限公司 一种tft阵列基板的制造方法及tft阵列基板
KR102584303B1 (ko) * 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
CN109326609A (zh) * 2018-09-12 2019-02-12 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
CN109801973B (zh) * 2018-09-25 2021-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板及显示装置
CN109378320B (zh) * 2018-12-05 2021-01-26 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法
CN109712931A (zh) * 2019-01-03 2019-05-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示面板
CN111063700B (zh) * 2020-01-03 2023-01-24 京东方科技集团股份有限公司 阵列基板及其制备方法
CN111682034A (zh) * 2020-07-10 2020-09-18 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示装置
CN111883483B (zh) * 2020-08-26 2024-05-14 维信诺科技股份有限公司 阵列基板的制备方法
CN112259562A (zh) * 2020-10-28 2021-01-22 武汉华星光电技术有限公司 阵列基板、其制作方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110001567A (ko) * 2009-06-30 2011-01-06 주식회사 엔씰텍 박막트랜지스터 및 그의 제조방법
CN105185714A (zh) * 2015-09-22 2015-12-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN105655410A (zh) * 2016-04-13 2016-06-08 京东方科技集团股份有限公司 非遮光型薄膜晶体管、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6197623B1 (en) * 1998-10-16 2001-03-06 Seungki Joo Method for crystallizing amorphous silicon thin-film for use in thin-film transistors and thermal annealing apparatus therefor
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
CN103904086B (zh) * 2012-12-24 2017-10-27 上海天马微电子有限公司 一种薄膜晶体管阵列基板
KR102454087B1 (ko) * 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
US10079208B2 (en) * 2016-07-28 2018-09-18 Globalfoundries Inc. IC structure with interface liner and methods of forming same
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110001567A (ko) * 2009-06-30 2011-01-06 주식회사 엔씰텍 박막트랜지스터 및 그의 제조방법
CN105185714A (zh) * 2015-09-22 2015-12-23 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN105655410A (zh) * 2016-04-13 2016-06-08 京东方科技集团股份有限公司 非遮光型薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
CN106876327A (zh) 2017-06-20
US10707236B2 (en) 2020-07-07
WO2018149171A1 (zh) 2018-08-23
US20190280018A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
CN106876327B (zh) 一种阵列基板及其制备方法、显示装置
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
EP1983499A1 (en) Reflective tft substrate and method for manufacturing reflective tft substrate
CN108767016A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
US8426259B2 (en) Array substrate and method for manufacturing the same
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
TWI574374B (zh) 製作光學感測元件與薄膜電晶體元件的方法
US20100155721A1 (en) Thin film transistor array substrate and method of fabricating the same
CN106898551A (zh) 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置
KR20100130490A (ko) 어레이 기판 및 이의 제조방법
KR20100130098A (ko) 산화물 박막 트랜지스터의 제조방법
CN103794555A (zh) 制造阵列基板的方法
CN1964067A (zh) 用于显示器的薄膜晶体管基板
CN102169904A (zh) 显示基板
CN101097371A (zh) 制造用于平板显示器件的薄膜晶体管的方法
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
JPH05251705A (ja) 薄膜トランジスタ
KR20100056649A (ko) 어레이 기판 및 이의 제조방법
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN106653767A (zh) 一种阵列基板及其制作方法
CN113054036A (zh) 薄膜晶体管及其制备方法、显示面板、显示装置
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
JP4728170B2 (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191015